CN114068539A

CN114068539A - 半导体电容器结构及其制造方法、存储器、电子设备

Info

Publication number: CN114068539A
Application number: CN202010761579.9A
Authority: CN
Inventors: 全宗植; 吴容哲; 杨涛; 高建峰; 殷华湘
Original assignee: Institute of Microelectronics of CAS; Zhenxin Beijing Semiconductor Co Ltd
Current assignee: Institute of Microelectronics of CAS; Zhenxin Beijing Semiconductor Co Ltd
Priority date: 2020-07-31
Filing date: 2020-07-31
Publication date: 2022-02-18

Abstract

本公开提供了半导体电容器结构及其制造方法、存储器、电子设备。该电容器结构包括半导体基底，半导体基底上形成有间隔分布的多个焊垫，下电极的底部位于焊垫上。至少一层下支撑件和上支撑件设置于下电极的侧壁之间，下电极的厚度自下电极的顶端向下均匀分布。存储器包括半导体电容器结构。电子设备包括存储器。该制造方法包括：在半导体基底上形成第一叠层和第二叠层。刻蚀第二、第一叠层，以形成穿过下支撑层的凹槽并回填。刻蚀第二、第一叠层，从而形成电容孔，进而形成下电极。基于凹槽进行刻蚀，以形成上支撑件和下支撑件。本公开创新地在沉积下电极前进行支撑层刻蚀工序，解决了常规技术在后刻蚀支撑层时产生的损伤下电极等问题。

Description

半导体电容器结构及其制造方法、存储器、电子设备

技术领域

本公开涉及半导体器件技术领域，更为具体地，本公开提供了半导体电容器结构及其制造方法、存储器、电子设备。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)的电容器制造工艺是具有大高宽比的接触工艺。其中，在进行下电极的节点分离后，需要额外通过刻蚀支撑层的方式才能够去除氧化物模制层。但是，在刻蚀支撑层的同时，难以避免地对下电极的顶端造成损伤。如图9所示，被损伤后的常规下电极高度减小，进而会导致半导体电容器的电容量损失(Csloss，Capacitystorageloss)问题。而且常规下电极的顶端形状变尖，即其顶端厚度较小，往往会导致后续沉积的介质层特性劣化(比如介质层尖点导致的介质层特性劣化)。因此，常规技术易导致半导体电容器的电容量减小以及可靠性降低等问题。

发明内容

为解决常规技术难以避免地对下电极的顶端造成损伤、并导致半导体电容器电容量减小和可靠性降低等问题，本公开创新提供了半导体电容器结构及其制造方法、存储器、电子设备。

为实现上述的技术目的，本公开能够提供一种半导体电容器结构，该半导体电容器结构包括但不限于半导体基底、焊垫、下电极、下支撑件及上支撑件。半导体基底上形成有间隔分布的多个焊垫，下电极的底部位于焊垫上。下支撑件至少为一层且设置于相邻的下电极的侧壁之间，上支撑件也至少为一层且设置于相邻的下电极的侧壁之间，上支撑件处于下支撑件的上方。其中，下电极的厚度自下电极的顶端向下均匀分布。

为实现上述的技术目的，本公开还可提供一种动态随机存取存储器，该动态随机存取存储器包括本公开任一实施例中的半导体电容器结构。

为实现上述的技术目的，本公开还可提供一种电子设备，该电子设备包括本公开任一实施例中的动态随机存取存储器。

为实现上述的技术目的，本公开还能够提供半导体电容器结构的制造方法，该制造方法可包括但不限于如下的步骤。提供半导体基底，在半导体基底上形成有间隔分布的多个焊垫。在半导体基底上方依次形成至少一个第一叠层和至少一个第二叠层；其中，第一叠层包括下模制层和下支撑层，第二叠层包括上模制层和上支撑层。依次刻蚀第二叠层和第一叠层，以形成穿过下支撑层的至少一个凹槽。利用与下模制层或上模制层相同的材料填充满凹槽。再次刻蚀第二叠层和第一叠层，从而形成电容孔，进而露出各焊垫。在各电容孔内形成下电极。最后去除下模制层和上模制层，以形成至少一层上支撑件和至少一层下支撑件。

本公开的有益效果为：本公开创新地在沉积下电极前进行支撑层刻蚀工序，可避免常规技术在后刻蚀支撑层时产生的下电极损伤问题。本公开形成的下电极结构明显优于常规技术。本公开提供的电容器下电极无高度损失，即避免了电容量损失问题。所以基于本公开形成的半导体电容器可达到设计要求，具有理想的电容量。而且本公开提供的电容器下电极不会出现顶端形状变尖的问题，即不会产生类似介质层尖点导致的介质层特性劣化等问题，所以基于本公开形成的半导体电容器具有可靠性高等优点。

附图说明

图1示出了通过依次刻蚀第二叠层和第一叠层的方式形成凹槽后的器件纵向截面结构示意图。

图2示出了利用与下模制层或上模制层相同的材料填充满凹槽后的器件纵向截面结构示意图。

图3示出了依次形成保护层、硬掩模层以及光刻胶层后的器件纵向截面结构示意图。

图4示出了通过再次刻蚀第二叠层和第一叠层的方式形成电容孔后的器件纵向截面结构示意图。

图5示出了去除硬掩模层后的器件纵向截面结构示意图。

图6示出了在各个电容孔内形成下电极后的器件纵向截面结构示意图。

图7示出了基于凹槽依次地去除下模制层和上模制层后的器件纵向截面结构示意图。

图8示出了利用本公开形成的具有完整顶端结构的下电极截面结构示意图。

图9示出了利用常规技术形成的顶端结构缺失且顶端形状变尖的下电极截面结构示意图。

图中，

100、半导体基底。

200、焊垫。

300、下电极。

400、下支撑件。

500、上支撑件。

600、下模制层。

700、上模制层。

800、凹槽。

900、光刻胶层；901、硬掩模层；902、保护层。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

本公开能够提供一种半导体电容器结构的制造方法，能够有效地解决现有半导体电容器加工工艺中存在的下电极顶端损失及顶端变尖等问题。该制造方法包括但不限于如下步骤。

如图1所示，提供半导体基底100，在半导体基底100上形成有间隔分布的多个焊垫200。在半导体基底100上方依次形成至少一个第一叠层和至少一个第二叠层。其中，第一叠层包括下模制层600和下支撑层，第二叠层包括上模制层700和上支撑层。所以本公开能够形成堆叠式结构，堆叠式结构中的某个或部分结构在电容器结构形成的过程中很可能会被去掉。例如，本公开中的下支撑层用于形成下支撑件400，上支撑层用于形成上支撑件500。本公开一个或多个实施例首先依次刻蚀已形成的第二叠层和第一叠层，以形成至少一个凹槽800，将凹槽800作为去除各模制层的在后湿法刻蚀路径。凹槽800可以穿过下支撑层(器件层中最下方的下支撑层)，本公开一些实施例中的凹槽800穿过上支撑层、上模制层700、下支撑层后穿入下模制层600。

本公开一些实施例中，下模制层600和上模制层700材质可以相同，例如均可以是模氧化层(Mold Oxide)。其中，模氧化层例如可以是可流动氧化物(FOX)、未掺杂二氧化硅玻璃(USG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、等离子体增强的四乙基原硅酸盐(PE-TEOS)、氟化硅酸盐玻璃(FSG)、等离子体增强氧化物(PEOX)、高密度等离子体CVD(HDP-CVD)氧化物中的一种。

如图2所示，利用与下模制层600或上模制层700相同的材料填充满凹槽800，比如通过沉积模氧化层的方式填满凹槽800。即本公开能够向凹槽800内回填与下模制层600相同的材料，或者向凹槽800内回填与上模制层700相同的材料。本公开一些实施例中，利用与下模制层600或上模制层700相同的材料填充满凹槽800的过程包括如下步骤。首先，沉积与下模制层600或上模制层700相同的材料，沉积的材料在填满凹槽800后会在第二叠层上部堆积。然后对沉积的材料层(堆积的多余部分)进行化学机械平坦化(CMP)处理。并一直抛光至露出第二叠层，以使材料层的上表面与第二叠层的上表面处于同一平面，以完成填满凹槽800的工序。本公开接下来通过再次刻蚀第二叠层和第一叠层的方式形成电容孔。

如图3所示，在第二叠层上部依次形成硬掩模层901和光刻胶层900。在光刻胶层900上方设置具有电容孔图形的光罩，根据要形成的电容孔图形图案化光刻胶层900。以经图案化后的光刻胶层900为掩模刻蚀硬掩模层901，从而形成节点孔掩模，该情形下的节点孔掩模可只包括硬掩模层901。为了提高半导体器件工艺的可靠性，本公开另一些实施例依次形成硬掩模层901和光刻胶层900前，还在第二叠层上部形成保护层902。以经图案化后的光刻胶层900为掩模刻蚀保护层902和硬掩模层901，以形成节点孔掩模，所以本公开另一些实施例的节点孔掩模可以由硬掩模层901和保护层902组成。

如图4所示，基于节点孔掩模再次刻蚀第二叠层和第一叠层，即基于节点孔掩模刻蚀半导体基底100上方的各器件层。本公开一些实施例通过上述再次刻蚀第二叠层和第一叠层的方式形成电容孔(Capacitor nodehole)，进而露出各焊垫200。本公开一些实施例中，可通过依次刻蚀上支撑层、上模制层700、下支撑层及下模制层600的方式形成电容孔。其中，多个电容孔之间可相互间隔、排列地设置，例如可以重复排列成蜂窝模样。

如图5所示，在形成上述的多个电容孔后，本公开可去除残留的硬掩模层901。本公开一些实施例可通过刻蚀的方式去除硬掩模层901，从而为形成下电极做准备。

如图6所示，本公开一些实施例可以去除保护层902，然后在各电容孔内形成下电极300。本公开一些实施例可通过沉积下电极300材料的方式在各个电容孔内分别独立地形成下电极300。具体实施时，在沉积下电极300材料后，往往需要进行下电极300节点分离工艺，以形成各个下电极。

如图7所示，本公开一些实施例基于凹槽800去除下模制层600和上模制层700，以形成至少一层上支撑件500和至少一层下支撑件400。本公开具体实施时，基于凹槽800去除下模制层600和上模制层700的步骤包括如下步骤。以至少一个凹槽800作为刻蚀路径(etchant path)，然后利用湿法刻蚀掉各第二叠层中的上模制层700和各第一叠层中的下模制层600。本公开一个或多个实施例可利用BOE类溶液沿着凹槽800刻蚀掉上模制层700和下模制层600，BOE类溶液能够沿着刻蚀路径渗入到下部。利用BOE类溶液去除上模制层700和下模制层600，可降低存储节点刻蚀时剖面(profile)劣化的可能性，以避免支撑件膜质表面和模层膜质表面弯曲(bowing)等问题。本公开一个或多个实施例中的BOE类溶液为缓冲氧化物刻蚀(Buffered Oxide Etch)液，可以由氢氟酸、水、氟化铵混合而成。

在本公开另一些实施例中，还包括在各下电极300内依次沉积介质层以及上电极的步骤，例如可以在去除上述的上模制层700和下模制层600后进行。介质层可沿着下电极300的底壁和内侧壁形成，形成介质层后再形成上电极。上电极被填充在介质层围成的空间中。所以本公开还能够在各个电容孔中形成包括下电极、介质层及上电极的完整的电极结构。

与半导体电容器结构的制造方法基于相同的发明构思，本公开一个或多个实施例还能够提供一种半导体电容器结构。与图9中的常规的下电极300不同，本公开提供的下电极300无顶端损失且顶端不会变尖。

如图7和图8所示，该半导体电容器结构包括但不限于半导体基底100、焊垫200、下电极300、下支撑件400及上支撑件500等。

半导体基底100上形成有间隔分布的多个焊垫200，多个焊垫200可以均设置在氮化物层中。其中的氮化物层能够形成于半导体基底100上，可用于不同焊垫200间的绝缘。半导体基底100可以是体硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底、硅锗衬底、III-V族化合物半导体衬底或通过执行选择性外延生长(SEG)获得的外延薄膜衬底。本公开一些实施例的半导体基底100上可具有有源区、层间介质层、位线、位线节点接触部、字线、存储节点接触部、焊垫以及侧墙等结构。位线材料为掺杂半导体材料(例如，掺杂硅或掺杂锗)、导电金属氮化物(例如，钛氮化物或钽氮化物)、金属(例如，钨、钛或钽)和/或金属-半导体化合物(例如，钨硅化物、钴硅化物或钛硅化物)的至少一个，位线节点接触部可以采用与位线相同的材料。本公开在有源区上设置的这些结构及这些结构之间的位置和连接关系可从已有设计中进行明智的选择，本公开不再赘述。

下电极300的底部位于焊垫200上，焊垫200具有导电的作用，所以通过氮化物层使不同焊垫200之间绝缘。焊垫200的材料可以为钨或钴，或者为掺杂半导体材料(例如，掺杂硅或掺杂锗)、导电金属氮化物(例如，钛氮化物或钽氮化物)、金属(例如，钨、钛或钽)和/或金属-半导体化合物(例如，钨硅化物、钴硅化物或钛硅化物)的至少一个。

至少一层下支撑件400设置于相邻的下电极300的侧壁之间。下支撑件400的材料可以为材质较坚硬的氮化物，从而实现支撑电极的作用。

至少一层上支撑件500也设置于相邻的下电极300的侧壁之间，上支撑件500处于下支撑件400的上方。上支撑件500的材料可以为材质较坚硬的氮化物，以实现支撑电极的作用。

如图7、8所示，本公开一个或多个实施例的下电极300的厚度自下电极300的顶端向下均匀分布；下电极300的顶端可以与上支撑件500的顶面齐平。下电极300的材料可以为金属、导电金属氧化物、掺杂多晶硅中的至少一种，比如高熔点金属(例如，钴、钛、镍、钨或钼)、金属氮化物(例如，钛氮化物(TiN)、钛硅氮化物(TiSiN)、钛铝氮化物(TiAlN)、钽氮化物(TaN)、钽硅氮化物(TaSiN)、钽铝氮化物(TaAlN)和/或钨氮化物(WN))、贵金属(例如，铂(Pt)、钌(Ru)或铱(Ir))、导电贵金属氧化物(例如，PtO、RuO₂或IrO₂)和/或导电氧化物(例如，SrRuO₃、RuO₃、CaRuO₃)的至少一个。

该半导体电容器结构还可包括介质层和上电极。通过沉积介质层材料的方式在下电极300的底壁和内侧壁上形成介质层，所以介质层可贴附于下电极300的底壁和内侧壁上。上电极填充于介质层围成的空间中，通过沉积上电极材料的方式在介质层内形成上电极，所以介质层处在上电极与下电极300之间。上电极的材料可以为金属、导电金属氧化物、掺杂多晶硅中的至少一种，比如高熔点金属(例如，钴、钛、镍、钨或钼)、金属氮化物(例如，钛氮化物(TiN)、钛硅氮化物(TiSiN)、钛铝氮化物(TiAlN)、钽氮化物(TaN)、钽硅氮化物(TaSiN)、钽铝氮化物(TaAlN)和/或钨氮化物(WN))、贵金属(例如，铂(Pt)、钌(Ru)或铱(Ir))、导电贵金属氧化物(例如，PtO、RuO₂或IrO₂)和/或导电氧化物(例如，SrRuO₃、RuO₃、CaRuO₃)的至少一个。

本公开一个或多个实施例还能够提供一种动态随机存取存储器，动态随机存取存储器可以包括本公开任一实施例中的半导体电容器结构。动态随机存取存储器是计算机中常用的半导体存储器件，包含排列成矩阵结构的多个存储单元。每个存储单元主要由一个晶体管和一个由晶体管操控的电容器组成，各个存储单元之间通过字线(wordline)和位线(bitline)进行电性连接。数据从位线输入后通过晶体管传送到电容器中，或者，储存于电容器中的数据通过晶体管和位线进行输出。本公开一个或多个实施例还能够提供一种电子设备，该电子设备包括本公开任一实施例中的动态随机存取存储器。电子设备可包括但不限于智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims

1.一种半导体电容器结构，其特征在于，包括：

半导体基底，所述半导体基底上形成有间隔分布的多个焊垫；

下电极，所述下电极的底部位于所述焊垫上；

至少一层下支撑件，设置于相邻的所述下电极的侧壁之间；

至少一层上支撑件，也设置于相邻的所述下电极的侧壁之间，所述上支撑件处于所述下支撑件的上方；

其中，所述下电极的厚度自所述下电极的顶端向下均匀分布。

2.根据权利要求1所述的半导体电容器结构，其特征在于，

所述下电极的顶端与所述上支撑件的顶面齐平。

3.根据权利要求1或2所述的半导体电容器结构，其特征在于，

所述下支撑件和/或上支撑件为氮化物。

4.根据权利要求1或2所述的半导体电容器结构，其特征在于，

所述焊垫的材料为钨或钴。

5.一种动态随机存取存储器，其特征在于，包括权利要求1至4中任一权利要求所述的半导体电容器结构。

6.一种电子设备，其特征在于，包括权利要求5中所述的动态随机存取存储器。

7.根据权利要求6所述的电子设备，其特征在于，包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。

8.一种半导体电容器结构的制造方法，其特征在于，包括：

提供半导体基底，在所述半导体基底上形成有间隔分布的多个焊垫；

在所述半导体基底上方依次形成至少一个第一叠层和至少一个第二叠层；其中，所述第一叠层包括下模制层和下支撑层，所述第二叠层包括上模制层和上支撑层；

依次刻蚀所述第二叠层和所述第一叠层，以形成穿过所述上支撑层和所述下支撑层的至少一个凹槽；

利用与所述下模制层或所述上模制层相同的材料填充满所述凹槽；

再次刻蚀所述第二叠层和所述第一叠层，从而形成电容孔，进而露出各焊垫；

在各所述电容孔内形成下电极；

去除所述下模制层和所述上模制层，以形成至少一层上支撑件和至少一层下支撑件。

9.根据权利要求8所述的半导体电容器结构的制造方法，其特征在于，利用与所述下模制层或所述上模制层相同的材料填充满所述凹槽的过程包括：

沉积与所述下模制层或所述上模制层相同的材料；

对沉积的材料层进行化学机械平坦化处理，并一直抛光至露出所述第二叠层，以使所述材料层的上表面与所述第二叠层的上表面处于同一平面。

10.根据权利要求8或9所述的半导体电容器结构的制造方法，其特征在于，再次刻蚀所述第二叠层和所述第一叠层的过程包括：

在所述第二叠层上部依次形成硬掩模层和光刻胶层；

根据要形成的电容孔图形图案化所述光刻胶层；

以经图案化后的光刻胶层为掩模刻蚀所述硬掩模层，从而形成节点孔掩模；

基于所述节点孔掩模再次刻蚀所述第二叠层和所述第一叠层。

11.根据权利要求10所述的半导体电容器结构的制造方法，其特征在于，再次刻蚀所述第二叠层和所述第一叠层的过程还包括：

依次形成所述硬掩模层和所述光刻胶层前，在所述第二叠层上部形成保护层；

以经图案化后的光刻胶层为掩模刻蚀所述保护层和所述硬掩模层，以形成节点孔掩模。

12.根据权利要求8或9所述的半导体电容器结构的制造方法，其特征在于，去除所述下模制层和所述上模制层的步骤包括：

以所述凹槽为刻蚀路径，利用BOE类溶液沿着所述凹槽湿法刻蚀掉所述上模制层和所述下模制层。