CN115223941A - 存储器的制作方法及存储器 - Google Patents
存储器的制作方法及存储器 Download PDFInfo
- Publication number
- CN115223941A CN115223941A CN202110407967.1A CN202110407967A CN115223941A CN 115223941 A CN115223941 A CN 115223941A CN 202110407967 A CN202110407967 A CN 202110407967A CN 115223941 A CN115223941 A CN 115223941A
- Authority
- CN
- China
- Prior art keywords
- plate
- layer
- hole structure
- substrate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种存储器的制作方法及存储器,涉及存储技术领域,用于解决难以形成深宽比较大的电容结构、存储器的良率较低的技术问题。该存储器的制作方法包括:提供基底,基底包括核心区和外围区,核心区设置有多个电容接触垫;在基底上形成第一极板,第一极板中形成有多个第一孔洞结构,多个第一孔洞结构与多个电容接触垫一一对应;在第一孔洞结构的侧壁上形成介电层,介电层围成有第二孔洞结构;在第二孔洞结构中形成第二极板,第二极板与电容接触垫电连接。通过先形成第一极板,第一极板对介电层和第二极板进行支撑,便于形成具有较大的深宽比的电容结构,提高存储器的良率。
Description
技术领域
本发明涉及存储技术领域,尤其涉及一种存储器的制作方法及存储器。
背景技术
随着半导体技术和存储技术不断发展,电子设备不断向小型化、集成化方向发展,动态随机存储器(Dynamic Random Access Memory,简称DRAM)因其具有较高的存储密度以及较快的读写速度被广泛地应用在各种电子设备中。动态随机存储器一般由多个存储单元组成,每个存储单元通常包括晶体管(Transistor)结构和电容(Capacitor)结构。电容结构存储数据信息,晶体管结构控制电容结构中的数据信息的读写。
在动态随机存储器中,电容结构的容量对动态随机存储器的工作性能有重要影响。为提高电容结构的容量,电容结构通常为具有较大的深宽比的筒状或者柱状结构,以增加电容结构的极板面积,从而提高电容结构的容量;然而高深宽比的电容结构,其形成难度较大,且电容结构无法稳定支撑,可能出现电容结构倾斜、坍塌或短路现象,影响存储器的良率。
发明内容
鉴于上述问题,本发明实施例提供一种存储器的制作方法及存储器,易于形成深宽比较大的电容结构,提高存储器的良率。
为了实现上述目的,本发明实施例提供如下技术方案:
第一方面,本发明实施例提供一种存储器的制作方法,包括:提供基底,所述基底包括核心区和外围区,所述核心区设置有多个电容接触垫;在所述基底上形成第一极板,所述第一极板中形成有多个第一孔洞结构,多个所述第一孔洞结构与多个所述电容接触垫一一对应;在所述第一孔洞结构的侧壁上形成介电层,所述介电层围成有第二孔洞结构;在所述第二孔洞结构中形成第二极板,所述第二极板与所述电容接触垫电连接。
本发明实施例提供的存储器的制作方法具有如下优点:
本发明实施例提供的存储器的制作方法中,先提供基底,基底包括核心区和外围区,核心区设置有多个电容接触垫;在基底上形成具有多个第一孔洞结构的第一极板,多个第一孔洞结构与多个电容接触垫一一对应;在第一孔洞结构的侧壁上形成介电层,介电层围成有第二孔洞结构;在第二孔洞结构中形成与电容接触垫电连接的第二极板。通过先形成第一极板,使得第一极板对后续形成的介电层和第二极板进行支撑,便于形成深宽比较大的电容结构,提高存储器的良率。此外,在第一极板的第一孔洞结构中形成介电层和第二极板,一方面提高了介电层和第二极板的形成质量,另一方面第二极板无支撑强度的要求,可以选用功函数较高的材料,进而提高了电容结构的电性能。
如上所述的存储器的制作方法,多个所述第一孔洞结构在所述第一极板中呈蜂巢状排布;所述第一孔洞结构在所述基底上的正投影覆盖所述电容接触垫的第一表面,且所述正投影的面积为所述电容接触垫的第一表面的面积的1.5~2倍。
如上所述的存储器的制作方法,在所述基底上形成第一极板的步骤包括:在所述基底上形成第一电极层,所述第一电极层覆盖所述基底的核心区;在所述第一电极层上形成硬掩模板层,所述硬掩模板层中形成有多个刻蚀孔,多个所述刻蚀孔与多个所述电容接触垫一一对应;沿所述刻蚀孔刻蚀所述第一电极层,以形成所述第一孔洞结构。
如上所述的存储器的制作方法,通过自对准双图形工艺、自对准四重图案工艺或者EUV光刻工艺刻蚀所述硬掩模板层,形成所述刻蚀孔。
如上所述的存储器的制作方法,在所述第一孔洞结构的侧壁上形成介电层的步骤包括:在所述第一孔洞结构的侧壁和底壁、以及所述第一极板上沉积形成介电层;保留位于所述第一孔洞结构的侧壁的所述介电层,去除其余的所述介电层,保留的所述介电层围设形成所述第二孔洞结构。
如上所述的存储器的制作方法,在所述第一孔洞结构的侧壁和底壁、以及所述第一极板上沉积形成介电层的步骤之后还包括:在所述介电层上沉积形成第二保护层,位于所述第一孔洞结构中的所述第二保护层围成第三孔洞结构。
如上所述的存储器的制作方法,所述第二保护层的材质与所述第二极板的材质相同。
如上所述的存储器的制作方法,保留位于所述第一孔洞结构的侧壁的所述介电层,去除其余的所述介电层的步骤包括:沿所述第三孔洞结构对所述介电层和所述第二保护层进行刻蚀;同时刻蚀去除位于所述第一极板上的所述介电层和所述第二保护层。
如上所述的存储器的制作方法,在所述基底上形成第一极板的步骤之前还包括:在所述基底上形成第一保护层,所述第一保护层覆盖所述基底的核心区。
如上所述的存储器的制作方法,沿所述第三孔洞结构对所述介电层和所述第二保护层进行刻蚀的步骤还包括:沿所述第三孔洞结构对所述第一保护层进行刻蚀,以暴露所述电容接触垫。
如上所述的存储器的制作方法,所述第一保护层的材质包括SiBN。
如上所述的存储器的制作方法,所述第三孔洞结构在所述基底上的正投影位于所述电容接触垫的第一表面内,且所述正投影的面积大于所述电容接触垫的第一表面的面积的1/2。
如上所述的存储器的制作方法,在所述第二孔洞结构中形成第二极板的步骤包括:在所述第二孔洞结构中、所述介电层上和所述第一极板上形成第二电极层,所述第二电极层与所述电容接触垫电连接;去除位于所述介电层和所述第一极板上的所述第二电极层,以形成所述第二极板。
如上所述的存储器的制作方法,在所述第二孔洞结构中形成第二极板的步骤之后,还包括:在所述第一极板、所述介电层和所述第二极板上形成绝缘层;去除与所述基底的核心区的边缘相对的所述绝缘层,以暴露部分所述第一极板;在所述第一极板和所述绝缘层上形成导电层。
第二方面,本发明实施例还提供一种存储器,包括基底和设置在所述基底上的电容结构;所述基底包括核心区和外围区,所述核心区设置有多个电容接触垫;所述电容结构包括:第一极板,所述第一极板中设置有多个第一孔洞结构,多个所述第一孔洞结构与多个所述电容接触垫一一对应;介电层,所述介电层设置在所述第一孔洞结构的侧壁,所述介电层还围成第二孔洞结构;第二极板,所述第二极板设置在所述第二孔洞结构中,且与所述电容接触垫电连接。
本发明实施例提供的存储器具有如下优点:
本发明实施例提供的存储器包括基底和设置在基底上的电容结构;其中,基底包括核心区和外围区,核心区设置有多个电容接触垫;电容结构包括第一极板、介电层和第二极板,第一极板中设置有多个第一孔洞结构,多个第一孔洞结构与多个电容接触垫一一对应,介电层设置在第一孔洞结构的侧壁,介电层还围成第二孔洞结构,第二极板设置在第二孔洞结构中,且与电容接触垫电连接。通过在第一极板中设置第一孔洞结构,并在第一孔洞结构中设置介电层和第二极板,第一极板对介电层和第二极板进行支撑,便于形成深宽比较大的电容结构,提高存储器的良率。
如上所述的存储器,多个所述第一孔洞结构在所述第一极板中呈蜂巢状排布。
如上所述的存储器,所述第一孔洞结构在所述基底上的正投影覆盖所述电容接触垫的第一表面,且所述正投影的面积为所述电容接触垫的第一表面的面积的1.5~2倍。
如上所述的存储器,所述电容结构还包括第二保护层,所述第二保护层设置在所述介电层和所述第二极板间,所述第二保护层围成第三孔洞结构。
如上所述的存储器,所述第三孔洞结构在所述基底上的正投影位于所述电容接触垫的第一表面内,且所述正投影的面积大于所述电容接触垫的第一表面的面积的1/2。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中存储器的制作方法的流程图;
图2为本发明实施例中的形成第一极板后的俯视图;
图3为本发明实施例中的形成第一极板后的结构示意图;
图4为本发明实施例中的形成第二保护层后的俯视图;
图5为本发明实施例中的形成第二保护层后的结构示意图;
图6为本发明实施例中的去除部分介电层、第二保护层和第一保护层后的俯视图;
图7为本发明实施例中的去除部分介电层、第二保护层和第一保护层后的结构示意图;
图8为本发明实施例中的形成第二电极层后的俯视图;
图9为本发明实施例中的形成第二电极层后的结构示意图;
图10为本发明实施例中的形成第二极板后的俯视图;
图11为本发明实施例中的形成第二极板后的结构示意图;
图12为本发明实施例中的形成绝缘层后的俯视图;
图13为本发明实施例中的形成绝缘层后的结构示意图;
图14为本发明实施例中的去除部分绝缘层后的俯视图;
图15为本发明实施例中的去除部分绝缘层后的结构示意图;
图16为本发明实施例中的形成导电层后的俯视图;
图17为本发明实施例中的形成导电层后的结构示意图;
图18为本发明实施例中的形成外围电路后的结构示意图;
图19为本发明实施例中的形成第一电极层后的俯视图
图20为本发明实施例中的形成第一电极层后的结构示意图;
图21为本发明实施例中的形成硬掩模板层后的俯视图;
图22为本发明实施例中的形成硬掩模板层后的结构示意图;
图23为本发明实施例中的形成刻蚀孔后的俯视图;
图24为本发明实施例中的形成刻蚀孔后的结构示意图。
附图标记说明:
100-基底; 110-电容接触垫;
200、第一保护层; 300-第一电极层;
310-第一孔洞结构; 320-第一极板;
400-硬掩模板层; 410-刻蚀孔;
500-介电层; 600-第二保护层;
610-第三孔洞结构; 700-第二电极层;
710-第二极板; 800-绝缘层;
900-导电层; 910-M1金属层。
具体实施方式
相关技术中,存储器的制作过程中,一般先形成柱状或者筒状的第二极板,然后在第二极板上形成介电层,介电层覆盖第二极板,再形成覆盖介电层的第一极板。上述制作过程中,第二极板设置有多个,相邻的第二极板之间通常设置有支撑层,以对第二极板进行支撑和电隔离,防止第二极板倾斜甚至互连。支撑层与第二极板的部分侧壁接触,例如,支撑层分别设置在第二极板的侧壁的上中下三处,第二极板本身也需具有一定的支撑强度。随着第二极板高度的增加,第二极板越狭长,第二极板的稳定性越差,第二极板之间越易互连而导致存储器失效。
为了解决难以形成深宽比较大的电容结构、存储器的良率较低的技术问题,本发明实施例提供一种存储器的制作方法,形成具有第一孔洞结构的第一极板,在第一孔洞结构的侧壁上形成介电层,介电层形成有第二孔洞结构,在第二孔洞结构中形成第二极板。通过先形成第一极板,第一极板对介电层和第二极板进行支撑,便于形成深宽比较大的电容结构,提高存储器的良率。
为了使本发明实施例的上述目的、特征和优点能够更加明显易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本发明保护的范围。
实施例一
参照图1,本发明实施例中的存储器的制作方法包括以下步骤:
步骤S101、提供基底,基底包括核心区和外围区,核心区设置有多个电容接触垫。
本发明实施例中的基底包括核心区和外围区,核心区与外围区可以相邻接。参照图2和图3,基底100的核心区设置有电容接触垫110,电容接触垫110暴露于基底100表面,以便与后续形成的电容结构电连接。
电容接触垫110的数量可以设置有多个,多个电容接触垫110间隔设置,每个电容接触垫110与后续形成的多个电容结构中的一个电容结构相接触,以控制该电容结构进行数据的读入或者输出。多个电容接触垫110可以呈阵列排布,相邻的两个电容接触垫110的间距相等,以使基底100的核心区的电性均匀。
基底100的材质可以包括二氧化硅(SiO2),电容接触垫110的材质可以包括钨(W)。当然,本发明实施例中的基底100的材质和电容接触垫110的材质并不是限定的,例如,电容接触垫110的材质还可以包括钨合金或者其他导电材质。
步骤S102、在基底上形成第一极板,第一极板中形成有多个第一孔洞结构,多个第一孔洞结构与多个电容接触垫一一对应。
继续参照图2至图3,第一极板320形成有第一孔洞结构310,第一孔洞结构310贯穿第一极板320,第一孔洞结构310可以通过光刻及刻蚀工艺形成。第一孔洞结构310在第一极板320中呈蜂巢状排布,以便于增加电容结构的极板总面积。示例性的,多个第一孔洞结构310中,一个第一孔洞结构310位于中心,六个第一孔洞结构310环绕该第一孔洞结构310设置,且这六个第一孔洞结构310的中心连线形成正六边形。
如图2和图3所示,多个第一孔洞结构310与多个电容接触垫110一一对应,第一孔洞结构310的孔洞截面尺寸大于相对应的电容接触垫110中与第一孔洞结构310相对的表面尺寸。其中,第一孔洞结构310的孔洞截面尺寸是指以垂直于第一孔洞结构310的轴线的平面为截面所得到的截面的面积,电容接触垫110中与第一孔洞结构310相对的表面尺寸是指电容接触垫110朝向第一孔洞结构310的表面的面积。
在一种可能的示例中,如图3所示,第一孔洞结构310在基底100上的正投影覆盖电容接触垫110的第一表面。其中,电容接触垫110的第一表面是指电容接触垫110朝向第一孔洞结构310的表面。如图3所示,电容接触垫110的第一表面暴露于基底100的表面,电容接触垫110的第一表面为电容接触垫110的上表面。
在上述示例中,第一孔洞结构310的正投影的面积可以为相对应的电容接触垫110的第一表面的面积的1.5~2倍。如此设置,便于后续在第一孔洞结构310中形成介电层500和第二极板710,且形成第二极板710后,第二极板710与电容接触垫110的接触面积较大,可以减少第二极板710与电容接触垫110之间的接触电阻,提高电容结构的电性能。此外,第一孔洞结构310的孔径不会过大,也使得电容结构的尺寸的不会过大,有利用存储器的小型化、微型化。
步骤S103、在第一孔洞结构的侧壁上形成介电层,介电层围成第二孔洞结构。
参照图4至图7,第一孔洞结构310的侧壁上形成有介电层500,介电层500可以为高介电常数(High-K)层,以使该层具有较好的绝缘性能。在一些可能的示例中,在第一孔洞结构310的侧壁形成介电层500的步骤可以具体包括:
在第一孔洞结构310的侧壁和底壁、以及第一极板320上沉积形成介电层500。示例性的,通过化学气相沉积(Chemical Vapor Deposition,简称CVD)工艺、物理气相沉积(Physical Vapor Deposition,简称PVD)工艺或者原子层沉积(Atomic LayerDeposition,简称ALD)工艺等形成介电层500。例如,介电层500通过原子层沉积工艺形成,所形成的介电层500厚度均匀、致密性较好。介电层500沉积过程中,第一极板320对介电层500进行支撑,支撑面积较大,有利于提高介电层500的沉积质量。
形成介电层500后,保留位于第一孔洞结构310的侧壁的介电层500,去除其余的介电层500,保留的介电层500围设形成第二孔洞结构。第二孔洞结构的深度与第一孔洞结构310的深度相同。
示例性的,通过刻蚀工艺去除位于第一孔洞结构310的底壁以及位于第一极板320上的介电层500,保留覆盖在第一孔洞结构310的侧壁上的介电层500,位于第一孔洞结构310内的介电层500围成第二孔洞结构。
在另一些可能的示例中,在第一孔洞结构的侧壁形成介电层的步骤还可以包括:
参照图4和图5,在第一孔洞结构310的侧壁和底壁、以及第一极板320上沉积形成介电层500。如图4和图5所示,介电层500覆盖第一极板320。示例性的,介电层500可以通过原子层沉积工艺形成,以获得厚度均匀、致密性较好的介电层500。
继续参照图4和图5,形成介电层500后,在介电层500上沉积形成第二保护层600,位于第一孔洞结构310中的第二保护层600围设形成第三孔洞结构610。
如图4所示的俯视图中,形成第二保护层600后,第二保护层600覆盖介电层500。介电层、第一极板如图4中虚线所示,并未显露。第二保护层600的材质可以为导电材质,例如,第二保护层600的材质可以与后续形成的第二极板710的材质相同,即第二保护层600可以作为第二极板710的一部分。如图4和图5所示,第三孔洞结构610在基底100上的正投影位于电容接触垫110的第一表面内,且正投影的面积大于电容接触垫110的第一表面的面积的1/2。
参照图6和图7,形成第二保护层600后,沿第三孔洞结构610对介电层500和第二保护层600进行刻蚀;同时刻蚀去除位于第一极板320上的介电层500和第二保护层600。
如图6和图7所示,沿第三孔洞结构610刻蚀介电层500和第二保护层600,去除位于第一孔洞结构310底部的介电层500和第二保护层600,以避免介电层500和第二保护层600覆盖电容接触垫110。
在沿第三孔洞结构610刻蚀介电层500和第二保护层600的同时,还刻蚀第一极板320上的介电层500和第二保护层600,以暴露第一极板320,且将介电层500和第二保护层600隔断。
步骤S104、在第二孔洞结构中形成第二极板,第二极板与电容接触垫电连接。
参照图8至图11,第二极板710为导电材质且与电容接触垫110相接触,以实现第二极板710与电容接触垫110之间的电连接。第二极板710形成在第二孔洞结构中,第二极板710无支撑强度的要求,可以选用与介电层500兼容性好、功函数高的材料。示例性的,第二极板710的材质可以包括氮化钛(TiN)或者氮化钛与钨的混合物。
在一种可能的示例中,在第二孔洞结构中形成第二极板的步骤可以具体包括:
参照图8和图9,在第二孔洞结构中、介电层500上和第一极板320上形成第二电极层700,第二电极层700与电容接触垫110电连接。第二电极层700可以通过沉积工艺形成,例如,第二电极层700可以通过原子层沉积工艺形成。如图8和图9所示,第二电极层700填充在第二孔洞结构中,且覆盖介电层500和第一极板320。
参照图10和图11,形成第二电极层700,去除位于介电层500和第一极板320上的第二电极层700,以形成第二极板710。如图10和图11所示,去除位于介电层500和第一极板320上的第二电极层700,保留位于第二孔洞结构中的第二电极层700,保留下来的第二电极层700形成第二极板710。
示例性的,第二电极层700可以通过刻蚀工艺去除,即通过沉积第二电极层700并回刻以形成第二极板710。当然,第二电极层700的去除工艺不是限定的,例如,第二电极层700还可以通过化学机械研磨(Chemical-Mechanical Polishing,简称CMP)工艺去除。
如图10和图11所示,去除部分第二电极层700后,剩余的第二电极层700形成第二极板710,第二极板710包括多个柱状结构,每个柱状结构位于一个第二孔洞结构中。各柱状结构间隔设置,以使各电容结构的第二极板710分离。
需要说明的是,形成第二电极层700后,还可以在第二电极层700上沉积形成导电填充层(图中未标示),相应的,去除位于介电层500和第一极板320上的第二电极层700时,同时去除位于介电层500和第一极板320上的导电填充层。
本发明实施例中的存储器的制作方法中,提供基底100,基底100包括核心区和外围区,核心区设置有电容接触垫110;在基底100上形成具有第一孔洞结构310的第一极板320,第一孔洞结构310与电容接触垫110一一对应;在第一孔洞结构310的侧壁上形成介电层500,介电层500形成有第二孔洞结构;在第二孔洞结构中形成与电容接触垫110电连接的第二极板710。通过先形成第一极板320,第一极板320对介电层500和第二极板710进行支撑,支撑面积较大,便于形成深宽比较大的电容结构,提高存储器的良率。此外,在第一极板320的第一孔洞结构310中形成介电层500和第二极板710,一方面提高了介电层500和第二极板710的形成质量,另一方面第二极板710无支撑强度的要求,可以选用功函数较高的材料,进而提高了电容结构的电性能。
需要说明的是,参照图2至图11,在基底上形成第一极板的步骤之前还包括:在基底100上形成第一保护层200,第一保护层200覆盖基底100的核心区。
第一保护层200的材质包括SiBN。如此设置,一方面,第一保护层200可以用作刻蚀阻挡层,以减少或者防止后续制作过程中损伤基底100;另一方面,第一保护层200具有较为优异的高温性能和较低的介电常数及介电损耗,绝缘性能较好。
参照图2和图3,当基底100上形成有第一保护层200时,形成第一孔洞结构310后,第一保护层200暴露在第一孔洞结构310中,如图2所示的俯视图中,第一保护层200显露。
参照图6和图7,当基底100上形成有第一保护层200时,沿第三孔洞结构610对介电层500和第二保护层600进行刻蚀的步骤还包括:沿第三孔洞结构610对第一保护层200进行刻蚀,以暴露电容接触垫110。
如图6和图7所示,沿第三孔洞结构610刻蚀去除第一保护层200,以使第三孔洞结构610中暴露有电容接触垫110,如图6所示的俯视图中,电容接触垫110显露。后续形成第二极板710后,第二极板710与电容接触垫110接触,以使第二极板710与电容接触垫110电连接。
需要说明的是,参照图12至图18,在第二孔洞结构中形成第二极板的步骤之后,存储器的制作方法还包括:
参照图12和图13,在第一极板320、介电层500和第二极板710上形成绝缘层800。参照图12所示的俯视图,第一极板、介电层和第二极板为图12中虚线所示,并未显露。
如图12和图13所示,绝缘层800覆盖第一极板320、介电层500和第二极板710。如图12和图13所示,绝缘层800与基底100的核心区相对,即绝缘层800位于基底100的核心区之上。绝缘层800的材质可以包括二氧化硅,当然,绝缘层800的材质不是限定的。
参照图14和图15,形成绝缘层800后,去除与基底100的核心区的边缘相对的绝缘层800,以暴露部分第一极板320。基底100的核心区包括中心区域和边缘,边缘环绕中心区域且与中心区域相邻接。基底100的核心区的中心区域中设有电容接触垫110,基底100的核心区的边缘未设有电容接触垫110。
如图14和图15所示,去除基底100的核心区的边缘上方的绝缘层800,暴露位于基底100的核心区的边缘上方的第一极板320,以使保留的绝缘层800在基底100上的正投影覆盖电容接触垫110。可以理解的是,保留的绝缘层800还覆盖第二极板710。参照图14所示的俯视图,第一极板、介电层和第二极板为图14中虚线所示,并未显露。
示例性的,通过光刻及刻蚀工艺去除部分位于核心区的边缘上的绝缘层800,保留覆盖在第二极板710的绝缘层800。如此设置,一方面进一步保证第二孔洞结构中的第二极板710之间的电隔离,另一方面使第一极板320与其他结构进行电连接。
参照图16和图17,去除部分绝缘层800后,在第一极板320和绝缘层800上形成导电层900。如图16和图17所示,在第一极板320和绝缘层800上沉积形成导电层900,参照图16所示的俯视图,第一极板、介电层、第二极板和绝缘层为图16中虚线所示,并未显露。如图16和图17所示,导电层900位于基底100的核心区上,且与第一极板320相接触,以使导电层900与第一极板320电连接。通过导电层900与第一极板320电连接,以将第一极板320与其他结构电连接,例如通过导电层900实现M1金属层910与第一电极电连接。导电层900的材质可以包括钨、锗化硅(SiGe)或者钨和锗化硅的混合物。
需要说明的是,参照图18,导电层900还可以覆盖基底100的外围区,在第一极板320和绝缘层800上形成导电层900的步骤之后,存储器的制作方法还可以包括:刻蚀与基底100的外围区相对的导电层900,以将基底中的字线和/或位线与外围电路电连接。
参照图18,基底100的核心区如图18中A处所示,基底100的核心区上形成有电容结构,基底100的外围区如图18中B处所示,基底100的外围区上形成有外围电路,例如,基底100的外围区上可以形成有晶体管。
如图18所示,通过刻蚀工艺去除部分导电层900,以将位于基底100的核心区和基底100的外围区上的导电层900断开,导电层900电连接基底100中的字线和/或位线(图中未标示)与外围电路。
需要说明的是,参照图19至图24,在一些可能的示例中,在基底上形成第一极板的步骤可以具体包括:
参照图19和图20,在基底100上形成第一电极层300,第一电极层300覆盖基底100的核心区。如图19和图20所示,第一电极层300位于基底100的核心区的上方,参照图19所示的俯视图,基底的核心区未显露。第一电极层300的材质可以包括氮化钛。第一电极层300可以通过沉积工艺在基底100上形成,例如,第一电极层300通过原子层沉积工艺在基底100上沉积形成。
参照图21至图24,形成第一电极层300之后,在第一电极层300上形成硬掩模板层400,硬掩模板层400中形成有刻蚀孔410,刻蚀孔410与电容接触垫110一一对应。
如图21和图22所示,硬掩模板层400可以通过沉积工艺形成在第一电极层300上,参照图21所示的俯视图,第一电极层未显露。如图23和图24所示,形成硬掩模板层400后,通过自对准双图形(Self-aligned Double Patterning,简称SADP)工艺、自对准四重图案(Self-aligned Quadruple Patterning)工艺或者EUV(Extreme Ultraviolet)光刻工艺对硬掩模板层400进行刻蚀,以形成所需的刻蚀孔410。如图23所示的俯视图中,第一电极层300显露。
形成具有刻蚀孔410的硬掩模板层400之后,沿刻蚀孔410刻蚀第一电极层300,以形成第一孔洞结构310。以具有刻蚀孔410的硬掩模板层400为掩膜,对第一电极层300进行刻蚀,以在第一电极层300中形成与电容接触垫110一一对应的第一孔洞结构310。通过刻蚀去除暴露在刻蚀孔410中的第一电极层300,保留的第一电极层300形成第一极板320。即通过刻蚀工艺,将硬掩模板层400上的图形传递到第一电极层300,形成具有第一孔洞结构310的第一极板320。可以理解的是,形成第一孔洞结构310后去除硬掩模板层400。
实施例二
参照图17和图18,本发明实施例中的存储器包括基底100和设置在基底100上的电容结构。基底100包括核心区和外围区,核心区与外围区可以相邻接。如图18所示,核心区位于图18所示的A处,外围区位于图18所示的B处。
基底100的核心区设置有电容接触垫110,电容接触垫110暴露于基底100表面,以便与后续形成的电容结构电连接,基底100的外围区上用于形成外围电路。基底100的材质可以包括二氧化硅,电容接触垫110的材质可以包括钨。
电容接触垫110的数量可以设置有多个,多个电容接触垫110间隔设置,每个电容接触垫110与后续形成的多个电容结构中的一个电容结构相接触,以控制该电容结构进行数据的读入或者输出。多个电容接触垫110呈阵列排布,例如,相邻两个电容接触垫110的间距相等,以使基底100的核心区的电性均匀。
基底100上的核心区上还设置有第一保护层200,第一保护层200上设置有电容结构。第一保护层200的材质包括SiBN,一方面,第一保护层200可以用作刻蚀阻挡层,以减少或者防止后续制作过程中损伤基底100;另一方面,第一保护层200具有较为优异的高温性能和较低的介电常数及介电损耗,绝缘性能较好。
继续参照图17和图18,电容结构包括第一极板320、第二极板710,以及设置在第一极板320和第二极板710之间的介电层500。第一极板320的材质可以包括氮化钛,第二极板710可以选用与介电层500兼容性好、功函数高的材料,例如,第二极板710的材质可以包括氮化钛或者氮化钛和钨的混合物。
第一极板320中设置有多个第一孔洞结构310,多个第一孔洞结构310与多个电容接触垫110一一对应。多个第一孔洞结构310在第一极板320中呈蜂巢状排布。例如,多个第一孔洞结构310中,一个第一孔洞结构310位于中心,六个第一孔洞结构310环绕该第一孔洞结构310设置,且这六个第一孔洞结构310的中心连线形成正六边形。
第一孔洞结构310在基底100上的正投影覆盖电容接触垫110的第一表面,且正投影的面积占电容接触垫110的第一表面的面积的1.5~2倍。电容接触垫110的第一表面为电容接触垫110暴露于基底100的表面,如图17和图18所示,电容接触垫110的第一表面为电容接触垫110的上表面。
如此设置,一方面,第一孔洞结构310中有足够的空间用于形成介电层500和第二极板710,且形成的第二极板710与电容接触垫110的接触面积较大,以减少第二极板710与电容接触垫110之间的接触电阻,提高电容结构的电性能;另一方面,第一孔洞结构310不会过大,也使得电容结构的尺寸的不会过大,有利用存储器的小型化、微型化。
继续参照图17和图18,介电层500设置在第一孔洞结构310的侧壁,介电层500还围成多个第二孔洞结构,多个第二孔洞结构与多个电容接触垫110一一对应。如图17和图18所示,介电层500覆盖第一孔洞结构310的侧壁,介电层500可以为高介电常数(High-K)层,以使该层具有较好的绝缘性能。
在一种可能的示例中,如图17和图18所示,电容结构还包括第二保护层600,第二保护层600设置在第二孔洞结构的侧壁,且位于第二孔洞结构内的第二保护层600围设成第三孔洞结构610。第二保护层600可以为导电材料,示例性的,第二保护层600的材质可以与第二极板710的材质相同,即第二保护层600可以为第二极板710的一部分。
第三孔洞结构610延伸至基底100,以暴露电容接触垫110。如图17和图18所示,第三孔洞结构610贯穿第一保护层200,从而使得电容接触垫110暴露在第三孔洞结构610中,以使第三孔洞内的第二极板710与电容接触垫110接触。第三孔洞结构610在基底100上的正投影位于电容接触垫110的第一表面内,且正投影的面积大于电容接触垫110的第一表面的面积的1/2。
继续参照图17和图18,第二极板710设置在第二孔洞结构中,且与电容接触垫110电连接。当电容结构包括第二保护层600时,第二极板710可以填充在第三孔洞结构610中,即第二保护层600设置在介电层500和第二极板710间。第二极板710包括多个间隔设置的柱状结构,每个柱状结构设置在一个第三孔洞结构610中,以使各柱状结构之间电隔离,各个电容结构通过第一极板320互连。
如图17和图18所示,电容结构上还设置有绝缘层800和导电层900。其中,绝缘层800覆盖电容结构的第二极板710,以保证第二极板710之间绝缘。位于基底100的核心区的边缘上的第一极板320暴露,以使第一极板320与其他结构进行电连接。
绝缘层800和第一极板320上设置有导电层900,导电层900与第一极板320接触,以使导电层900与第一极板320之间电连接。导电层900可以与M1金属层910接触,从而将第一极板320与M1金属层910电连接。基底100的外围区也可以设置有导电层900,导电层900通过刻蚀形成外围电路。
本发明实施例提供的存储器包括基底100和设置在基底100上的电容结构;其中,基底100包括核心区和外围区,核心区设置有电容接触垫110;电容结构包括第一极板320、介电层500和第二极板710,第一极板320中设置有第一孔洞结构310,第一孔洞结构310与电容接触垫110一一对应,介电层500设置在第一孔洞结构310的侧壁,介电层500还围成第二孔洞结构,第二极板710设置在第二孔洞结构中,且与电容接触垫110电连接。通过在第一极板320中设置第一孔洞结构310,并在第一孔洞结构310中设置介电层500和第二极板710,第一极板320对介电层500和第二极板710进行支撑,便于形成深宽比较大的电容结构,提高存储器的良率。
本说明书中各实施例或实施方式采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分相互参见即可。
本领域技术人员应理解的是,在本发明的揭露中,术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系,其仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的系统或元件必须具有特定的方位、以特定的方位构造和操作,因此上述术语不能理解为对本发明的限制。
在本说明书的描述中,参考术“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (19)
1.一种存储器的制作方法,其特征在于,包括:
提供基底,所述基底包括核心区和外围区,所述核心区设置有多个电容接触垫;
在所述基底上形成第一极板,所述第一极板中形成有多个第一孔洞结构,多个所述第一孔洞结构与多个所述电容接触垫一一对应;
在所述第一孔洞结构的侧壁上形成介电层,所述介电层围成有第二孔洞结构;
在所述第二孔洞结构中形成第二极板,所述第二极板与所述电容接触垫电连接。
2.根据权利要求1所述的存储器的制作方法,其特征在于,多个所述第一孔洞结构在所述第一极板中呈蜂巢状排布;
所述第一孔洞结构在所述基底上的正投影覆盖所述电容接触垫的第一表面,且所述正投影的面积为所述电容接触垫的第一表面的面积的1.5~2倍。
3.根据权利要求1所述的存储器的制作方法,其特征在于,在所述基底上形成第一极板的步骤包括:
在所述基底上形成第一电极层,所述第一电极层覆盖所述基底的核心区;
在所述第一电极层上形成硬掩模板层,所述硬掩模板层中形成有多个刻蚀孔,多个所述刻蚀孔与多个所述电容接触垫一一对应;
沿所述刻蚀孔刻蚀所述第一电极层,以形成所述第一孔洞结构。
4.根据权利要求3所述的存储器的制作方法,其特征在于,通过自对准双图形工艺、自对准四重图案工艺或者EUV光刻工艺刻蚀所述硬掩模板层,形成所述刻蚀孔。
5.根据权利要求1所述的存储器的制作方法,其特征在于,在所述第一孔洞结构的侧壁上形成介电层的步骤包括:
在所述第一孔洞结构的侧壁和底壁、以及所述第一极板上沉积形成介电层;
保留位于所述第一孔洞结构的侧壁的所述介电层,去除其余的所述介电层,保留的所述介电层围设形成所述第二孔洞结构。
6.根据权利要求5所述的存储器的制作方法,其特征在于,在所述第一孔洞结构的侧壁和底壁、以及所述第一极板上沉积形成介电层的步骤之后还包括:
在所述介电层上沉积形成第二保护层,位于所述第一孔洞结构中的所述第二保护层围成第三孔洞结构。
7.根据权利要求6所述的存储器的制作方法,其特征在于,所述第二保护层的材质与所述第二极板的材质相同。
8.根据权利要求6所述的存储器的制作方法,其特征在于,保留位于所述第一孔洞结构的侧壁的所述介电层,去除其余的所述介电层的步骤包括:
沿所述第三孔洞结构对所述介电层和所述第二保护层进行刻蚀;同时刻蚀去除位于所述第一极板上的所述介电层和所述第二保护层。
9.根据权利要求8所述的存储器的制作方法,其特征在于,在所述基底上形成第一极板的步骤之前还包括:
在所述基底上形成第一保护层,所述第一保护层覆盖所述基底的核心区。
10.根据权利要求9所述的存储器的制作方法,其特征在于,沿所述第三孔洞结构对所述介电层和所述第二保护层进行刻蚀的步骤还包括:
沿所述第三孔洞结构对所述第一保护层进行刻蚀,以暴露所述电容接触垫。
11.根据权利要求9所述的存储器的制作方法,其特征在于,所述第一保护层的材质包括SiBN。
12.根据权利要求8所述的存储器的制作方法,其特征在于,所述第三孔洞结构在所述基底上的正投影位于所述电容接触垫的第一表面内,且所述正投影的面积大于所述电容接触垫的第一表面的面积的1/2。
13.根据权利要求1-12任一项所述的存储器的制作方法,其特征在于,在所述第二孔洞结构中形成第二极板的步骤包括:
在所述第二孔洞结构中、所述介电层上和所述第一极板上形成第二电极层,所述第二电极层与所述电容接触垫电连接;
去除位于所述介电层和所述第一极板上的所述第二电极层,以形成所述第二极板。
14.根据权利要求1-12任一项所述的存储器的制作方法,其特征在于,在所述第二孔洞结构中形成第二极板的步骤之后,还包括:
在所述第一极板、所述介电层和所述第二极板上形成绝缘层;
去除与所述基底的核心区的边缘相对的所述绝缘层,以暴露部分所述第一极板;
在所述第一极板和所述绝缘层上形成导电层。
15.一种存储器,其特征在于,所述存储器包括基底和设置在所述基底上的电容结构;
所述基底包括核心区和外围区,所述核心区设置有多个电容接触垫;
所述电容结构包括:第一极板,所述第一极板中设置有多个第一孔洞结构,多个所述第一孔洞结构与多个所述电容接触垫一一对应;
介电层,所述介电层设置在所述第一孔洞结构的侧壁,所述介电层还围成第二孔洞结构;
第二极板,所述第二极板设置在所述第二孔洞结构中,且与所述电容接触垫电连接。
16.根据权利要求15所述的存储器,其特征在于,多个所述第一孔洞结构在所述第一极板中呈蜂巢状排布。
17.根据权利要求15所述的存储器,其特征在于,所述第一孔洞结构在所述基底上的正投影覆盖所述电容接触垫的第一表面,且所述正投影的面积为所述电容接触垫的第一表面的面积的1.5~2倍。
18.根据权利要求15所述的存储器,其特征在于,所述电容结构还包括第二保护层,所述第二保护层设置在所述介电层和所述第二极板间,所述第二保护层围成第三孔洞结构。
19.根据权利要求18所述的存储器,其特征在于,所述第三孔洞结构在所述基底上的正投影位于所述电容接触垫的第一表面内,且所述正投影的面积大于所述电容接触垫的第一表面的面积的1/2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110407967.1A CN115223941A (zh) | 2021-04-15 | 2021-04-15 | 存储器的制作方法及存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110407967.1A CN115223941A (zh) | 2021-04-15 | 2021-04-15 | 存储器的制作方法及存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115223941A true CN115223941A (zh) | 2022-10-21 |
Family
ID=83604656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110407967.1A Pending CN115223941A (zh) | 2021-04-15 | 2021-04-15 | 存储器的制作方法及存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115223941A (zh) |
-
2021
- 2021-04-15 CN CN202110407967.1A patent/CN115223941A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108461496B (zh) | 集成电路存储器及其形成方法、半导体集成电路器件 | |
US9178026B2 (en) | Semiconductor devices and methods fabricating same | |
EP2215658B1 (en) | Semiconductor constructions and methods of forming capacitors | |
US7449739B2 (en) | Storage capacitor for semiconductor memory cells and method of manufacturing a storage capacitor | |
US6215187B1 (en) | Semiconductor device and manufacturing method thereof | |
US11984472B2 (en) | Double-sided capacitor structure and method for forming the same | |
CN112951770B (zh) | 存储器的制作方法及存储器 | |
CN114220765B (zh) | 存储器及其制造方法 | |
CN113540347B (zh) | 电容器、半导体器件、电子设备及其制造方法 | |
US20230171947A1 (en) | Semiconductor structure and manufacturing method thereof | |
US20220336462A1 (en) | Method for manufacturing memory and memory | |
CN113675200B (zh) | 半导结构及半导体结构的制备方法 | |
CN115223941A (zh) | 存储器的制作方法及存储器 | |
CN214797421U (zh) | 半导体器件 | |
CN212570997U (zh) | 半导体存储器件 | |
CN113097140A (zh) | 半导体结构的制备方法及半导体结构 | |
CN114068538A (zh) | 一种半导体电容器结构及其制造方法、存储器、电子设备 | |
CN217361583U (zh) | 半导体结构 | |
KR100811268B1 (ko) | 반도체 소자의 스토리지 전극 형성방법 | |
WO2022142178A1 (zh) | 存储器及其制作方法 | |
US20020175329A1 (en) | Semiconductor apparatus and method of making same | |
CN115955840B (zh) | 半导体结构及其形成方法 | |
EP4044232A1 (en) | Memory and manufacturing method therefor | |
WO2024093031A1 (zh) | 半导体结构及其制作方法 | |
US11818880B2 (en) | Semiconductor structure including capacitor and method for forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |