CN112951770B - 存储器的制作方法及存储器 - Google Patents
存储器的制作方法及存储器 Download PDFInfo
- Publication number
- CN112951770B CN112951770B CN202110406663.3A CN202110406663A CN112951770B CN 112951770 B CN112951770 B CN 112951770B CN 202110406663 A CN202110406663 A CN 202110406663A CN 112951770 B CN112951770 B CN 112951770B
- Authority
- CN
- China
- Prior art keywords
- layer
- plate
- hole structure
- forming
- contact pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims abstract description 152
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 239000000463 material Substances 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 333
- 230000004888 barrier function Effects 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 44
- 239000011241 protective layer Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 27
- 238000010586 diagram Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910003697 SiBN Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种存储器的制作方法及存储器，涉及存储设备技术领域，用于解决存储速度和存储效率较低的技术问题，该制作方法包括：提供基底，基底内设有多个间隔设置的电容接触垫；在每个电容接触垫的第一表面上形成第一凹槽；在第一凹槽内形成导电柱，导电柱的上端面与电容接触垫的第一表面齐平；在基底上形成多个电容器，多个电容器与多个电容接触垫一一对应且电连接；每个电容器的第一极板覆盖对应的导电柱，且第一极板的材质与导电柱的材质相同。通过在电容接触垫内设置导电柱，且导电柱和第一极板材质相同，增加了导电柱和第一极板作为一个整体与电容接触垫的接触面积，减少电容器与电容接触垫的接触电阻，从而提高存储效率和存储速度。
Description
技术领域
本发明涉及存储设备技术领域，尤其涉及一种存储器的制作方法及存储器。
背景技术
随着半导体技术和存储技术不断发展，电子设备不断向小型化、集成化方向发展，动态随机存储器(Dynamic Random Access Memory，简称DRAM)因其具有较高的存储密度以及较快的读写速度被广泛地应用在各种电子设备中。动态随机存储器一般由多个存储单元组成，每个存储单元通常包括晶体管(Transistor)结构和电容(Capacitor)器。电容器存储数据信息，晶体管结构控制电容器中的数据信息的读写。
在动态随机存储器中，电容器通常设置在基底上，且与基底中的电容接触垫电连接，然而，随着尺寸微缩，电容器与电容接触垫之间的接触面积越来越小，接触电阻变大，影响存储器的存储速度和存储效率。
发明内容
鉴于上述问题，本发明实施例提供一种存储器的制作方法及存储器，用于减小电容器与电容接触垫之间的接触电阻，提高存储器的存储速度和存储效率。
为了实现上述目的，本发明实施例提供如下技术方案：
第一方面，本发明实施例提供一种存储器的制作方法，其包括：提供基底，所述基底内设有多个间隔设置的电容接触垫；在每个所述电容接触垫的第一表面上形成第一凹槽；在所述第一凹槽内形成导电柱，所述导电柱的上端面与所述电容接触垫的第一表面齐平；在所述基底上形成多个电容器，多个所述电容器与多个所述电容接触垫一一对应且电连接；每个所述电容器的第一极板覆盖对应的所述电容接触垫内的所述导电柱，且所述第一极板的材质与所述导电柱的材质相同。
本发明实施例提供的存储器的制作方法具有如下优点：
本发明实施例提供的存储器的制作方法中，先提供基底，基底内设有多个间隔设置的电容接触垫；在每个电容接触垫的第一表面上形成第一凹槽；在第一凹槽内形成导电柱，导电柱的上端面与电容接触垫的第一表面齐平；在基底上形成多个电容器，多个电容器与多个电容接触垫一一对应且电连接；每个电容器的第一极板覆盖对应的电容接触垫内的导电柱，且第一极板的材质与导电柱的材质相同。通过在电容接触垫内设置导电柱，且导电柱和第一极板的材质相同，从而增加了导电柱和第一极板作为一个整体时与电容接触垫的接触面积，减少了电容器与电容接触垫之间的接触电阻，从而提高存储效率和存储速度。
如上所述的存储器的制作方法，所述第一凹槽的开口面积为所述电容接触垫的第一表面的面积的1/3-1/2。
如上所述的存储器的制作方法，所述第一凹槽的深度为所述电容接触垫的厚度的1/3-2/5。
如上所述的存储器的制作方法，所述第一极板的下端面的面积为对应的所述导电柱的上端面的面积的1.5-3倍。
如上所述的存储器的制作方法，在所述第一凹槽内形成导电柱的步骤包括：在所述第一凹槽内和所述基底上沉积导电材料，形成第一导电层；去除位于所述基底上的所述第一导电层，保留的所述第一导电层形成多个所述导电柱。
如上所述的存储器的制作方法，通过化学机械研磨去除位于所述基底上的所述第一导电层。
如上所述的存储器的制作方法，在每个所述电容接触垫的第一表面上形成第一凹槽的步骤包括：在所述基底上形成光刻胶层，所述光刻胶层具有第一图案；沿所述第一图案刻蚀所述电容接触垫，在所述电容接触垫的第一表面上形成所述第一凹槽；去除所述光刻胶层。
如上所述的存储器的制作方法，在所述基底上形成多个电容器，多个所述电容器与多个所述电容接触垫一一对应且电连接的步骤包括：在所述基底上形成阻挡层，所述阻挡层覆盖所述基底、所述电容接触垫和所述导电柱；在所述阻挡层上形成第二极板，所述第二极板形成有多个第一孔洞结构，多个所述第一孔洞结构与多个所述电容接触垫一一对应；在所述第一孔洞结构的孔壁上形成介电层，所述介电层围设成第二孔洞结构，且所述第二孔洞结构延伸至所述电容接触垫；在所述第二孔洞结构中形成第一极板，所述第一极板与所述电容接触垫电连接，且覆盖所述导电柱。
如上所述的存储器的制作方法，在所述阻挡层上形成第二极板，所述第二极板形成有多个第一孔洞结构，多个所述第一孔洞结构与多个所述电容接触垫一一对应的步骤包括：在所述阻挡层上形成第一电极层；在所述电极层上形成硬掩模板层，所述硬掩模板层中形成有多个刻蚀孔，多个所述刻蚀孔与多个所述电容接触垫一一对应；沿所述刻蚀孔刻蚀所述第一电极层，以形成所述第一孔洞结构；去除所述硬掩模板层。
如上所述的存储器的制作方法，在所述第一孔洞结构的孔壁上形成介电层，所述介电层围设成第二孔洞结构，且所述第二孔洞结构延伸至所述电容接触垫的步骤包括：在所述第一孔洞结构的孔壁和孔底、以及所述第二极板上沉积所述介电层，位于所述第一孔洞结构内的所述介电层围设成所述第二孔洞结构；保留位于所述第一孔洞结构的孔壁的所述介电层，去除其余的所述介电层，所述第二孔洞结构暴露出所述阻挡层；去除部分所述阻挡层，以在所述第二孔洞结构中暴露出所述电容接触垫和所述导电柱。
如上所述的存储器的制作方法，在所述第一孔洞结构的孔壁上形成介电层，所述介电层围设成第二孔洞结构，且所述第二孔洞结构延伸至所述电容接触垫的步骤包括：在所述第一孔洞结构的孔壁和孔底、以及所述第二极板上沉积所述介电层，位于所述第一孔洞结构内的所述介电层围设成所述第二孔洞结构；在所述介电层上沉积保护层，位于所述第二孔洞结构内的所述保护层围设成第三孔洞结构；去除位于所述第三孔洞结构孔底的所述保护层和所述介电层，并去除位于所述第二极板上的所述保护层和所述介电层，以使所述第三孔洞结构暴露出所述阻挡层；去除部分所述阻挡层，以在所述第三孔洞结构中暴露出所述电容接触垫和所述导电柱。
如上所述的存储器的制作方法，在所述第二孔洞结构中形成第一极板，所述第一极板与所述电容接触垫电连接，且覆盖所述导电柱的步骤包括：在所述第三孔洞结构中、所述保护层上、所述介电层上和所述第二极板上形成第二电极层，所述第二电极层与所述电容接触垫相接触；去除位于所述介电层上和所述第二极板上的所述第二电极层，保留的所述第二电极层形成所述第一极板。
如上所述的存储器的制作方法，在所述基底上形成多个电容器，多个所述电容器与多个所述电容接触垫一一对应且电连接的步骤之后，还包括：在所述第二极板、所述介电层和所述第一极板上形成绝缘层；去除部分所述绝缘层，以暴露部分所述第二极板，保留的所述绝缘层覆盖所述第一极板；在所述第二极板和所述绝缘层上形成第二导电层。
第二方面，本发明实施例还提供一种存储器，其包括：基底和设置在所述基底上的电容器，所述基底内设有多个间隔设置的电容接触垫，每个所述电容接触垫内设有一个导电柱；所述电容器包括：第二极板，所述第二极板中设置有多个第一孔洞结构，多个所述第一孔洞结构与多个所述电容接触垫一一对应；介电层，所述介电层设在所述第一孔洞结构的孔壁，位于所述第一孔洞结构内的所述介电层围设成第二孔洞结构；第一极板，所述第一极板设置在所述第二孔洞结构中，所述第一极板与所述电容接触垫电连接，且覆盖对应的导电柱，所述导电柱的材质与所述第一极板的材质相同。
本发明实施例提供的存储器具有如下优点：
本发明实施例提供的存储器包括基底和设置在基底上的电容器，基底内设有多个间隔设置的电容接触垫，每个电容接触垫内设有一个导电柱。电容器包括第二极板、介电层和第一极板，其中，第二极板中设置有多个第一孔洞结构，多个第一孔洞结构与多个电容接触垫一一对应；介电层设在第一孔洞结构的孔壁，位于第一孔洞结构内的介电层围设成第二孔洞结构；第一极板设置在第二孔洞结构中，第一极板与电容接触垫电连接，且覆盖对应的导电柱，导电柱的材质与第一极板的材质相同。通过在电容接触垫内设置导电柱，且导电柱和第一极板的材质相同，从而增加了导电柱和第一极板作为一个整体时与电容接触垫的接触面积，减少了电容器与电容接触垫之间的接触电阻，从而提高存储效率和存储速度。
如上所述的存储器，所述电容器还包括保护层，所述保护层设置在所述介电层和所述第一极板之间。
如上所述的存储器，所述第一极板的下端面的面积为对应的所述导电柱的上端面的面积的1.5-3倍。
如上所述的存储器，所述导电柱的上端面的面积为所述电容接触垫的第一表面的面积的1/3-1/2。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的存储器的制作方法的流程图；
图2为本发明实施例中的基底的俯视图；
图3为本发明实施例中的基底的结构示意图；
图4为本发明实施例中的形成光刻胶层后的俯视图；
图5为本发明实施例中的形成光刻胶层后的结构示意图；
图6为本发明实施例中的形成第一凹槽后的俯视图；
图7为本发明实施例中的形成第一凹槽后的结构示意图；
图8为本发明实施例中的形成第一导电层后的俯视图；
图9为本发明实施例中的形成第一导电层后的结构示意图；
图10为本发明实施例中的形成导电柱后的俯视图；
图11为本发明实施例中的形成导电柱后的结构示意图；
图12为本发明实施例中的形成多个电容器的流程图；
图13为本发明实施例中的形成阻挡层后的俯视图；
图14为本发明实施例中的形成阻挡层后的结构示意图；
图15为本发明实施例中的形成第一电极层后的俯视图；
图16为本发明实施例中的形成第一电极层后的结构示意图；
图17为本发明实施例中的形成预设掩膜板层后的俯视图；
图18为本发明实施例中的形成预设掩膜板层后的结构示意图；
图19为本发明实施例中的形成硬掩膜板层后的俯视图；
图20为本发明实施例中的形成硬掩膜板层后的结构示意图；
图21为本发明实施例中的形成第一孔洞结构后的俯视图；
图22为本发明实施例中的形成第一孔洞结构后的结构示意图；
图23为本发明实施例中的形成介电层后的结构示意图；
图24为本发明实施例中的形成保护层后的俯视图；
图25为本发明实施例中的形成保护层后的结构示意图；
图26为本发明实施例中的暴露阻挡层后的俯视图；
图27为本发明实施例中的暴露阻挡层后的结构示意图；
图28为本发明实施例中的去除部分阻挡层后的俯视图；
图29为本发明实施例中的去除部分阻挡层后的结构示意图；
图30为本发明实施例中的形成第二电极层后的俯视图；
图31为本发明实施例中的形成第二电极层后的结构示意图；
图32为本发明实施例中的形成第一极板后的俯视图；
图33为本发明实施例中的形成第一极板后的结构示意图；
图34为本发明实施例中的形成绝缘层后的俯视图；
图35为本发明实施例中的形成绝缘层后的结构示意图；
图36为本发明实施例中的去除部分绝缘层后的俯视图；
图37为本发明实施例中的去除部分绝缘层后的结构示意图；
图38为本发明实施例中的形成第二导电层后的俯视图；
图39为本发明实施例中的形成第二导电层后的结构示意图；
图40为本发明实施例中的电容器的下极板的结构示意图；
图41为本发明实施例中的形成M1金属层后的结构示意图。
附图标记说明：
100-基底； 110-电容接触垫；
111-第一凹槽； 120-导电柱；
130-第一导电层； 200-光刻胶层；
300-阻挡层； 400-第一电极层；
410-第一孔洞结构； 420-第二极板；
500-预设掩膜板层； 510-刻蚀孔；
520-硬掩模板层； 600-介电层；
610-第二孔洞结构； 700-保护层；
710-第三孔洞结构； 800-第二电极层；
810-第一极板； 820-下极板；
910-绝缘层； 920-第二导电层；
930-M1金属层。
具体实施方式
相关技术中，电容器的第一极板与电容接触垫电连接，通常将第一极板设置在电容接触垫的上方，且第一极板的下端面与电容接触垫的上端面相接触。然而，随着尺寸微缩，第一极板与电容接触垫的接触面积变小，第一极板与电容接触垫的接触电阻变大，导致存储器的存储速度和存储效率较低。
为了提高存储速度和存储效率，本发明实施例提供一种存储器的制作方法，通过在电容接触垫内形成导电柱，且导电柱的上端面与电容接触垫的上端面齐平，再形成电容器，电容器的第一极板覆盖对应的导电柱，且第一极板的材质与导电柱的材质相同，从而增加了导电柱和第一极板作为一个整体时与电容接触垫的接触面积，减少了电容器与电容接触垫的接触电阻，从而提高存储效率和存储速度。
为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
实施例一
参照图1，本发明实施例提供一种存储器的制作方法，该制作方法包括以下步骤：
步骤S101、提供基底，基底内设有多个间隔设置的电容接触垫。
参照图2和图3，基底100作为存储器的支撑部件，用于支撑设在其上的其他部件。基底100内可以设有多个电容接触垫110，多个电容接触垫110间隔设置，多个电容接触垫110在基底100内呈蜂巢状排布。示例性的，如图2所示，多个电容接触垫110中，一个电容接触垫110位于中心，六个电容接触垫110环绕该电容接触垫110设置，且这六个电容接触垫110的中心连线形成正六边形。
电容接触垫110的材质包括钨(W)，以便于后续与电容器电连接。基底100的材质包括氧化硅(SiO2)，以使基底100内的各电容接触垫110之间电气隔离，防止相邻的电容接触垫110之间电连接。当然，电容接触垫110的材质和基底100的材质并不是限定的，例如，电容接触垫110的材质还可以为氮化钛、钨化钛、铝或铜中的一种或者多种。
步骤S102、在每个电容接触垫的第一表面上形成第一凹槽。
参照图4至图11，电容接触垫110的第一表面为电容接触垫110暴露于基底100的表面，即如图4至图11所示的电容接触垫110的上表面。每个电容接触垫110的上表面形成有一个第一凹槽111。示例性的，第一凹槽111可以通过图形化工艺形成，即通过涂胶、曝光、显影、刻蚀、去胶等过程在电容接触垫110上形成所需图形。
在一些可能的示例中，在每个电容接触垫的第一表面上形成第一凹槽的步骤包括：
参照图4和图5，在基底上形成光刻胶层200，光刻胶层200具有第一图案。如图4和图5所示，光刻胶层200具有贯穿该层第四孔洞结构，第四孔洞结构暴露出电容接触垫110。
如图4所示的俯视图中，虚线所示的圆形表示电容接触垫110的第一表面的边缘，第四孔洞结构的孔洞面积小于对应的电容接触垫110的第一表面的面积，使得电容接触垫110的中心区域暴露出来，电容接触垫110的边缘区域未暴露出来。即光刻胶层200覆盖电容接触垫110的第一表面的边缘区域和基底100，以便于在电容接触垫110的第一表面上形成第一凹槽111。
参照图6和图7，形成光刻胶层200后，沿第一图案刻蚀电容接触垫110，在电容接触垫110的第一表面上形成第一凹槽111。如图6和图7所示，刻蚀去除部分电容接触垫110，以形成第一凹槽111。示例性的，第一凹槽111的开口面积可以为电容接触垫110的第一表面的面积的1/3-1/2，其中，第一凹槽111的开口面积是指第一凹槽111的开口端的面积，即图6和图7所示的第一凹槽111的上端的开口面积。
第一凹槽111的深度可以为电容接触垫110的厚度的1/3-2/3。其中，第一凹槽111的深度是指第一凹槽111的槽底与第一凹槽111的开口端的距离，电容接触垫110的厚度是指电容接触垫110的第一表面和与第一表面相对的第二表面之间的距离。即第一凹槽111的深度和电容接触垫110的厚度均指图7所示的竖直方向(Y方向)的尺寸。
在电容接触垫110的第一表面上形成第一凹槽111之后，去除光刻胶层200。示例性的，光刻胶层200可以通过灰化(Ashing)工艺等去除，去除光刻胶层200后，基底100暴露出来。
步骤S103、在第一凹槽内形成导电柱，导电柱的上端面与电容接触垫的第一表面齐平。
参照图8至图11，在第一凹槽111内沉积形成导电柱120，导电柱120填充于第一凹槽111，导电柱120的上端面与电容接触垫110的第一表面齐平，以使图11所示的结构上表面平整。
在一些可能的示例中，在第一凹槽内形成导电柱，导电柱的上端面与电容接触垫的第一表面齐平的步骤包括：
在第一凹槽111内和基底100上沉积导电材料，形成第一导电层130。参照图8和图9，第一导电层130填充于第一凹槽111内且覆盖在基底100上。如图8所示的俯视图中，电容接触垫110和第一凹槽111未显露，位于外侧的虚线所示的圆形为电容接触垫110的第一表面的边缘，位于内侧的虚线所示的圆形为第一凹槽111的边缘。
参照图10和图11，形成第一导电层130，去除位于基底100上的第一导电层130，保留的第一导电层130形成多个导电柱120。如图10和图11所示，每个电容接触垫110内形成有一个导电柱120。示例性的，位于基底100上的第一导电层130可以通过化学机械研磨(Chemical-Mechanical Polishing，简称CMP)去除。
步骤S104、在基底上形成多个电容器，多个电容器与多个电容接触垫一一对应且电连接；每个电容器的第一极板覆盖对应的电容接触垫内的导电柱，且第一极板的材质与导电柱的材质相同。
在基底100上形成多个电容器，多个电容器与多个电容接触垫110一一对应且电连接。可以理解的是，电容器与电容接触垫110的数量相等，每个电容接触垫110连接一个电容器。每个电容器的第一极板覆盖相对应的电容接触垫110内导电柱120，且第一极板的材质与导电柱120的材质相同。第一极板的下端面的面积可以为对应的导电柱120的上端面的面积的1.5-3倍。
如此设置，第一极板与导电柱120形成一个整体，共同形成电容器的下极板，导电柱120设置在第一接触垫内，第一极板810与导电柱120所形成的整体与第一接触垫的接触面积增大，即电容器的下极板与第一接触垫的接触面积增大，从而减少了电容器与第一接触垫的接触电阻，提高存储器的存储速度和存储效率。
本发明实施例提供的存储器的制作方法中，提供基底100，基底100内设有多个间隔设置的电容接触垫110；在每个电容接触垫110的第一表面上形成第一凹槽111；在第一凹槽111内形成导电柱120，导电柱120的上端面与电容接触垫110的第一表面齐平；在基底100上形成多个电容器，多个电容器与多个电容接触垫110一一对应且电连接；每个电容器的第一极板覆盖对应的电容接触垫110内的导电柱120，且第一极板的材质与导电柱120的材质相同。通过在电容接触垫110内设置导电柱120，且导电柱120和第一极板的材质相同，从而增加了导电柱120和第一极板作为一个整体时与电容接触垫110的接触面积，减少了电容器与电容接触垫110的接触电阻，从而提高存储效率和存储速度。
参照图12至图33，本发明实施例中，在基底上形成多个电容器，多个电容器与多个电容接触垫一一对应且电连接的步骤可以包括：
步骤S1041、在基底上形成阻挡层，阻挡层覆盖基底、电容接触垫和导电柱。
参照图13和图14，阻挡层300可以通过沉积工艺形成在基底100上。示例性的，阻挡层300通过化学气相沉积(Chemical Vapor Deposition，简称CVD)工艺、物理气相沉积(Physical Vapor Deposition，简称PVD)工艺或者原子层沉积(Atomic LayerDeposition，简称ALD)工艺等形成在基底100上。
阻挡层300的材质包括SiBN，该层可以用作刻蚀阻挡层，以减少或者防止后续制作过程中损伤基底100。此外，阻挡层300具有较为优异的高温性能和较低的介电常数及介电损耗，绝缘性能较好，以提高存储器的性能。
需要说明的是，参照图13，图13为本发明实施例中的形成阻挡层300后的俯视图，阻挡层300覆盖基底100、电容接触垫110和导电柱120，因此电容接触垫110和导电柱120为图13中虚线所示的圆形，位于外侧的圆形为电容接触垫110的第一表面的边缘，位于内侧的圆形为导电柱120的边缘，即导电柱120位于电容接触垫110内。
步骤S1042、在阻挡层上形成第二极板，第二极板形成有多个第一孔洞结构，多个第一孔洞结构与多个电容接触垫一一对应。
参照图15至图22，第二极板420形成有多个第一孔洞结构410，多个第一孔洞结构410贯穿第二极板420，第一孔洞结构410可以通过光刻及刻蚀工艺形成。可以理解的是，第二极板420为电容器的上极板。
多个第一孔洞结构410与多个电容接触垫110一一对应，可以理解的是，第一孔洞结构410与电容接触垫110的数量相同，且一个第一孔洞结构410对应一个电容接触垫110，例如，第一孔洞结构410位于相对应的电容接触垫110的正上方。
第一孔洞结构410的尺寸可以大于电容接触垫110的第一表面的尺寸，例如，第一孔洞结构410在基底100上的正投影覆盖电容接触垫110的第一表面，便于后续在第一孔洞结构410内形成介电层600和第二极板420。
在一些可能的示例中，在阻挡层上形成第二极板，第二极板形成有多个第一孔洞结构，多个第一孔洞结构与多个电容接触垫一一对应的步骤可以包括：
在阻挡层300上形成第一电极层400。参照15和图16，第一电极层400可以通过沉积工艺形成在阻挡层300上，即第一电极层400覆盖阻挡层300，第一电极层400的材质可以包括氮化钛(TiN)。
形成第一电极层100之后，在第一电极层100上形成硬掩模板层520，硬掩模板层520中形成有多个刻蚀孔510，多个刻蚀孔510与多个电容接触垫110一一对应。参照图17至图20，硬掩模板层520中形成有多个刻蚀孔510，刻蚀孔510贯穿硬掩模板层520，且多个刻蚀孔510与多个电容接触垫110一一对应。
示例性的，参照图17和图18，先在第一电极层400上沉积预设掩膜板层500；再参照图19和图20，对预设掩膜板层500进行刻蚀，以形成刻蚀孔510，具有刻蚀孔510的预设掩膜板层500即为硬掩模板层520。
刻蚀孔510可以通过自对准双图形(Self-aligned Double Patterning，简称SADP)工艺、自对准四重图案(Self-aligned Quadruple Patterning)工艺或者EUV(Extreme Ultraviolet)光刻工艺形成。如图19所示的俯视图中，第一电极层400暴露在刻蚀孔510内，电容接触垫110和导电柱120仍如图19中虚线所示，并未显露。
形成硬掩模板层520，沿刻蚀孔510刻蚀第一电极层400，以形成第一孔洞结构410。参照图21和图22，以硬掩模板层520为掩膜，对第一电极层400进行刻蚀，以在第一电极层400中形成第一孔洞结构410。
通过刻蚀工艺，将硬掩模板层520上的图形传递到第一电极层400，形成具有第一孔洞结构410的第二极板420。如图21所示的俯视图中，部分阻挡层300显露，电容接触垫110和导电柱120仍如图21中虚线所示，并未显露。如此设置，第二极板420可以一次刻蚀形成，各电容器通过第二极板420互连。通过先形成第二极板420，第二极板420对后续形成的介电层600和第一极板810进行支撑，支撑面积较大，便于形成深宽比较大的电容器，即电容器的稳定性较好，提高存储器的良率。
形成第一孔洞结构410之后，去除硬掩模板层520。如图21图22所示，硬掩模板已经去除，第二极板420暴露，以便于在第二极板420的上表面和侧表面形成介电层600。
步骤S1043、在第一孔洞结构的孔壁上形成介电层，介电层围设成第二孔洞结构，且第二孔洞结构延伸至电容接触垫。
参照图23至图29，第一孔洞结构410的孔壁上形成有介电层600，介电层600可以为高介电常数层，以使该层具有较好的绝缘性能。位于第一孔洞结构410内的介电层600围设成第二孔洞结构610，且第二孔洞结构610延伸至电容接触垫110。即第二孔洞结构610还贯穿阻挡层300，以在第二孔洞结构610内暴露电容接触垫110和导电柱120。
在一些可能的示例中，参照图23，在第一孔洞结构的孔壁上形成介电层的步骤可以包括：
在第一孔洞结构410的孔壁和孔底、以及第二极板420上沉积形成介电层600，位于第一孔洞结构410内的介电层600围设成第二孔洞结构610。在介电层600的形成过程中，第二极板420对介电层600进行支撑，支撑面积较大，有利于增大介电层600的沉积面积和提高介电层600的沉积质量。
形成介电层600后，保留位于第一孔洞结构410的孔壁的介电层600，去除其余的介电层600，第二孔洞结构610暴露出阻挡层300。可以理解的是，去除位于第二极板420背离基底100的表面上的介电层600，以及位于第二孔洞结构610的孔底的介电层600，保留位于第一孔洞结构410的孔壁的介电层600。
保留位于第一孔洞结构410的孔壁的介电层600，去除其余的介电层600之后，去除部分阻挡层300，以在第二孔洞结构610暴露出电容接触垫110和导电柱120。示例性的，沿第二孔洞结构610刻蚀阻挡层300，以使第二孔洞结构610贯穿阻挡层300，延伸至电容接触垫110。
在另一些可能的示例中，参照图24至图29，在第一孔洞结构410的孔壁上形成介电层600的步骤可以包括：
参照图24和图25，在第一孔洞结构410的孔壁和孔底、以及第二极板420上沉积形成介电层600，位于第一孔洞结构410内的介电层600围设成第二孔洞结构610。如图24和图25所示，介电层600覆盖第二极板420。
继续参照图24和图25，形成介电层600之后，在介电层600上沉积形成保护层700，位于第二孔洞结构610内的保护层700围设成第三孔洞结构710。如图24和图25所示，保护层700覆盖介电层600，保护层700的材质可以为导电材料，示例性的，保护层700的材质可以与后续形成的第一极板810的材质相同，即保护层700和第一极板810共同形成电容器的下极板。
需要说明的是，参照图24所示的形成保护层700后的俯视图，四个依次套设的圆形中，最外侧的虚线所示的圆形为第二极板420的边缘，次外侧的虚线所示的圆形为介电层600的边缘，最内侧的虚线所示的圆形为导电柱120的边缘，次内侧的虚线所示的圆形为电容接触垫110的第一表面的边缘，第三孔洞结构710未在该俯视图中标出。
参照图26和图27，形成保护层700后，去除位于第三孔洞结构710的孔底，以及位于第二极板420上的保护层700和介电层600，第三孔洞结构710暴露出阻挡层300。如图26和图27所示，沿第三孔洞结构710刻蚀保护层700和介电层600，以使第三孔洞结构710中暴露阻挡层300。刻蚀第三孔洞结构710的孔底的保护层700和介电层600的同时，还刻蚀位于第二极板420背离基底100的表面上的保护层700和介电层600，以暴露第二极板420。
需要说明的是，参照图26所示的俯视图，第二极板420显露，位于最外侧的实线所示的圆形为第二极板420的边缘，次外侧的实线所示的圆形为介电层600的边缘，最内侧的实线所示的圆形为保护层700的边缘。即位于最外侧的实线所示的圆形和位次外侧的实线所示的圆形之间为介电层600，位于次外侧的实线所示的圆形和位于内侧的实线所示的圆形之间为保护层700，保护层700覆盖电容接触垫110和导电柱120，即电容接触垫110和导电柱120如图26中虚线所示的圆形，并未显露。
参照图28和图29，暴露出阻挡层300之后，去除部分阻挡层300，以在第三孔洞结构710暴露出电容接触垫110和导电柱120。如图28和图29所示，沿第三孔洞结构710刻蚀阻挡层300，以暴露电容接触垫110和导电柱120。即第三孔洞结构710贯穿阻挡层300且延伸至电容接触垫110。
步骤S1044、在第二孔洞结构中形成第一极板，第一极板与电容接触垫电连接，且覆盖导电柱。
参照图30至图33，第一极板810为导电材质且与电容接触垫110相接触，以实现第一极板810与电容接触垫110之间的电连接。第一极板810形成在第二孔洞结构610中，第一极板810无支撑强度的要求，可以选用与介电层600兼容性好、功函数高的材料。示例性的，第一极板810的材质可以包括氮化钛(TiN)或者氮化钛与钨的混合物。
第一极板810覆盖导电柱120，示例性的，第一极板810的下端面的面积为对应的导电柱120的上端面的面积的1.5-3倍。第一极板810材质与导电柱120的材质相同，形成第一极板810后，第一极板810和导电柱120为一个整体，共同形成电容器的下极板。通过将导电柱120形成在电容接触垫110内，增加了电容器的下极板与电容接触垫110的接触面积，减小了电容器与电容接触垫110之间的接触电阻，从而提高了存储效率和存储速度。此外，如此设置也增大了电容器的下极板的极板面积。
当介电层600上形成有保护层700时，在第二孔洞结构610中形成第一极板810的步骤可以具体包括：
参照图30和图31，在第三孔洞结构710中、保护层700上、介电层600上和第二极板420上形成第二电极层800，第二电极层800与电容接触垫110相接触。如图30和图31所示，第二电极层800填充于第三孔洞结构710中且覆盖第一极板810、保护层700和介电层600。
参照图32和图33，形成第二电极层800后，去除位于介电层600上和第二极板420上的第二电极层800，保留的第二电极层800形成第一极板810。
如图32和图33所示，保留位于第三孔洞结构710中的第二电极层800，保留下来的第二电极层800形成第一极板810，第一极板810的数量为多个，每个第三孔洞结构710内形成有一个第一极板810。示例性的，第二电极层800可以通过刻蚀工艺去除，即通过沉积第二电极层800并回刻以形成多个分离的第一极板810。
需要说明的是，参照图34至图40，在基底100上形成多个电容器，多个电容器与多个电容接触垫110一一对应且电连接的步骤之后，还包括：
参照图34和图35，在第二极板420、介电层600和第一极板810上形成绝缘层910。绝缘层910覆盖第一极板810、介电层600和第二极板420，第一极板810、介电层600和第二极板420为图34中虚线所示，并未显露。绝缘层910的材质可以包括二氧化硅。
参照图36和图37，形成绝缘层910后，去除部分绝缘层910，以暴露部分第二极板420，保留的绝缘层910覆盖第一极板810。如图36和图37所示，去除第二极板420边缘上方的部分绝缘层910，以暴露部分第二极板420，从而将第二极板420与其他结构电连接。保留的绝缘层910覆盖第一极板810，以使各第一极板810之间电隔离。第一极板810和介电层600为图34所示的俯视图的虚线，并未显露。
参照图38和图39，去除部分绝缘层910后，在第二极板420和绝缘层910上形成第二导电层920。如图38和图39所示，在第一极板810和绝缘层910上沉积形成第二导电层920，第二导电层920的材质可以包括钨、锗化硅(SiGe)或者钨和锗化硅的混合物。第一极板810、介电层600、第二极板420和绝缘层910为图38所示的俯视图的虚线，并未显露。通过第二导电层920将第二极板420与其他结构电连接，例如，如图41所示，通过第二导电层920实现M1金属层930与第二极板420电连接。
参照图40，第一极板810与导电柱120的材质相同，其形成如图40所示的下极板820，下极板820与电容接触垫110的接触面积增加，且下极板820的极板面积也有所增加。
需要说明的是，参照图41，基底100包括核心区和外围区，基底100的核心区上形成有电容器，基底100的外围区上形成有外围电路。第二导电层920覆盖第二极板420和绝缘层910，第二导电层920还覆盖基底100的外围区，通过刻蚀工艺去除部分第二导电层920，以将位于基底100的核心区和基底100的外围区上的第二导电层920断开，并在基底100的外围区上形成外围电路。第二导电层920可以电连接M1金属层930。
实施例二
参照图38至图41，本发明实施例中的存储器包括基底100和设置在基底100上的电容器，基底100内设有多个间隔设置的电容接触垫110。电容接触垫110暴露于基底100表面，以便与后续形成的电容器电连接。
电容接触垫110的数量可以设置有多个，多个电容接触垫110间隔设置，每个电容接触垫110与后续形成的多个电容器中的一个电容器相接触，以控制该电容器进行数据的读入或者输出。多个电容接触垫110呈阵列排布，例如，多个电容接触垫110在基底100内呈蜂巢状排布。
每个电容接触垫110内设有一个导电柱120，示例性的，电容接触垫110的第一表面形成有第一凹槽，导电柱120填充于第一凹槽中，如图38和图39所示，电容接触垫110的上表面上形成有第一凹槽。导电柱120的上端面可以与电容接触垫110的第一表面齐平，导电柱120的上端面的面积为电容接触垫110的第一表面的面积的1/3-1/2，导电柱120的高度可以为电容接触垫110的高度的1/3-2/5。
基底100上还设置有阻挡层300。阻挡层300的材质包括SiBN，一方面，阻挡层300可以减少或者防止后续制作过程中损伤基底100；另一方面，阻挡层300具有较为优异的高温性能和较低的介电常数及介电损耗，绝缘性能较好。
继续参照图38和图39，电容器包括第一极板810、第二极板420，以及设置在第一极板810和第二极板420之间的介电层600。第二极板420的材质可以包括氮化钛，第一极板810可以选用与介电层600兼容性好、功函数高的材料，例如，第一极板810的材质可以包括氮化钛或者氮化钛和钨的混合物。
第二极板420中设置有多个第一孔洞结构，多个第一孔洞结构与多个电容接触垫110一一对应，第一孔洞结构410在基底100上的正投影覆盖电容接触垫110的第一表面，以使第一孔洞结构410中有足够的空间用于形成介电层600和第一极板810。
介电层600设置在第一孔洞结构410的孔壁，介电层600围设成第二孔洞结构610。如图38和图39所示，介电层600覆盖第一孔洞结构410的孔壁，介电层600可以为高介电常数(High-K)层，以使该层具有较好的绝缘性能。
在一种可能的示例中，如图38和图39所示，电容器还包括保护层700，保护层700设置在第二孔洞结构610的孔壁，且位于第二孔洞结构610内的保护层700围设成第三孔洞结构710。保护层700可以为导电材料，示例性的，保护层700的材质可以与第一极板810的材质相同。
第三孔洞结构延伸至基底100，以暴露电容接触垫110。即第三孔洞结构贯穿阻挡层300，从而使得电容接触垫110暴露在第三孔洞结构中，以使第三孔洞内的第一极板810与电容接触垫110接触。
第一极板810设置在第二孔洞结构610中，第一极板810与电容接触垫110电连接，以使电容器与电容接触垫110之间的电连接。第一极板810覆盖对应的导电柱120。
示例性的，第一极板810的下端面的面积为对应的导电柱120的上端面的面积的1.5-3倍。第一极板810材质与导电柱120的材质相同，形成第一极板810后，第一极板810和导电柱120为一个整体，如图40所示共同形成电容器的下极板820。通过将导电柱120形成在电容接触垫110内，增加了电容器的下极板820与电容接触垫110的接触面积，减小了电容器与电容接触垫110之间的接触电阻，从而提高了存储效率和存储速度。此外，如此设置也增大了电容器的下极板820的极板面积。
当电容器包括保护层700时，保护层700围设层第三孔洞结构，第一极板810填充在第三孔洞结构中，即保护层700设置在介电层600和第一极板810之间。
第一极板810的数量为多个，每个第一极板810设置在一个第三孔洞结构中，以使各第一极板810之间电隔离，各个电容器通过第二极板420互连。通过先形成第二极板420，第二极板420对后续形成的介电层600和第一极板810进行支撑，支撑面积较大，便于形成深宽比较大的电容器，即电容器的稳定性较好，提高存储器的良率。
如图38和图39所示，电容器上还设置有绝缘层910，绝缘层910覆盖第一极板810，以保证第一极板810之间绝缘，绝缘层910覆盖部分第二极板420，例如，绝缘层910暴露第二极板420的边缘区域，以使第二极板420与其他结构电连接。
绝缘层910和第二极板420上设置有第二导电层920，第二导电层920与第二极板420之间电连接，以实现第二极板420与其他结构电连接，例如与M1金属层930电连接。
需要说明的是，参照图41，基底100包括核心区和外围区，基底100的核心区上形成有电容器，基底100的外围区上形成有外围电路。第二导电层920覆盖第二极板420和绝缘层910，第二导电层920还覆盖基底100的外围区，第二导电层920通过刻蚀形成外围电路。
本发明实施例提供的存储器包括基底100和设置在基底100上的电容器，基底100内设有多个间隔设置的电容接触垫110，每个电容接触垫110内设有一个导电柱120。电容器包括第二极板420、介电层600和第一极板810，其中，第二极板420中设置有多个第一孔洞结构，多个第一孔洞结构与多个电容接触垫110一一对应；介电层600设在第一孔洞结构的孔壁，位于第一孔洞结构内的介电层600围设成第二孔洞结构；第一极板810设置在第二孔洞结构中，第一极板810与电容接触垫110电连接，且覆盖对应的导电柱120，导电柱120的材质与第一极板810的材质相同。通过在电容接触垫110内设置导电柱120，且导电柱120和第一极板810的材质相同，从而增加了导电柱120和第一极板810作为一个整体时与电容接触垫110的接触面积，即增加了电容器的下极板820与电容接触垫110的接触面积，减少了电容器与电容接触垫110之间的接触电阻，从而提高存储效率和存储速度。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (14)
1.一种存储器的制作方法，其特征在于，包括：
提供基底，所述基底内设有多个间隔设置的电容接触垫；
沿第一图案刻蚀所述电容接触垫，在每个所述电容接触垫的第一表面上形成第一凹槽；
在所述第一凹槽内形成导电柱，所述导电柱的上端面与所述电容接触垫的第一表面齐平；
在所述基底上形成多个电容器，多个所述电容器与多个所述电容接触垫一一对应且电连接；每个所述电容器的第一极板覆盖对应的所述电容接触垫内的所述导电柱，且所述第一极板的材质与所述导电柱的材质相同；
所述第一极板的下端面的面积为对应的所述导电柱的上端面的面积的1.5-3倍；
在所述基底上形成多个电容器，多个所述电容器与多个所述电容接触垫一一对应且电连接的步骤包括：
在所述基底上形成阻挡层，所述阻挡层覆盖所述基底、所述电容接触垫和所述导电柱；
在所述阻挡层上形成第二极板，所述第二极板形成有多个第一孔洞结构，多个所述第一孔洞结构与多个所述电容接触垫一一对应；
在所述第一孔洞结构的孔壁上形成介电层，所述介电层围设成第二孔洞结构，且所述第二孔洞结构延伸至所述电容接触垫；
在所述第二孔洞结构中形成第一极板，所述第一极板与所述电容接触垫电连接，且覆盖所述导电柱；
在所述阻挡层上形成第二极板，所述第二极板形成有多个第一孔洞结构，多个所述第一孔洞结构与多个所述电容接触垫一一对应的步骤包括：
在所述阻挡层上形成第一电极层；
在所述第一电极层上形成硬掩模板层，所述硬掩模板层中形成有多个刻蚀孔，多个所述刻蚀孔与多个所述电容接触垫一一对应；
沿所述刻蚀孔刻蚀所述第一电极层，以形成所述第一孔洞结构；
去除所述硬掩模板层。
2.根据权利要求1所述的存储器的制作方法，其特征在于，所述第一凹槽的开口面积为所述电容接触垫的第一表面的面积的1/3-1/2。
3.根据权利要求1所述的存储器的制作方法，其特征在于，所述第一凹槽的深度为所述电容接触垫的厚度的1/3-2/5。
4.根据权利要求1所述的存储器的制作方法，其特征在于，在所述第一凹槽内形成导电柱的步骤包括：
在所述第一凹槽内和所述基底上沉积导电材料，形成第一导电层；
去除位于所述基底上的所述第一导电层，保留的所述第一导电层形成多个所述导电柱。
5.根据权利要求4所述的存储器的制作方法，其特征在于，通过化学机械研磨去除位于所述基底上的所述第一导电层。
6.根据权利要求1所述的存储器的制作方法，其特征在于，在每个所述电容接触垫的第一表面上形成第一凹槽的步骤包括：
在所述基底上形成光刻胶层，所述光刻胶层具有第一图案；
沿所述第一图案刻蚀所述电容接触垫，在所述电容接触垫的第一表面上形成所述第一凹槽；
去除所述光刻胶层。
7.根据权利要求1所述的存储器的制作方法，其特征在于，在所述第一孔洞结构的孔壁上形成介电层，所述介电层围设成第二孔洞结构，且所述第二孔洞结构延伸至所述电容接触垫的步骤包括：
在所述第一孔洞结构的孔壁和孔底、以及所述第二极板上沉积所述介电层，位于所述第一孔洞结构内的所述介电层围设成所述第二孔洞结构；
保留位于所述第一孔洞结构的孔壁的所述介电层，去除其余的所述介电层，所述第二孔洞结构暴露出所述阻挡层；
去除部分所述阻挡层，以在所述第二孔洞结构中暴露出所述电容接触垫和所述导电柱。
8.根据权利要求1所述的存储器的制作方法，其特征在于，在所述第一孔洞结构的孔壁上形成介电层，所述介电层围设成第二孔洞结构，且所述第二孔洞结构延伸至所述电容接触垫的步骤包括：
在所述第一孔洞结构的孔壁和孔底、以及所述第二极板上沉积所述介电层，位于所述第一孔洞结构内的所述介电层围设成所述第二孔洞结构；
在所述介电层上沉积保护层，位于所述第二孔洞结构内的所述保护层围设成第三孔洞结构；
去除位于所述第三孔洞结构孔底的所述保护层和所述介电层，并去除位于所述第二极板上的所述保护层和所述介电层，以使所述第三孔洞结构暴露出所述阻挡层；
去除部分所述阻挡层，以在所述第三孔洞结构中暴露出所述电容接触垫和所述导电柱。
9.根据权利要求8所述的存储器的制作方法，其特征在于，在所述第二孔洞结构中形成第一极板，所述第一极板与所述电容接触垫电连接，且覆盖所述导电柱的步骤包括：
在所述第三孔洞结构中、所述保护层上、所述介电层上和所述第二极板上形成第二电极层，所述第二电极层与所述电容接触垫相接触；
去除位于所述介电层上和所述第二极板上的所述第二电极层，保留的所述第二电极层形成所述第一极板。
10.根据权利要求1所述的存储器的制作方法，其特征在于，在所述基底上形成多个电容器，多个所述电容器与多个所述电容接触垫一一对应且电连接的步骤之后，还包括：
在所述第二极板、所述介电层和所述第一极板上形成绝缘层；
去除部分所述绝缘层，以暴露部分所述第二极板，保留的所述绝缘层覆盖所述第一极板；
在所述第二极板和所述绝缘层上形成第二导电层。
11.一种存储器，其特征在于，其通过如权利要求1-10任一项所述的存储器的制作方法形成，所述存储器包括基底和设置在所述基底上的电容器，所述基底内设有多个间隔设置的电容接触垫，每个所述电容接触垫内设有一个导电柱；
所述电容器包括：第二极板，所述第二极板中设置有多个第一孔洞结构，多个所述第一孔洞结构与多个所述电容接触垫一一对应；
介电层，所述介电层设在所述第一孔洞结构的孔壁，位于所述第一孔洞结构内的所述介电层围设成第二孔洞结构；
第一极板，所述第一极板设置在所述第二孔洞结构中，所述第一极板与所述电容接触垫电连接，且覆盖对应的导电柱，所述导电柱的材质与所述第一极板的材质相同。
12.根据权利要求11所述的存储器，其特征在于，所述电容器还包括保护层，所述保护层设置在所述介电层和所述第一极板之间。
13.根据权利要求11所述的存储器，其特征在于，所述第一极板的下端面的面积为对应的所述导电柱的上端面的面积的1.5-3倍。
14.根据权利要求11所述的存储器，其特征在于，所述导电柱的上端面的面积为所述电容接触垫的第一表面的面积的1/3-1/2。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110406663.3A CN112951770B (zh) | 2021-04-15 | 2021-04-15 | 存储器的制作方法及存储器 |
| PCT/CN2021/109361 WO2022217785A1 (zh) | 2021-04-15 | 2021-07-29 | 存储器的制作方法及存储器 |
| US17/500,245 US20220336462A1 (en) | 2021-04-15 | 2021-10-13 | Method for manufacturing memory and memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110406663.3A CN112951770B (zh) | 2021-04-15 | 2021-04-15 | 存储器的制作方法及存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951770A CN112951770A (zh) | 2021-06-11 |
| CN112951770B true CN112951770B (zh) | 2022-06-10 |
Family
ID=76232786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110406663.3A Active CN112951770B (zh) | 2021-04-15 | 2021-04-15 | 存储器的制作方法及存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112951770B (zh) |
| WO (1) | WO2022217785A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112951770B (zh) * | 2021-04-15 | 2022-06-10 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
| CN114927521A (zh) * | 2022-04-11 | 2022-08-19 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053246A (ja) * | 1999-06-02 | 2001-02-23 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN101299421A (zh) * | 2007-05-04 | 2008-11-05 | 海力士半导体有限公司 | 包括钌电极的半导体器件及其制造方法 |
| CN103367317A (zh) * | 2012-03-30 | 2013-10-23 | 三星电子株式会社 | 半导体器件、其制造方法以及包括其的系统 |
| CN107910328A (zh) * | 2017-12-12 | 2018-04-13 | 睿力集成电路有限公司 | 半导体器件中制造存储节点接触的方法及半导体器件 |
| CN108962893A (zh) * | 2017-05-25 | 2018-12-07 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN111106113A (zh) * | 2018-10-26 | 2020-05-05 | 长鑫存储技术有限公司 | 半导体器件的制造方法、半导体器件 |
| CN112510046A (zh) * | 2019-09-13 | 2021-03-16 | 南亚科技股份有限公司 | 半导体元件及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6030867A (en) * | 1997-09-12 | 2000-02-29 | United Microelectronics Corp. | Method of fabricating a Fin/HSG DRAM cell capacitor |
| KR100408410B1 (ko) * | 2001-05-31 | 2003-12-06 | 삼성전자주식회사 | 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법 |
| JP2003273230A (ja) * | 2002-03-19 | 2003-09-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| KR100524973B1 (ko) * | 2003-06-25 | 2005-10-31 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 소자의 제조방법 |
| KR100599050B1 (ko) * | 2004-04-02 | 2006-07-12 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US8035198B2 (en) * | 2008-08-08 | 2011-10-11 | International Business Machines Corporation | Through wafer via and method of making same |
| CN206628470U (zh) * | 2017-03-16 | 2017-11-10 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
| CN107093604A (zh) * | 2017-04-27 | 2017-08-25 | 睿力集成电路有限公司 | 动态随机存取存储器及其制造方法 |
| CN110504283A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| US11164938B2 (en) * | 2019-03-26 | 2021-11-02 | Micromaterials Llc | DRAM capacitor module |
| CN111640747A (zh) * | 2019-09-27 | 2020-09-08 | 福建省晋华集成电路有限公司 | 半导体器件及其电接触结构与制造方法 |
| CN112951770B (zh) * | 2021-04-15 | 2022-06-10 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
-
2021
- 2021-04-15 CN CN202110406663.3A patent/CN112951770B/zh active Active
- 2021-07-29 WO PCT/CN2021/109361 patent/WO2022217785A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053246A (ja) * | 1999-06-02 | 2001-02-23 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN101299421A (zh) * | 2007-05-04 | 2008-11-05 | 海力士半导体有限公司 | 包括钌电极的半导体器件及其制造方法 |
| CN103367317A (zh) * | 2012-03-30 | 2013-10-23 | 三星电子株式会社 | 半导体器件、其制造方法以及包括其的系统 |
| CN108962893A (zh) * | 2017-05-25 | 2018-12-07 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN107910328A (zh) * | 2017-12-12 | 2018-04-13 | 睿力集成电路有限公司 | 半导体器件中制造存储节点接触的方法及半导体器件 |
| CN111106113A (zh) * | 2018-10-26 | 2020-05-05 | 长鑫存储技术有限公司 | 半导体器件的制造方法、半导体器件 |
| CN112510046A (zh) * | 2019-09-13 | 2021-03-16 | 南亚科技股份有限公司 | 半导体元件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951770A (zh) | 2021-06-11 |
| WO2022217785A1 (zh) | 2022-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100461929B1 (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| US20210343833A1 (en) | Double-sided capacitor structure and method for forming the same | |
| CN112951770B (zh) | 存储器的制作方法及存储器 | |
| CN113675146A (zh) | 半导体结构及其形成方法和存储器 | |
| CN209785930U (zh) | 电容器、dram单元和存储器 | |
| CN114093870A (zh) | 半导体结构及其制作方法 | |
| US20210335993A1 (en) | Method for forming semiconductor structure and semiconductor structure | |
| US20220320267A1 (en) | Double-sided capacitor structures and forming methods thereof | |
| CN113097140A (zh) | 半导体结构的制备方法及半导体结构 | |
| US7145195B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US20220336462A1 (en) | Method for manufacturing memory and memory | |
| WO2023137835A1 (zh) | 半导体结构的制作方法及半导体结构 | |
| CN113675200B (zh) | 半导结构及半导体结构的制备方法 | |
| CN113471148B (zh) | 半导体结构的制造方法 | |
| CN214797421U (zh) | 半导体器件 | |
| WO2022142178A1 (zh) | 存储器及其制作方法 | |
| CN114628504A (zh) | 半导体结构及半导体结构的制作方法 | |
| WO2022166216A1 (zh) | 半导体结构及其形成方法 | |
| EP4044232A1 (en) | Memory and manufacturing method therefor | |
| CN113707659B (zh) | 半导体器件中孔、半导体器件的制备方法及半导体器件 | |
| WO2024093031A1 (zh) | 半导体结构及其制作方法 | |
| TWI827230B (zh) | 半導體結構及其製造方法、記憶體晶片、電子設備 | |
| US20220254874A1 (en) | Semiconductor structure and method for forming same | |
| CN115223941A (zh) | 存储器的制作方法及存储器 | |
| CN113517273B (zh) | 电容器阵列结构及其制备方法和半导体存储器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |