CN112510046A - 半导体元件及其制备方法 - Google Patents

半导体元件及其制备方法 Download PDF

Info

Publication number
CN112510046A
CN112510046A CN202010698164.1A CN202010698164A CN112510046A CN 112510046 A CN112510046 A CN 112510046A CN 202010698164 A CN202010698164 A CN 202010698164A CN 112510046 A CN112510046 A CN 112510046A
Authority
CN
China
Prior art keywords
semiconductor device
layer
substrate
head
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010698164.1A
Other languages
English (en)
Inventor
黄至伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN112510046A publication Critical patent/CN112510046A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种半导体元件及其制备方法。该半导体元件具有一基底；多个电容接触点，位在该基底上；所述多个电容接触点的至少其一具有一颈部以及一头部，该头部位在该颈部上，其中该头部的一上宽度大于该颈部的一上宽度；多个位元线接触点以及多个位元线，所述多个位元线接触点位在该基底上，所述多个位元线位在所述多个位元线接触点上，其中所述多个位元线的至少其一为一波形线，该波形线在二相邻电容接触点之间延伸；以及一电容结构，位在该头部上。

Description

半导体元件及其制备方法
技术领域
本公开主张2019/09/13申请的美国正式申请案第16/570,750号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开涉及一种半导体元件以及该半导体元件的制备方法。特别涉及一种具有包覆层的半导体元件，以及该具有包覆层的半导体元件的制备方法。
背景技术
半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的工艺期间，增加不同的问题，且影响到最终电子特性、品质以及良率。因此，仍然持续着在达到改善品质、良率以及可靠度方面的挑战。
上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一实施例提供一种半导体元件，包括：一基底；多个电容接触点，位在该基底上，所述多个电容接触点至少其一具有一颈部以及一头部，该头部位在颈部上，其中该头部的一上宽度大于该颈部的一上宽度；多个位元线接触点以及多个位元线，所述多个位元线接触点位在该基底上，所述多个位元线位在所述多个位元线接触点上，其中所述多个位元线至少其一为一波形线，该波形线在二相邻电容接触点之间延伸；以及一电容结构，位在该头部上。
在本公开的一些实施例中，该头部的该上宽度大于该头部的一下宽度。
在本公开的一些实施例中，该颈部的该上宽度大致地相同于该头部的一下宽度。
在本公开的一些实施例中，该头部具有一弧形侧壁。
在本公开的一些实施例中，该头部具有一锥形轮廓。
在本公开的一些实施例中，该半导体元件还包括含钨的一导电部件，该导电部件位在该基底上。
在本公开的一些实施例中，该半导体元件还包括含氮化钨的一包覆层，该包覆层位在该导电部件的一顶表面上。
在本公开的一些实施例中，该导电部件位在所述电容结构下。
在本公开的一些实施例中，该导电部件位在所述电容结构上。
在本公开的一些实施例中，该半导体元件还包括多个字元线以及一掺杂区，所述多个字元线位在该基底中，该掺杂区位在所述多个字元线其中一对之间，其中导电部件位在该掺杂区上。
本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：提供一基底；在该基底的一第一部位上形成多个位元线接触点；在所述多个位元线接触点上形成多个位元线；在该基底的一第二部位形成一电容接触点，该电容接触点具有一颈部，并在该颈部上形成一头部，其中该头部的一上宽度大于该颈部的一上部位；以及在该头部上形成一电容结构；其中所述多个位元线的至少其一为一波形线，该波形线是在二相邻电容接触点之间延伸。
在本公开的一些实施例中，形成一电容接触点包括：形成一接触孔，该接触孔为一介电堆叠，该介电堆叠具有一第一层以及一第二层，该第二层位在该第一层上；移除该第二层围绕该接触孔的一部分，以形成一转换孔，该转换孔具有一窄部以及一宽部，该窄部位在该第一层中，该宽部位在该第二层中；以及将一导电材料充填入该转换孔。
在本公开的一些实施例中，该接触孔与一位元线沟槽一体成形在该第二层中。
在本公开的一些实施例中，该半导体元件的制备方法还包括：以一填充材料充填该位元线沟槽与该接触孔的一下部位。
在本公开的一些实施例中，移除该第二层围绕该接触孔的一部分是在以一牺牲材料充填该接触孔的该下部位之后才执行。
在本公开的一些实施例中，该半导体元件的制备方法，还包括：在该基底上形成含有钨的一导电部件；以及在该导电部件的一顶表面上形成含有氮化钨的一包覆层。
在本公开的一些实施例中，该半导体元件的制备方法，还包括：在该导电部件的一顶表面上形成含有氮化钨的一包覆层之前，清洗该导电部件，其中清洗该导电部件包括将一还原剂涂敷在该导电部件的该顶表面，而该还原剂为四氯化钛(titaniumtetrachloride)、四氯化钽(tantalum tetrachloride)，或其组合。
在本公开的一些实施例中，该半导体元件的制备方法还包括在所述电容接触点上形成多个电容结构。
在本公开的一些实施例中，该导电部件位在所述多个电容结构下。
在本公开的一些实施例中，该导电部件位在所述多个电容结构上。
由于具有该颈部与该头部的电容接触点具有一锥形轮廓，因此可戏剧性地解决在接下来所形成的电容结构与电容接触点之间的未对准(misalignment)。此外，该包覆层可减少在该半导体元件中缺陷的形成；因此可对应地增加该半导体元件的良率。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得更好了解。构成本公开的保护范围标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离相关申请文件所界定的本公开的构思和范围。
附图说明
参阅实施方式与相关申请文件合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1为依据本公开一实施例中一种半导体元件的制备方法的流程示意图。
图2及图3为依据本公开一实施例中制备半导体流程的某部分的剖视示意图。
图4为依据图3中半导体元件的顶视示意图。
图5至图7为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图8为依据图7中半导体元件的顶视示意图。
图9为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图10为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图11为依据图10中半导体元件的顶视示意图。
图12为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图13为依据图12中半导体元件的顶视示意图。
图14为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图15为依据图14中半导体元件的顶视示意图。
图16为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图17为依据图16中半导体元件的顶视示意图。
图18为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图19为依据图18中半导体元件的顶视示意图。
图20为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图21为依据图20中半导体元件的顶视示意图。
图22至图25为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图26为依据图25中半导体元件的顶视示意图。
图27至图30为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图31至图32为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
附图标记说明：
101：基底
103：绝缘结构
105：主动区
201：字元线
203：底层
205：中间层
207：顶层
209：沟槽开口
301：第一掺杂区
303：第二掺杂区
401：接触点
402：接触孔
402-1：填充材料
403：电容接触点
403-1：颈部
403-2：头部
403-3：弧形侧壁
404：转换孔
404-1：窄部
404-2：宽部
405：位元线接触点
407：第一包覆层
408：位元线沟槽开口
408-1：填充材料
409：位元线
411：栓塞
413：底穿孔
415：第一导电层
417：第二包覆层
419：第三包覆层
421：第一阻障层
501：电容结构
503：电容沟槽
505：底电极
507：电容隔离层
509：顶电极
801：第一隔离膜
803：第二隔离膜
805：第三隔离膜
807：第四隔离膜
809：第五隔离膜
811：第六隔离膜
813：第七隔离膜
W1：上宽度
W2：上宽度
X：方向
Y：方向
Z：方向
10：制备方法
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S21：步骤
S23：步骤
S25：步骤
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所示出的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
理应理解，当形成一个部件在另一个部件之上(on)、与另一个部件相连(connected to)、及/或与另一个部件耦合(coupled to)，其可能包含形成这些部件直接接触的实施例，并且也可能包含形成额外的部件介于这些部件之间，使得这些部件不会直接接触的实施例。
应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进部性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
除非内容中另有所指，否则当代表定向(orientation)、布局(layout)、位置(location)、形状(shapes)、尺寸(sizes)、数量(amounts)，或其他测量(measures)时，则如在本文中所使用的例如“同样的(same)”、“相等的(equal)”、“平坦的(planar)”，或是“共面的(coplanar)”等术语(terms)并非必要意指一精确地完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，但其意指在可接受的差异内，包含差不多完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，而举例来说，所述可接受的差异可因为制造流程(manufacturing processes)而发生。术语“大致地(substantially)”可被使用在本文中，以表现出此意思。举例来说，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，为精确地相同的、相等的，或是平坦的，或者是其可为在可接受的差异内的相同的、相等的，或是平坦的，而举例来说，所述可接受的差异可因为制造流程而发生。
在本公开中，一半导体元件通常意指可通过利用半导体特性(semiconductorcharacteristics)运行的一元件，而一光电元件(electro-optic device)、一发光显示元件(light-emitting display device)、一半导体线路(semiconductor circuit)以及一电子元件(electronic device)，均包括在半导体元件的范围中。
应当理解，在本公开的描述中，上方(above)(或之上(up))是对应Z方向箭头的该方向，而下方(below)(或之下(down))是对应Z方向箭头的相对方向。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制本领域中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由相关申请文件定义。
图1为依据本公开一实施例中一种半导体元件的制备方法10的流程示意图。图2及图3为依据本公开一实施例中制备半导体流程的某部分的剖视示意图。图4为依据图3中半导体元件的顶视示意图。
请参考图1及图2，在步骤S11，可提供一基底101。举例来说，基底101可由下列材料所形成：硅、掺杂硅、硅锗(silicon germanium)、绝缘层上覆硅(silicon on insulator)、蓝宝石上覆硅(silicon on sapphire)、绝缘层上覆硅锗(silicon germanium oninsulator)、碳化硅(silicon carbide)、锗(germanium)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷砷化镓(gallium arsenide phosphide)、磷化铟(indiumphosphide)、磷化铟镓(indium gallium phosphide)。
请参考图3及图4，在步骤S13，多个绝缘结构103可形成在基底101中。在剖视图中，多个绝缘结构103相互分隔开，并界定出多个主动区105。举例来说，多个绝缘结构103可由一隔离材料所制，例如氧化硅、氮化硅、氮氧化硅、氧化氮化硅、氟掺杂硅(fluoride-dopedsilicate)，或其类似物。从顶视图来看，多个主动区105沿一方向延伸，该方向相对于方向X倾斜。应当理解，在本公开中，氮氧化硅表示一物质，此物质含有硅、氮以及氧，而其中氧的一比例大于氮的比例。而氧化氮化硅表示一物质，此物质含有硅、氮以及氧，而其中氮的一比例大于氧的比例。
图5及图7为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。图8为依据图7中半导体元件的顶视示意图。
请参考图1及图5至图8，在步骤S15，多个字元线201可形成在基底101中。在所述的实施例中，多个字元线201可沿方向X延伸。每一字元线201具有一底层203、一中间层205、一顶层207以及一沟槽开口209。请参考图5，在所述的实施例中，一微影工艺可用来图案化基底101，以界定出多个沟槽开口209的位置。可执行如一非等向性干蚀刻工艺的一蚀刻工艺，以在基底101中形成多个沟槽开口209。请参考图6，多个底层203可对应地形成并接合到多个沟槽开口209以及多个沟槽开口209的底部。举例来说，多个底层203可由氧化硅、氮氧化硅、氧化氮化硅、氮化硅，或其类似物所制。
请参考图7及图8，多个中间层205可对应地形成在多个底层203上。多个中间层205的顶表面可低于基底101的一顶表面。举例来说，多个中间层205可由掺杂多晶硅、金属材料或硅化金属所制。举例来说，硅化金属可为硅化镍、硅化铂、硅化钛、硅化钼、硅化钴、硅化钽、硅化钨，或其类似物。多个顶层207可对应地形成在多个中间层207上。多个顶层207的顶表面可与基底101的顶表面位在同一水平线。举例来说，多个顶层207可由氧化硅、氮氧化硅、氧化氮化硅、氮化硅或其类似物所制。
图9为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
请参考图1及图9，在步骤S17，多个第一区与第二区可形成在基底101的主动区105中。多个掺杂区可包括一第一掺杂区301与多个第二掺杂区303。第一掺杂区301位在二相邻字元线201之间。所述第二掺杂区303分别地位在多个绝缘结构103与多个字元线201之间。第一掺杂区301与所述第二掺杂区301分别地掺杂有一掺杂物，例如磷(phosphorus)、砷(arsenic)或锑(antimony)。第一掺杂区301与所述第二掺杂区301分别地具有掺杂浓度，范围在1E17 atoms/cm3到1E19 atoms/cm3。
图10为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。图11为依据图10中半导体元件的顶视示意图。
请参考图1及图10与图11，在步骤S19，多个接触点401形成在基底101上。一第一隔离膜801可形成在基底101上。举例来说，第一隔离膜801可为氮化硅、氧化硅、氮氧化硅、未经掺杂硅玻璃(undoped silica glass)、硼硅玻璃(borosilica glass)、磷硅玻璃(phosphosilica glass)、硼磷硅玻璃(borophosphosilica glass)、或其组合所制，但并不以此为限。多个接触点401可形成在第一隔离膜801中。一微影工艺可用于图案化第一隔离膜801，以界定出多个接触点401的位置。在微影工艺之后，可执行如非等向性干蚀刻工艺的一蚀刻工艺，以在第一隔离膜801中形成多个开口。在蚀刻工艺之后，一导电材料沉积在多个开口中，以形成多个接触点401，举例来说，导电材料为铝、铜、钨、钴或其他适合金属或金属合金，而沉积可为如化学气相沉积、物理气相沉积、涂布或其类似工艺的一金属化工艺。在金属化工艺之后，可执行如化学机械研磨的一平坦化工艺，以移除多余的沉积材料，并提供一大致平坦表面给界下来的处理步骤。
在一些实施例中，请参考图10与图11，接触点401沉积在第一掺杂区301上，并电性连接到第一掺杂区301。在所述的实施例中，形成含有钨的接触点401。当接触点401的顶表面暴露在氧或空气时，在含有钨的接触点401的一顶表面上容易形成缺陷。此缺陷可影响半导体元件的良率。
图12为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。图13为依据图12中半导体元件的顶视示意图。
请参考图1及图12与图13，多个位元线接触点405可形成在基底101上。(在图12中仅显示一位元线接触点405。)一第二隔离膜803可形成在第一隔离膜801上。第二隔离膜803可由与第一隔离膜801相同的材料所制，但并不以此为限。一微影工艺可用于图案化第二隔离膜803，以界定出多个位元线接触点405的位置。在微影工艺之后，可执行如非等向性干蚀刻工艺的一蚀刻工艺，以在第二隔离膜803中形成多个开口。接触点401的一顶表面可经由多个位元线开口而暴露。可选择地执行使用还原剂的一清洗工艺，以移除含有钨的接触点401的顶表面上的所述缺陷(defects)。还原剂可为四氯化钛(titanium tetrachloride)、四氯化钽(tantalum tetrachloride)，或其组合。
请参考图12与图13，在清洗工艺之后，可形成含有氮化钨的一第一包覆层(firstcoverage layer)407，以覆盖多个位元线接触点开口的底部与侧壁。第一包覆层407可避免含有钨的接触点401的顶表面暴露在氧或空气；因此第一包覆层407可减少在含有钨的接触点401的顶表面上的缺陷的形成。可通过一金属化工艺将一导电材料沉积在多个位元线接触点开口中，以形成多个位元线接触点405，举例来说，导电材料为铝、铜、钨、钴或其他适合进数或金属合金，金属化工艺为化学气相沉积、物理气相沉积、涂布或其类似工艺。在金属化工艺之后，可执行如化学机械研磨的一平坦化工艺，以移除多余沉积材料，并提供一大致平坦表面给接下来的处理步骤。
请参考图12与图13，多个位元线接触点405对应地电性连接到所述接触点401；意即，多个位元线接触点405电性耦接到第一掺杂区301。
图14为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。图15为依据图14中半导体元件的顶视示意图。
请参考图1以及图14与图15，在步骤S21，多个位元线409可形成在基底101上。(图14中仅显示一位元线409。)一第三隔离膜805可形成在第二隔离膜803上。第三隔离膜805可由与第一隔离膜801相同的材料所制，但并不以此为限。一微影工艺可用于图案化第三隔离膜805，以界定出多个位元线409的位置。在微影工艺之后，可执行如非等向性干蚀刻工艺的一蚀刻工艺，以在第三隔离膜805中形成多个位元线沟槽开口408。在一些实施例中，微影工艺亦可图案化第三隔离膜805以界定出多个接触孔402的位置，并可执行一蚀刻工艺以形成多个接触孔402，而多个接触孔402穿经第三隔离膜805、第二隔离膜803以及第一隔离膜801。换言之，所述接触孔402为非常深的开口，于此同时，位元线沟槽开口408是相对非常浅的开口。
图16为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。图17为依据图16中半导体元件的顶视示意图。所述位元线沟槽开口408与所述接触孔402可通过下列工艺所充填，例如化学气相沉积、物理气相沉积、涂布或其类似工艺。在一些实施例中，所述接触孔402比所述位元线沟槽开口408更深，而所述位元线沟槽开口408可完全地被一填充材料408-1所充填，且所述接触孔402可部分地被一填充材料402-1所充填，其中填充材料402-1可与填充材料408-1相同。在一些实施例中，在第三隔离膜805中的所述接触孔402的上部位并未被填充材料402-1所充填。
图18为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。图19为依据图18中半导体元件的顶视示意图。在一些实施例中，可执行如非等向性蚀刻工艺的一蚀刻工艺，以移除第三隔离膜805围绕所述接触孔402的一部位，以形成多个转换孔404，多个转换孔404具有一窄部404-1以及一宽部404-2，窄部404-1是在第二隔离膜803中由填充材料402-1所占用，宽部404-2是在第三隔离膜805中。
图20为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。图21为依据图20中半导体元件的顶视示意图。在一些实施例中，填充材料402-1与填充材料408-1分别从所述转换孔404与所述位元线沟槽开口408剥离。在剥离填充材料之后，可以一金属化工艺将一导电材料沉积在多个位元线沟槽开口408中以形成多个位元线406，并在所述转换孔404中形成多个电容接触点403，举例来说，导电材料为铝、铜、钨、钴或其他适合的金属或金属合金，而金属化工艺为化学气相沉积、物理气相沉积、涂布或其类似工艺。在金属化工艺之后，可执行如化学机械研磨的一平坦化工艺，以移除多余的沉积材料，并提供一大致平坦表面给接下来的处理步骤。
在一些实施例中，电容接触点403具有一颈部403-1以及一头部403-2，头部403-2位在颈部403-1上，其中头部403-2的一上宽度W1大于颈部403-1的一上宽度W2。在一些实施例中，颈部403-1的上宽度W2大致与头部403-2的一下宽度相同。在一些实施例中，头部403-2具有一弧形侧壁403-3。在一些实施例中，头部具有锥形轮廓。
请参考图20与图21，多个位元线409可沿方向Y延伸，且在顶式图中呈现波形线。多个位元线接触点405位在多个位元线409与多个主动区105的交叉处。以波形线呈现的多个位元线409可增加在多个位元线接触点405与多个主动区105之间的一接触面积；因此，可降低在多个位元线接触点405与多个主动区105之间的一接触阻抗(contact resistance)。
图22为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。请参考图1及图22，多个栓塞(plugs)411可形成在基底101上。一第四隔离膜807可形成在第三隔离膜805上。第四隔离膜807可由与第一隔离膜801相同的材料所制，但并不以此为限。一微影工艺可用来图案化第四隔离膜807，以界定出多个栓塞411的位置。在微影工艺之后，可执行如非等向性干蚀刻工艺的一蚀刻工艺，以形成多个栓塞开口，多个栓塞开口穿经第四隔离膜807。在蚀刻工艺之后，以一金属化工艺将一导电材料沉积在多个栓塞开口中，以在头部403-2上方形成多个栓塞411，而举例来说，导电材料为铝、铜、钨、钴，或其他适合的金属或金属合金，金属化工艺为化学气相沉积、物理气相沉积、涂布或其类似工艺。在金属化工艺之后，可执行如化学机械研磨的一平坦化工艺，以移除多余的沉积材料，并提供一大致平坦表面给接下来的处理步骤。
图23至图25为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。图26为依据图25中半导体元件的顶视示意图。
请参考图1及图23至图26，在步骤S25，多个电容结构501可形成在基底101上。每一电容结构501可具有一底电极505、一电容隔离层507以及一顶电极509。请参考图23，一第五隔离膜809可形成在第四隔离膜807上。第五隔离膜809可由与第一隔离膜801相同的材料所制，但并不以此为限。一微影工艺可用于图案化第五隔离膜809，以界定出多个电容沟槽503的位置。在微影工艺之后，可执行如非等向性干蚀刻工艺的一蚀刻工艺，以形成多个电容沟槽503，而多个电容沟槽503穿经第五隔离膜809。多个栓塞411可经由多个电容沟槽503而暴露。
请参考图24，多个底电极505可对应地分别形成在多个电极沟槽503中；换言之，多个底电极505可朝内地形成在第五隔离膜809中。举例来说，多个底电极505可由掺杂多晶硅、硅化金属、铝、铜或钨所制。多个底电极505可分别地对应连接到多个栓塞411。
请参考图24，可形成电容隔离层507以连接到多个底电极505的侧壁与底部以及第五隔离膜809的顶表面。电容隔离层507可为一单一层或多层。在所述实施例中，电容隔离层507可为一单一层或多层。特别地是，电容隔离层507可为由一高介电常数材料所制的一单一层，例如锶钛酸钡(barium strontium titanate)、锆钛酸铅(lead zirconiumtitanate)、氧化钛(titanium oxide)、氧化铝(aluminum oxide)、氧化铪(hafniumoxide)、氧化钇(yttrium oxide)、氧化锆(zirconium oxide)或其类似物。或者是，在另一实施例中，电容隔离层507可由多层所形成，其由氧化硅、氮化硅以及氧化硅所组成。
请参考图25与图26，顶电极509可形成来充填多个电容沟槽503，并覆盖电容隔离层507。举例来说，顶电极509可由掺杂多晶硅、铜或铝所制。
图27至图29为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。在一些实施例中，一底穿孔413与一第一导电层415可形成在基底101上。请参考图27，一第六隔离膜811可形成在第五隔离膜809上。第六隔离膜811可由与第一隔离膜801相同的材料所制，但并不以此为限。一微影工艺可用来图案化第六隔离膜811，以界定出底穿孔413的位置。在微影工艺之后，可执行如非等向性干蚀刻工艺的一蚀刻工艺，以形成一底穿孔开口，该底穿孔开口穿经第六隔离膜811。在蚀刻工艺之后，以一金属化工艺将一导电材料沉积在底穿孔开口中，以在第六隔离膜811中形成底穿孔413，而举例来说，导电材料为铝、铜、钨、钴，或其他适合的金属或金属合金，金属化工艺为化学气相沉积、物理气相沉积、涂布或其类似工艺。在金属化工艺之后，可执行如化学机械研磨的一平坦化工艺，以移除多余的沉积材料，并提供一大致平坦表面给接下来的处理步骤。
请参考图27，在所述的实施例中，形成含有钨的底穿孔413。当底穿孔403的顶表面暴露在氧或空气时，含有钨的底穿孔413的一顶表面容易形成缺陷。所述缺陷可能影响半导体元件的良率。
请参考图28，一第七隔离膜813可形成在第六隔离膜811上。第七隔离膜813可由与第一隔离膜801相同的材料所制，但并不以此为限。一微影工艺可用来图案化第七隔离膜813，以界定出第一导电层415的位置。在微影工艺之后，可执行如非等向性干蚀刻工艺的一蚀刻工艺，以在第七隔离膜813中形成一第一导电层沟槽。底穿孔413的顶表面可通过第一导电层沟槽而暴露。可选择地执行使用还原剂的一清洗工艺，以移除含有钨的底穿孔413的顶表面上的所述缺陷(defects)。还原剂可为四氯化钛(titanium tetrachloride)、四氯化钽(tantalum tetrachloride)，或其组合。
请参考图28与图29，在清洗工艺之后，可形成含有氮化钨的一第二包覆层417，以覆盖第一导电层沟槽的一底部与各侧壁。第二包覆层417可避免含有钨的底穿孔413的顶表面暴露在氧或空气；因此第二包覆层417可减少在含有钨的底穿孔413的顶表面上的缺陷的形成。可通过一金属化工艺将一导电材料沉积在第一导电层沟槽中，以形成第一导电层415，举例来说，导电材料为铝、铜、钨、钴或其他适合进数或金属合金，金属化工艺为化学气相沉积、物理气相沉积、涂布或其类似工艺。在金属化工艺之后，可执行如化学机械研磨的一平坦化工艺，以移除多余沉积材料，并提供一大致平坦表面给接下来的处理步骤。
图30为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
请参考图30，一半导体元件可包括一基底101、多个绝缘结构103、多个字元线201、多个掺杂区、多个隔离膜、多个接触点、多个位元线接触点405、一第一包覆层407、多个位元线409、多个栓塞411、一底穿孔413、一第一导电层415、一第二包覆层417以及多个电容结构501。
请参考图30，多个绝缘结构103可设置在基底101中，且相互分隔开设置。多个绝缘结构103可界定出多个主动区105。多个字元线201可设置在基底101中，并相互分隔开设置。每一字元线201包括一底层203、一中间层205以及一顶层207。多个底层203可分别地朝内设置在基底101中。多个中间层205可分别地对应设置在多个底层203上。多个中间层205的顶表面可低于基底101的一顶表面。多个顶层207可分别地对应设置在多个中间层205上。多个顶层207的顶表面与基底101的顶表面位在相同的垂直水平面。
请参考图30，多个掺杂区可设置在基底101的多个主动区105中。每一掺杂区具有一第一掺杂区301以及多个第二掺杂区303。针对每一掺杂区，第一掺杂区301设置在二相邻字元线201之间。所述第二掺杂区303分别地设置在多个绝缘结构103与多个字元线201之间。
请参考图30，多个隔离膜可设置在基底101上。多个隔离膜可包括一第一隔离膜801、一第二隔离膜803、一第三隔离膜805、一第四隔离膜807、一第五隔离膜809、一第六隔离膜811以及一第七隔离膜813。第一隔离膜801可设置在基底101上。多个接触点可设置在第一隔离膜801中。多个接触点可包括一接触点401以及多个第二接触点403。接触点401设置在第一掺杂区301上，并店谢连接到第一掺杂区301。所述第二接触点403分别地设置在所述第二掺杂区303上，并分别地电性连接到所述第二掺杂区303。在本实施例中，形成含有钨的接触点401。
请参考图30，第二隔离膜803可设置在第一隔离膜801上。多个位元线接触点405可设置在第二隔离膜803中。(在图30中仅显示一位元线接触点。)第一包覆层407可设置在第二隔离膜803中，并位在接触点401的一顶表面上；换言之，第一包覆层407可设置在多个位元线接触点405与接触点401之间。此外，第一包覆层407可设置在多个位元线接触点405的侧壁上，并接合到多个位元线接触点405的侧壁。第一包覆层407可含有氮化钨。
请参考图30，第三隔离膜805可设置在第二隔离膜803上。多个位元线409可设置在第三隔离膜805中，并位在多个位元线接触点405与第一包覆层407上。(图30仅显示一位元线409。)第四隔离膜807可设置在第三隔离膜805上。可设置多个栓塞411以穿经第四隔离膜807、第三隔离膜805以及第二隔离膜803。多个栓塞411可分别地对应电性连接到所述第二接触点403。
请参考图30，电容接触点403具有一颈部403-1以及一头部403-2，头部403-2位在颈部403-1上，其中头部403-2的一上宽度W1大于颈部403-1的一上宽度W2。在一些实施例中，颈部403-1的上宽度W2大致地与头部403-2的一下宽度相同。在一些实施例中，头部403-2具有一弧形侧壁403-3。在一些实施例中，头部具有锥形轮廓。
请参考图30，第五隔离膜809可设置在第四隔离膜807上。多个电容结构501可设置在第五隔离膜809中。多个电容结构501可包括多个底电极505、一电容隔离层507以及一顶电极509。多个底电极505可朝内地设置在第五隔离膜809中，并分别地对应电性连接到多个栓塞411。电容隔离层507可设置在多个底电极505上。顶电极509可设置在电容隔离层507上。
请参考图30，第六隔离膜811可设置在第五隔离膜809上。底穿孔413可设置在第六隔离膜811中，并电性连接到顶电极509。底穿孔413可含有钨。一第七隔离膜813可设置在第六隔离膜811上。第一导电层415可设置在第七隔离膜813中，并位在底穿孔413上。第二包覆层417可设置在底穿孔413的一顶表面上，而第二包覆层417可设置在底穿孔413与第一导电层415之间。此外，第二包覆层417可设置在第一导电层415的侧壁上，并接合到第一导电层415的侧壁。第二包覆层417可含有氮化钨。
图31至图32为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
请参考图31，半导体元件可包括多个第三包覆层419。多个第三包覆层419可分别地对应设置在所述第二接触点403与多个栓塞411之间。换言之，多个第三包覆层419可分别地对应设置在含有钨的所述第二接触点403的顶表面上。多个第三包覆层419可分别地对应设置在多个栓塞411的侧壁上，并接合到多个栓塞411的侧壁。多个第三包覆层419可含有氮化钨。在本实施例中，仅第一包覆层407、第二包覆层417以及多个第三包覆层419分别地设置在接触点401、底穿孔413以及所述第二接触点403上；然而，其他导电层或穿孔亦可适用。
应当理解，在本实施例中，一包覆层可当作是第一包覆层407、第二包覆层417或第三包覆层419，但并不以此为限。一导电部件(conductive feature)可当作是接触点401、第二接触点403，或底穿孔413，但并不以此为限。
请参考图32，半导体元件可包括一第一阻障层(first barrier layer)421。第一阻障层421可设置在第一包覆层407与多个位元线接触点405之间。举例来说，第一阻障层421可由钛、氮化钛、钛钨合金、钽、氮化钽或其组合所制。第一阻障层421可改善第一包覆层407与多个位元线接触点405之间的粘性(adhesion)。
本公开的一实施例提供一种半导体元件，包括：一基底；多个电容接触点，位在该基底上，所述多个电容接触点至少其一具有一颈部以及一头部，该头部位在颈部上，其中该头部的一上宽度大于该颈部的一上宽度；多个位元线接触点以及多个位元线，所述多个位元线接触点位在该基底上，所述多个位元线位在所述多个位元线接触点上，其中所述多个位元线至少其一为一波形线，该波形线在二相邻电容接触点之间延伸；以及一电容结构，位在该头部上。
本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：提供一基底；在该基底的一第一部位上形成多个位元线接触点；在所述多个位元线接触点上形成多个位元线；在该基底的一第二部位形成一电容接触点，该电容接触点具有一颈部，并在该颈部上形成一头部，其中该头部的一上宽度大于该颈部的一上部位；以及在该头部上形成一电容结构；其中所述多个位元线的至少其一为一波形线，该波形线在二相邻电容接触点之间延伸。
由于具有该颈部与该头部的电容接触点具有一锥形轮廓，因此可戏剧性地解决在接下来所形成的电容结构与电容接触点之间的未对准(misalignment)。此外，该包覆层可减少在该半导体元件中缺陷的形成；因此可对应地增加该半导体元件的良率。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离相关申请文件所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本公开的权利要求内。

Claims (20)

1.一种半导体元件，包括：
一基底；
多个电容接触点，位在该基底上，所述多个电容接触点至少其一具有一颈部以及一头部，该头部位在颈部上，其中该头部的一上宽度大于该颈部的一上宽度；
多个位元线接触点以及多个位元线，所述多个位元线接触点位在该基底上，所述多个位元线位在所述多个位元线接触点上，其中所述多个位元线至少其一为一波形线，该波形线在二相邻电容接触点之间延伸；以及
一电容结构，位在该头部上。
2.如权利要求1所述的半导体元件，其中该头部的该上宽度大于该头部的一下宽度。
3.如权利要求1所述的半导体元件，其中该颈部的该上宽度大致地相同于该头部的一下宽度。
4.如权利要求1所述的半导体元件，其中该头部具有一弧形侧壁。
5.如权利要求1所述的半导体元件，其中该头部具有一锥形轮廓。
6.如权利要求1所述的半导体元件，还包括含钨的一导电部件，该导电部件位在该基底上。
7.如权利要求6所述的半导体元件，还包括含氮化钨的一包覆层，该包覆层位在该导电部件的一顶表面上。
8.如权利要求6所述的半导体元件，其中该导电部件位在所述电容结构下。
9.如权利要求6所述的半导体元件，其中该导电部件位在所述电容结构上。
10.如权利要求6所述的半导体元件，还包括多个字元线以及一掺杂区，所述多个字元线位在该基底中，该掺杂区位在所述多个字元线其中一对之间，其中导电部件位在该掺杂区上。
11.一种半导体元件的制备方法，包括：
提供一基底；
在该基底的一第一部位上形成多个位元线接触点；
在所述多个位元线接触点上形成多个位元线；
在该基底的一第二部位形成一电容接触点，该电容接触点具有一颈部，并在该颈部上形成一头部，其中该头部的一上宽度大于该颈部的一上部位；以及
在该头部上形成一电容结构；
其中所述多个位元线的至少其一为一波形线，该波形线在二相邻电容接触点之间延伸。
12.如权利要求11所述的半导体元件的制备方法，其中形成一电容接触点包括：
形成一接触孔，该接触孔为一介电堆叠，该介电堆叠具有一第一层以及一第二层，该第二层位在该第一层上；
移除该第二层围绕该接触孔的一部分，以形成一转换孔，该转换孔具有一窄部以及一宽部，该窄部位在该第一层中，该宽部位在该第二层中；以及
将一导电材料充填入该转换孔。
13.如权利要求12所述的半导体元件的制备方法，其中该接触孔与一位元线沟槽一体成形在该第二层中。
14.如权利要求13所述的半导体元件的制备方法，还包括：以一填充材料充填该位元线沟槽与该接触孔的一下部位。
15.如权利要求14所述的半导体元件的制备方法，其中移除该第二层围绕该接触孔的一部分是在以一牺牲材料充填该接触孔的该下部位之后才执行。
16.如权利要求11所述的半导体元件的制备方法，还包括：
在该基底上形成含有钨的一导电部件；以及
在该导电部件的一顶表面上形成含有氮化钨的一包覆层。
17.如权利要求16所述的半导体元件的制备方法，还包括：在该导电部件的一顶表面上形成含有氮化钨的一包覆层之前，清洗该导电部件，其中清洗该导电部件包括将一还原剂涂敷在该导电部件的该顶表面，而该还原剂为四氯化钛、四氯化钽，或其组合。
18.如权利要求16所述的半导体元件的制备方法，还包括在所述电容接触点上形成多个电容结构。
19.如权利要求18所述的半导体元件的制备方法，其中该导电部件位在所述多个电容结构下。
20.如权利要求18所述的半导体元件的制备方法，其中该导电部件位在所述多个电容结构上。
CN202010698164.1A 2019-09-13 2020-07-20 半导体元件及其制备方法 Pending CN112510046A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/570,750 US11107820B2 (en) 2019-09-13 2019-09-13 Semiconductor device and method for fabricating the same
US16/570,750 2019-09-13

Publications (1)

Publication Number Publication Date
CN112510046A true CN112510046A (zh) 2021-03-16

Family

ID=74869015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010698164.1A Pending CN112510046A (zh) 2019-09-13 2020-07-20 半导体元件及其制备方法

Country Status (3)

Country Link
US (1) US11107820B2 (zh)
CN (1) CN112510046A (zh)
TW (1) TWI749543B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951770A (zh) * 2021-04-15 2021-06-11 长鑫存储技术有限公司 存储器的制作方法及存储器
CN113078115A (zh) * 2021-03-26 2021-07-06 长鑫存储技术有限公司 半导体结构及其形成方法
TWI809693B (zh) * 2021-11-16 2023-07-21 南亞科技股份有限公司 半導體裝置與其製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040191930A1 (en) * 2003-03-27 2004-09-30 Son Yoon-Ho Methods of forming ferroelectric capacitors using separate polishing processes and ferroelectric capacitors so formed
CN101308812A (zh) * 2007-05-18 2008-11-19 三星电子株式会社 制造具有自对准接触栓塞的半导体器件的方法和相关器件
KR20090005910A (ko) * 2007-07-10 2009-01-14 주식회사 하이닉스반도체 이중 캡핑막을 갖는 트랜지스터 제조방법
US20130193549A1 (en) * 2012-01-31 2013-08-01 SK Hynix Inc. Semiconductor devices including conductive plugs and methods of manufacturing the same
US20140264727A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US20150171214A1 (en) * 2013-12-13 2015-06-18 Samsung Electronics Co., Ltd. Semiconductor device and fabricating method thereof
US20160197084A1 (en) * 2015-01-05 2016-07-07 Chan-Sic Yoon Semiconductor device and method of manufacturing the same
US20170125283A1 (en) * 2015-11-03 2017-05-04 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US20180151497A1 (en) * 2016-11-28 2018-05-31 Sandisk Technologies Llc Three-dimensional array device having a metal containing barrier and method of making thereof
CN208655648U (zh) * 2018-09-13 2019-03-26 长鑫存储技术有限公司 半导体器件
US20190139963A1 (en) * 2017-11-09 2019-05-09 Samsung Electronics Co., Ltd. Memory devices and methods of manufacturing the same
CN109841624A (zh) * 2017-11-29 2019-06-04 三星电子株式会社 半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956594A (en) * 1998-11-02 1999-09-21 Vanguard International Semiconductor Corporation Method for simultaneously forming capacitor plate and metal contact structures for a high density DRAM device
JP2001237395A (ja) * 2000-02-22 2001-08-31 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7709367B2 (en) * 2006-06-30 2010-05-04 Hynix Semiconductor Inc. Method for fabricating storage node contact in semiconductor device
US8375539B2 (en) * 2009-08-05 2013-02-19 International Business Machines Corporation Method of manufacturing complimentary metal-insulator-metal (MIM) capacitors
CN108886021B (zh) * 2016-02-12 2023-07-25 株式会社半导体能源研究所 半导体装置及其制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040191930A1 (en) * 2003-03-27 2004-09-30 Son Yoon-Ho Methods of forming ferroelectric capacitors using separate polishing processes and ferroelectric capacitors so formed
CN101308812A (zh) * 2007-05-18 2008-11-19 三星电子株式会社 制造具有自对准接触栓塞的半导体器件的方法和相关器件
KR20090005910A (ko) * 2007-07-10 2009-01-14 주식회사 하이닉스반도체 이중 캡핑막을 갖는 트랜지스터 제조방법
US20130193549A1 (en) * 2012-01-31 2013-08-01 SK Hynix Inc. Semiconductor devices including conductive plugs and methods of manufacturing the same
US20140264727A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US20150171214A1 (en) * 2013-12-13 2015-06-18 Samsung Electronics Co., Ltd. Semiconductor device and fabricating method thereof
US20160197084A1 (en) * 2015-01-05 2016-07-07 Chan-Sic Yoon Semiconductor device and method of manufacturing the same
US20170125283A1 (en) * 2015-11-03 2017-05-04 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US20180151497A1 (en) * 2016-11-28 2018-05-31 Sandisk Technologies Llc Three-dimensional array device having a metal containing barrier and method of making thereof
US20190139963A1 (en) * 2017-11-09 2019-05-09 Samsung Electronics Co., Ltd. Memory devices and methods of manufacturing the same
CN109841624A (zh) * 2017-11-29 2019-06-04 三星电子株式会社 半导体器件
CN208655648U (zh) * 2018-09-13 2019-03-26 长鑫存储技术有限公司 半导体器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078115A (zh) * 2021-03-26 2021-07-06 长鑫存储技术有限公司 半导体结构及其形成方法
CN113078115B (zh) * 2021-03-26 2022-06-24 长鑫存储技术有限公司 半导体结构及其形成方法
CN112951770A (zh) * 2021-04-15 2021-06-11 长鑫存储技术有限公司 存储器的制作方法及存储器
CN112951770B (zh) * 2021-04-15 2022-06-10 长鑫存储技术有限公司 存储器的制作方法及存储器
TWI809693B (zh) * 2021-11-16 2023-07-21 南亞科技股份有限公司 半導體裝置與其製造方法

Also Published As

Publication number Publication date
US11107820B2 (en) 2021-08-31
US20210082922A1 (en) 2021-03-18
TW202111963A (zh) 2021-03-16
TWI749543B (zh) 2021-12-11

Similar Documents

Publication Publication Date Title
CN112542458B (zh) 半导体元件及其制造方法
CN112510046A (zh) 半导体元件及其制备方法
CN112563273B (zh) 半导体元件及其制备方法
CN112447720B (zh) 半导体元件及其制备方法
CN112582416B (zh) 具有纳米线接触点的半导体元件及其制备方法
CN112563274B (zh) 半导体元件及其制备方法
CN101009267A (zh) 具有自对准接触的半导体器件及其制造方法
CN112349718B (zh) 半导体元件及其制造方法
US20220285240A1 (en) Method for fabricating semiconductor device with protection layers
CN112447722B (zh) 半导体元件及其制备方法
CN112447673A (zh) 半导体元件及其制备方法
US11621265B2 (en) Method for fabricating semiconductor device with self-aligned landing pad
CN112310283B (zh) 半导体元件及其制备方法
CN112447721B (zh) 半导体装置及其制造方法
US11309313B2 (en) Semiconductor device with landing pad of conductive polymer and method for fabricating the same
CN112447725B (zh) 半导体装置及其制造方法
CN112563236B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination