CN111106113A - 半导体器件的制造方法、半导体器件 - Google Patents
半导体器件的制造方法、半导体器件 Download PDFInfo
- Publication number
- CN111106113A CN111106113A CN201811260749.4A CN201811260749A CN111106113A CN 111106113 A CN111106113 A CN 111106113A CN 201811260749 A CN201811260749 A CN 201811260749A CN 111106113 A CN111106113 A CN 111106113A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- forming
- electrode
- shallow groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000003860 storage Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000007772 electrode material Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 4
- 239000004408 titanium dioxide Substances 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 50
- 238000010586 diagram Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开提供了一种半导体器件的制造方法及半导体器件，属于半导体技术领域。该方法包括：在半导体衬底上形成第一绝缘层，并在第一绝缘层内形成存储节点接触塞；对存储节点接触塞进行刻蚀，形成存储节点接触塞内的浅凹槽；在第一绝缘层上形成具有电容图形的第二绝缘层，第二绝缘层之间具有空隙；形成第一电极层，第一电极层覆盖第二绝缘层的外壁、浅凹槽的内壁与第一绝缘层的上表面；在第一电极层的外表面形成介电层；沉积第二电极材料，填充浅凹槽与第二绝缘层之间的空隙。本公开可以提高电容元件的结构稳定性，并增加电容的电荷储存量，减少存储数据的流失，提高存储器件的使用寿命。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体器件的制造方法与半导体器件。
背景技术
随着半导体器件尺寸的减小，增加了半导体制造工艺的难度。对于半导体中的电容元件，在小尺寸的情况下，为了提高其电容，需要增加其深宽比(Aspect Ratio)，随着深宽比的增加，电容结构的稳定性下降，甚至可能发生坍塌；此外，在应用于存储器件时，电容元件的老化通常会导致漏电流的增大，对于小尺寸的电容产生较大的影响，可能导致存储数据的流失，降低存储器件的使用寿命。
因此需要提出一种新的半导体器件的制造方法。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种半导体器件的制造方法与半导体器件，进而至少在一定程度上克服现有的半导体器件中电容元件结构不稳定以及存储数据流失的问题。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一个方面，提供一种半导体器件的制造方法，包括：在半导体衬底上形成第一绝缘层，并在所述第一绝缘层内形成存储节点接触塞(Storage node contact，SNC)；对所述存储节点接触塞进行刻蚀，形成所述存储节点接触塞内的浅凹槽；在所述第一绝缘层上形成具有电容图形的第二绝缘层，所述第二绝缘层之间具有空隙；形成第一电极层，所述第一电极层覆盖所述第二绝缘层的外壁、所述浅凹槽的内壁与所述第一绝缘层的上表面；在所述第一电极层的外表面形成介电层；沉积第二电极材料，填充所述浅凹槽与所述第二绝缘层之间的空隙。
在本公开的一种示例性实施例中，所述在所述第一绝缘层上形成具有电容图形的第二绝缘层包括：在所述浅凹槽内填充隔离材料；在所述第一绝缘层上沉积第二绝缘层；利用具有电容图形的掩膜层选择性刻蚀所述第二绝缘层；移除所述浅凹槽内的隔离材料。
在本公开的一种示例性实施例中，在形成第一电极层后，所述方法还包括：形成覆盖所述第一电极层上表面的连续的第三绝缘层；利用具有开口图形的掩膜层在所述第三绝缘层中形成开口；所述在所述第一电极层的外表面形成介电层包括：通过所述开口形成覆盖所述第一电极层外表面的介电层；所述沉积第二电极材料，填充所述浅凹槽与所述第二绝缘层之间的空隙包括：通过所述开口沉积第二电极材料，填充所述浅凹槽与所述第二绝缘层之间的空隙，并覆盖所述第三绝缘层的上表面。
在本公开的一种示例性实施例中，所述第三绝缘层为氮化硅/二氧化硅的堆叠层。
在本公开的一种示例性实施例中，在形成第一电极层后，所述方法还包括：移除位于所述第二绝缘层上表面的第一电极层，并移除所述第二绝缘层。
在本公开的一种示例性实施例中，所述第二绝缘层为氮化硅/硼磷硅玻璃(BPSG)/氮化硅/二氧化硅/氮化硅的堆叠层；所述移除所述第二绝缘层包括：利用干法刻蚀移除所述第二绝缘层中的氮化硅；利用湿法刻蚀清洗所述第二绝缘层中的硼磷硅玻璃与二氧化硅。
在本公开的一种示例性实施例中，所述隔离材料包括无定形碳(Carbon)；所述移除所述浅凹槽内的隔离材料包括：通过高温氧化将所述浅凹槽内的无定形碳转化为气体。
在本公开的一种示例性实施例中，所述形成第一电极层包括：利用ALD(Atomiclayer deposition，原子层沉积)工艺形成第一电极层；所述在所述第一电极层的外表面形成介电层包括：利用ALD工艺在所述第一电极层的外表面形成介电层。
在本公开的一种示例性实施例中，所述第一电极层的材料包括氮化钛或钨化钛，所述介电层的材料包括氧化铝、二氧化锆、二氧化钛中的一种或多种，所述第二电极材料包括多晶硅或多晶硅/硅化锗的叠层材料。
在本公开的一种示例性实施例中，所述存储节点接触塞包括多晶硅/氮化钛/钨的叠层。
在本公开的一种示例性实施例中，在半导体衬底上形成第一绝缘层前，所述方法还包括：在所述半导体衬底内形成浅沟槽隔离与埋入式栅极；在半导体衬底上形成第一绝缘层后，所述方法还包括：在所述第一绝缘层内形成位元线结构。
根据本公开的一个方面，提供一种半导体器件，包括：半导体衬底；第一绝缘层，位于所述半导体衬底上表面；存储节点接触塞，位于第一绝缘层内；浅凹槽，位于所述存储节点接触塞上方；第一电极层，具有电容图形，并覆盖所述浅凹槽的内壁；介电层，覆盖所述第一电极层的表面；第二电极材料，填充所述介电层之间的空隙与所述浅凹槽。
在本公开的一种示例性实施例中，还包括：第二绝缘层，具有电容图形，位于所述第一绝缘层的上方，所述第一电极层覆盖所述第二绝缘层的外壁。
在本公开的一种示例性实施例中，还包括：第三绝缘层，位于所述第一电极层上表面，并具有开口，所述第二电极材料覆盖所述第三绝缘层的上表面。
在本公开的一种示例性实施例中，还包括：浅沟槽隔离，位于所述半导体衬底内；埋入式栅极，位于所述半导体衬底内；位元线结构，位于所述第一绝缘层内，所述位元线结构的底部位于所述半导体衬底内，顶部低于所述第一绝缘层的上表面。
本公开的示例性实施例具有以下有益效果：
在存储节点接触塞内形成浅凹槽，基于该结构依次形成第二绝缘层、第一电极层与介电层，并沉积第二电极材料，得到下部嵌入浅凹槽内的电容元件结构。一方面，嵌入浅凹槽的部分对电容元件起到了机械固定的作用，可以增加半导体器件中电容结构的稳定性，防止发生坍塌；另一方面，嵌入浅凹槽的部分相当于增加了电容元件的极板面积，从而增加了电容的电荷存储量，在半导体器件尺寸减小的情况下，可以降低漏电流对电容性能的不利影响，减少存储数据的流失，提高存储器件的使用寿命。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出本示例性实施例中一种半导体器件的制造方法流程图；
图2至图7示出本示例性实施例中一种半导体器件的制造方法的流程示意图；
图8至图10示出本示例性实施例中一种半导体器件的制造方法的子流程示意图；
图11至图13示出本示例性实施例中另一种半导体器件的制造方法的子流程示意图；
图14示出本示例性实施例中一种第三绝缘层开口的示意图；
图15与图16示出本示例性实施例中另一种半导体器件的制造方法的子流程示意图；
图17示出本示例性实施例中半导体器件的第二绝缘层示意图；
图18示出本示例性实施例中半导体器件的第二绝缘层与第三绝缘层示意图；
图19与图20示出本示例性实施例中另一种半导体器件的制造方法的子流程示意图；
图21示出本示例性实施例中一种半导体器件的结构示意图；
图22示出本示例性实施例中另一种半导体器件的结构示意图；
图23示出本示例性实施例中另一种半导体器件的结构示意图；
图24示出本示例性实施例中另一种半导体器件的结构示意图；
图25示出本示例性实施例中另一种半导体器件的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
本公开的示例性实施例首先提供了一种半导体器件的制造方法，参考图1与图2至图7，该方法可以包括以下步骤S110～S160：
步骤S110中，参考图2，在半导体衬底100上形成第一绝缘层101，并在第一绝缘层101内形成存储节点接触塞102。
其中，半导体衬底100可以是p型硅衬底、n型硅衬底、硅锗衬底等；第一绝缘层101的材料可以是氮化硅、二氧化硅、硼磷硅玻璃等，也可以作为层间电介质(Inter-leveldielectric，ILD)。存储节点接触塞102通常位于源极(Source)区域，用于在后续步骤中形成Source与电容元件的接触。
半导体衬底100中可以预先形成Source(通常同时还形成漏极drain)，则在步骤S110中，可以在第一绝缘层101内对应的Source上方区域形成接触孔，并填充导电材料以形成存储节点接触塞102；也可以预先定义出存储节点接触塞102的位置，在第一绝缘层101内形成接触孔，并通过离子注入工艺向接触孔内的衬底区域注入离子，形成Source，再填充导电材料以形成存储节点接触塞102。
在形成第一绝缘层101内的接触孔时，可以利用光刻工艺定义接触孔图形，再通过刻蚀得到接触孔；也可以直接采用自对准刻蚀工艺，例如在形成第一绝缘层101之前，可以先在半导体衬底100上形成字元线与位元线(还可以形成字元线或位元线的侧壁间隔层)，再采用对字元线与位元线材料具有高选择刻蚀性的介电材料(例如硼磷硅玻璃)形成第一绝缘层101，则通过对第一绝缘层101进行选择性刻蚀，刻蚀出的字元线与位元线以外的区域即上述接触孔。
在形成接触孔后，在其中填充导电材料，即可得到存储节点接触塞102。可以采用半导体工艺中常用的导电材料进行填充，例如多晶硅、钛、钨、铝等。为了提高电容接触性能，也可以采用叠层材料进行填充，在一示例性实施例中，存储节点接触塞102包括多晶硅/氮化钛/钨的叠层，其中多晶硅在最下方，与Source接触，氮化钛也可以替换为钛或硅化钨。
在一示例性实施例中，在接触孔内填充导电材料后，可以通过CMP(ChemicalMechanical Polishing，化学机械研磨)工艺对上表面进行平坦化处理，以得到表面平整的第一绝缘层101与存储节点接触塞102。
需要说明的是，存储节点接触塞102的截面可以是图2所示的矩形，也可以是倒梯形等，且存储节点接触塞102的底部可以与第一绝缘层101的下表面平齐，也可以延伸到半导体衬底100内，本实施例对此不做特别限定。
步骤S120中，参考图3，对存储节点接触塞102进行刻蚀，形成存储节点接触塞102内的浅凹槽103。
浅凹槽103的深度应当小于存储节点接触塞102的深度。可以利用具有浅凹槽103图形的掩膜层进行刻蚀，也可以采用使存储节点接触塞102的材料对第一绝缘层101的材料具有高刻蚀选择比的气体进行干法刻蚀，例如存储节点接触塞102的顶部材料为钨，第一绝缘层101的材料为SiN时，可以采用以SF6为主要成分的气体进行刻蚀。
在一示例性实施例中，步骤S110中可以增加第一绝缘层101的厚度，以便于增加存储节点接触塞102的深度，则步骤S120中形成浅凹槽103时，可以在较大的范围内控制浅凹槽103的深度，且不影响电容接触的性能。特别的，当采用多晶硅/氮化钛/钨的叠层形成存储节点接触塞102时，可以增加最上方钨金属层的厚度，在形成浅凹槽103时，可以使浅凹槽103形成于钨金属层内。
步骤S130中，参考图4，在第一绝缘层101上形成具有电容图形的第二绝缘层104，第二绝缘层104之间具有空隙。
如图4所示，电容图形通常是堆叠结构。在形成图4中的第二绝缘层104的结构时，可以先通过CVD(Chemical Vapor Deposition，化学气相沉积)工艺沉积完整的第二绝缘层104，再利用具有电容图形的掩膜层进行刻蚀，得到具有电容图形的第二绝缘层104。第二绝缘层104为分立的结构，各分立的第二绝缘层104之间具有空隙，即图4中浅凹槽103上方的空隙区域。
步骤S140中，参考图5，形成第一电极层105，第一电极层105覆盖第二绝缘层104的外壁、浅凹槽103的内壁与第一绝缘层101的上表面。
可以在整个半导体结构的上表面形成一层覆盖性的第一电极层105，第一电极层105可用于形成电容元件的下电极，可以采用氮化钛或钨化钛，具有较好的导电性，且对于第二绝缘层104的粘附性较好，有利于形成高质量的膜层。第一电极层105覆盖浅凹槽103的内壁，相当于电容元件的极板嵌入到浅凹槽103内，后续步骤在此基础上形成完整的电容元件，可以使电容元件的下部嵌入到浅凹槽103内。
步骤S150中，参考图6，在第一电极层105的外表面上形成介电层106。
介电层106可以覆盖第一电极层105的外表面，用于形成电容元件的电介质层。在电容元件尺寸较小的情况下，介电层也应当具有较小的厚度，为了保证其存储性能，在一示例性实施例中，介电层的材料可以是氧化铝、二氧化锆、二氧化钛中的任一种或其中多种材料的复合，氧化铝、二氧化锆与二氧化钛都具有较高的介电常数，有利于增大电容。
需要说明的是，第一电极层105为电容元件的下电极，电极一般厚度较小，介电层106可近似视为平板电容结构中的介电层，其厚度越小，电容越大，因此应当控制第一电极层105与介电层106的厚度。在形成第一电极层105与介电层106后，第二绝缘层104之间的空隙仍然存在。
在一示例性实施例中，第一电极层105与介电层106为在第二绝缘层104上依次生长的膜层，为了实现第一电极层105与介电层106较小的厚度与较优的厚度均匀性，可以利用ALD工艺形成第一电极层105与介电层106。
步骤S160中，参考图7，沉积第二电极材料107，填充浅凹槽103与第二绝缘层104之间的空隙。
其中，第二电极材料107可以填充整个半导体器件结构的空隙，包括浅凹槽103与第二绝缘层104之间的空隙，用于形成电容元件的上电极，其材料可以是多晶硅或多晶硅/硅化锗的叠层材料，导电性能较好，且易于沉积。在沉积第二电极材料107时，可以进行一定程度的过量沉积，使其覆盖整个半导体器件结构的上表面，形成完整的电容结构。后续可以利用CMP工艺对第二电极材料107的上表面进行平坦化处理。
在沉积第二电极材料107后，第一电极层105、介电层106与第二电极材料107可以形成半导体中的电容元件。
基于上述说明，在本示例性实施例中，在存储节点接触塞内形成浅凹槽，基于该结构依次形成第二绝缘层、第一电极层与介电层，并沉积第二电极材料，得到下部嵌入浅凹槽内的电容元件结构。一方面，嵌入浅凹槽的部分对电容元件起到了机械固定的作用，可以增加半导体器件中电容结构的稳定性，防止发生坍塌；另一方面，嵌入浅凹槽的部分相当于增加了电容元件的极板面积，从而增加了电容的电荷存储量，在半导体器件尺寸减小的情况下，可以降低漏电流对电容性能的不利影响，减少存储数据的流失，提高存储器件的使用寿命。
在一示例性实施例中，步骤S130可以包括以下步骤：
参考图8，在浅凹槽103内填充隔离材料；
参考图9，在第一绝缘层101上沉积第二绝缘层104；
参考图10，利用具有电容图形的掩膜层选择性刻蚀第二绝缘层104；
移除浅凹槽103内的隔离材料；得到如图4所示的结构。
其中，隔离材料用于在沉积第二绝缘层104的过程中，保存浅凹槽103的结构，使其不被第二绝缘层104的材料所填充，并通过后续移除隔离材料可以还原浅凹槽103。因此隔离材料可以采用易于移除的物质，例如BPSG具有易刻蚀的特性，可以作为隔离材料。在一示例性实施例中，隔离材料还可以是无定形碳，则可以通过高温氧化将浅凹槽103内的无定形碳转化为气体，如CO、CO2等，使其挥发，从而达到移除隔离材料的目的。此外，在填充隔离材料后，可以利用CMP工艺对其上表面进行平坦化处理，并暴露第一绝缘层101的上表面，以使后续沉积的第二绝缘层104具有平整的下表面。
在一示例性实施例中，形成第一电极层后，半导体器件的制造方法还可以包括以下步骤：
参考图11，形成覆盖第一电极层105上表面的连续的第三绝缘层108；
参考图12，利用具有开口图形的掩膜层在第三绝缘层108中形成开口；
相应的，步骤S150可以通过以下步骤实现：
参考图13，通过开口形成覆盖第一电极层105外表面的介电层106；
步骤S160可以通过以下步骤实现：
参考图13，通过开口沉积第二电极材料107，填充浅凹槽103与第二绝缘层104之间的空隙，并覆盖第三绝缘层108的上表面。
其中，第三绝缘层108可用于隔离第一电极层105与电容元件上方的结构，第三绝缘层108的开口可用于形成介电层106与填充第二电极材料107。在形成介电层106时，可以使原料气体从第三绝缘层108的开口进入半导体器件内部结构，并在第一电极层105外表面上生长介电层106。第二电极材料107除了填充浅凹槽103与第二绝缘层104之间的空隙，形成电容元件的上电极外，还覆盖第三绝缘层108的上表面，位于第三绝缘层108的上表面的第二电极材料107可以形成地线，用于将电容元件的上电极接地。
在一示例性实施例中，参考图14，在第三绝缘层108中形成开口时，除了刻蚀开口位置的第三绝缘层108外，还可以刻蚀一部分下方的第二绝缘层104或第一电极层105。本示例实施方式对于开口的位置或尺寸不做特别限定。
进一步的，第三绝缘层108可以是氮化硅/二氧化硅的堆叠层，其中氮化硅位于下部，易于在上表面不平整的第二绝缘层104上形成具有封口的平整膜层，且隔离效果较好，二氧化硅继续沉积在氮化硅上，可以在后续步骤中对氮化硅起到保护作用。
在一示例性实施例中，基于图5中的结构，在形成第一电极层105后，参考图15，可以移除位于第二绝缘层104上表面的第一电极层105，并移除第二绝缘层104。则在后续形成介电层106，填充第二电极材料107时，原本第二绝缘层104的位置也可形成介电层106并填充第二电极材料107，得到如图16所示的结构，相当于增加了电容元件的极板面积，可以进一步提高电容性能。
在一示例性实施例中，参考图17，第二绝缘层104可以是氮化硅1041/硼磷硅玻璃1042/氮化硅1043/二氧化硅1044/氮化硅1045的堆叠层；则可以通过以下步骤移除第二绝缘层104：
利用干法刻蚀移除第二绝缘层104中的氮化硅(1041、1043、1045)；
利用湿法刻蚀清洗第二绝缘层104中的硼磷硅玻璃1042与二氧化硅1044。
其中，氮化硅(1041、1043、1045)可以对第二绝缘层104的电容图形起到较好的支撑作用，并且通过分步刻蚀逐渐移除第二绝缘层104，可以防止第一电极层105在刻蚀过程中发生坍塌。
干法刻蚀可以采用四氟甲烷与氧气为主要刻蚀气体，湿法刻蚀可以采用氢氟酸为主要刻蚀液。
进一步的，参考图18，当第一介电层105上表面还具有由氮化硅1081/二氧化硅1082的堆叠层组成的第三绝缘层108时，可以通过以下步骤刻蚀剩余的第二绝缘层104与部分第三绝缘层108：
干法刻蚀第二绝缘层104中的上方氮化硅1045，此时第三绝缘层108中的二氧化硅1082对下方的氮化硅1081起到了保护作用；
湿法刻蚀第二绝缘层104中的二氧化硅1044与第三绝缘层108的二氧化硅1082；
自对准干法刻蚀第二绝缘层104中的中间氮化硅1043；
湿法刻蚀第二绝缘层104中的硼磷硅玻璃1042；
自对准干法刻蚀第二绝缘层104中的下方氮化硅1041。
以上通过五步刻蚀，每步分别刻蚀一层结构，可以降低刻蚀过程对于第一电极层105结构的影响，维持结构稳定性。
在一示例性实施例中，参考图19，在半导体衬底100上形成第一绝缘层101前，可以先在半导体衬底内形成浅沟槽隔离109与埋入式栅极110。相应的，参考图20，在半导体衬底100上形成第一绝缘层101后，还可以在第一绝缘层101内形成位元线结构111。
其中，浅沟槽隔离109可以采用SiO2，埋入式栅极110可以采用钨。在形成第一绝缘层101后，形成存储节点接触塞102与位元线结构111的先后顺序可以不做特别限定。位元线结构111的底部可以延伸到半导体衬底100中，顶部可以低于第一绝缘层101的上表面，使第一绝缘层101将位元线结构111与其上方的结构隔离开。在形成位元线结构111时，可以先利用掩膜层在第一绝缘层101中形成凹槽，凹槽的底部可以进入半导体衬底100，然后用位元线的材料部分填充凹槽，再用第一绝缘层101的材料填充凹槽剩余的部分，形成图20所示的结构。
位元线结构111也可以由位元线接触层与位元线导电层组成，其中位元线接触层可以采用多晶硅，位元线导电层可以采用钨；为了形成该结构，可以通过一次光刻与刻蚀工艺得到具有位元线接触层图形的凹槽，并填充位元线接触层的材料，再通过另一次光刻与刻蚀工艺得到具有位元线导电层图形的沟槽，并填充位元线导电层的材料，最后用第一绝缘层101的材料填充沟槽剩余的部分；此外，也可以在位元线接触层与位元线导电层之间增加阻挡层，阻挡层可以采用氮化钛、钛或硅化钨等。在制造电容元件之前，先在半导体衬底100与第一绝缘层101中形成浅沟槽隔离109、埋入式栅极110与位元线结构111，能够进一步确定电容元件的图形，并且有利于获得完整的存储器件结构。
本公开的示例性实施例还提供了一种半导体器件，参考图21，该器件可以包括：半导体衬底100；第一绝缘层101，位于半导体衬底100上表面；存储节点接触塞102，位于第一绝缘层内；浅凹槽103，位于存储节点接触塞102上方；第一电极层105，具有电容图形，并覆盖浅凹槽103的内壁；介电层106，覆盖第一电极层105的表面；第二电极材料107，填充介电层106之间的空隙与浅凹槽103。其中，第一电极层105、介电层106与第二电极材料107组成电容元件，存储节点接触塞102用于在电容元件与半导体衬底100的Source之间形成接触。电容元件的下部嵌入浅凹槽103内，其结构更加稳定，且极板面积增大，储存电荷能力提高。
在一示例性实施例中，参考图22，半导体器件还可以包括：第二绝缘层104，具有电容图形，位于第一绝缘层101的上方，第一电极层105覆盖第二绝缘层104的外壁。
在一示例性实施例中，参考图23，半导体器件还可以包括：第三绝缘层108，位于第一电极层105上表面，并具有开口，第二电极材料107覆盖第三绝缘层108的上表面。在形成具有电容图形的第一电极层105后，可以在其上表面形成完整的膜层，可以采用侧壁膜生长的方式，得到的膜层即第三绝缘层108，然后利用掩膜层刻蚀出若干个开口，再形成介电层106，并填充第二电极材料107，得到图23中的结构。第三绝缘层108用于隔离第一电极层105与第三绝缘层108上方的结构，特别是第三绝缘层108上表面的第二电极材料107所形成的地线结构，从而得到较为完整的电容结构。
在一示例性实施例中，参考图24，半导体器件还可以包括：浅沟槽隔离109，位于半导体衬底100内；埋入式栅极110，位于半导体衬底100内；位元线结构111，位于第一绝缘层101内，位元线结构111的底部位于半导体衬底100内，顶部低于第一绝缘层101的上表面。
进一步的，上述浅沟槽隔离109、埋入式栅极110与位元线结构111还可以形成于图23所示的半导体器件中，得到图25所示的结构，该结构为一种DRAM(动态随机存储器)元件的结构。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理，并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围的情况下进行各种修改和改变。本公开的范围仅由所附的权利要求来限。
Claims (15)
1.一种半导体器件的制造方法，其特征在于，包括：
在半导体衬底上形成第一绝缘层，并在所述第一绝缘层内形成存储节点接触塞；
对所述存储节点接触塞进行刻蚀，形成所述存储节点接触塞内的浅凹槽；
在所述第一绝缘层上形成具有电容图形的第二绝缘层，所述第二绝缘层之间具有空隙；
形成第一电极层，所述第一电极层覆盖所述第二绝缘层的外壁、所述浅凹槽的内壁与所述第一绝缘层的上表面；
在所述第一电极层的外表面形成介电层；
沉积第二电极材料，填充所述浅凹槽与所述第二绝缘层之间的空隙。
2.根据权利要求1所述的方法，其特征在于，所述在所述第一绝缘层上形成具有电容图形的第二绝缘层包括：
在所述浅凹槽内填充隔离材料；
在所述第一绝缘层上沉积第二绝缘层；
利用具有电容图形的掩膜层选择性刻蚀所述第二绝缘层；
移除所述浅凹槽内的隔离材料。
3.根据权利要求2所述的方法，其特征在于，在形成第一电极层后，所述方法还包括：
形成覆盖所述第一电极层上表面的连续的第三绝缘层；
利用具有开口图形的掩膜层在所述第三绝缘层中形成开口；
所述在所述第一电极层的外表面形成介电层包括：
通过所述开口形成覆盖所述第一电极层外表面的介电层；
所述沉积第二电极材料，填充所述浅凹槽与所述第二绝缘层之间的空隙包括：
通过所述开口沉积第二电极材料，填充所述浅凹槽与所述第二绝缘层之间的空隙，并覆盖所述第三绝缘层的上表面。
4.根据权利要求3所述的方法，其特征在于，所述第三绝缘层为氮化硅/二氧化硅的堆叠层。
5.根据权利要求2所述的方法，其特征在于，在形成第一电极层后，所述方法还包括：
移除位于所述第二绝缘层上表面的第一电极层，并移除所述第二绝缘层。
6.根据权利要求5所述的方法，其特征在于，所述第二绝缘层为氮化硅/硼磷硅玻璃/氮化硅/二氧化硅/氮化硅的堆叠层；
所述移除第二绝缘层包括：
利用干法刻蚀移除所述第二绝缘层中的氮化硅；
利用湿法刻蚀清洗所述第二绝缘层中的硼磷硅玻璃与二氧化硅。
7.根据权利要求2所述的方法，其特征在于，所述隔离材料包括无定形碳；
所述移除所述浅凹槽内的隔离材料包括：
通过高温氧化将所述浅凹槽内的无定形碳转化为气体。
8.根据权利要求1所述的方法，其特征在于，所述形成第一电极层包括：
利用原子层沉积ALD工艺形成第一电极层；
所述在所述第一电极层的外表面形成介电层包括：
利用原子层沉积ALD工艺在所述第一电极层的外表面形成介电层。
9.根据权利要求1所述的方法，其特征在于，所述第一电极层的材料包括氮化钛或钨化钛，所述介电层的材料包括氧化铝、二氧化锆、二氧化钛中的一种或多种，所述第二电极材料包括多晶硅或多晶硅/硅化锗的叠层材料。
10.根据权利要求1所述的方法，其特征在于，所述存储节点接触塞包括多晶硅/氮化钛/钨的叠层。
11.根据权利要求1所述的方法，其特征在于，在半导体衬底上形成第一绝缘层前，所述方法还包括：
在所述半导体衬底内形成浅沟槽隔离与埋入式栅极；
在半导体衬底上形成第一绝缘层后，所述方法还包括：
在所述第一绝缘层内形成位元线结构。
12.一种半导体器件，其特征在于，包括：
半导体衬底；
第一绝缘层，位于所述半导体衬底上表面；
存储节点接触塞，位于所述第一绝缘层内；
浅凹槽，位于所述存储节点接触塞上方；
第一电极层，具有电容图形，并覆盖所述浅凹槽的内壁；
介电层，覆盖所述第一电极层的表面；
第二电极材料，填充所述介电层之间的空隙与所述浅凹槽。
13.根据权利要求12所述的半导体器件，其特征在于，还包括：
第二绝缘层，具有电容图形，位于所述第一绝缘层的上方，所述第一电极层覆盖所述第二绝缘层的外壁。
14.根据权利要求12所述的半导体器件，其特征在于，还包括：
第三绝缘层，位于所述第一电极层上表面，并具有开口，所述第二电极材料覆盖所述第三绝缘层的上表面。
15.根据权利要求12所述的半导体器件，其特征在于，还包括：
浅沟槽隔离，位于所述半导体衬底内；
埋入式栅极，位于所述半导体衬底内；
位元线结构，位于所述第一绝缘层内，所述位元线结构的底部位于所述半导体衬底内，顶部低于所述第一绝缘层的上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811260749.4A CN111106113A (zh) | 2018-10-26 | 2018-10-26 | 半导体器件的制造方法、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811260749.4A CN111106113A (zh) | 2018-10-26 | 2018-10-26 | 半导体器件的制造方法、半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111106113A true CN111106113A (zh) | 2020-05-05 |
Family
ID=70419176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811260749.4A Pending CN111106113A (zh) | 2018-10-26 | 2018-10-26 | 半导体器件的制造方法、半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111106113A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112951770A (zh) * | 2021-04-15 | 2021-06-11 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
| CN113782533A (zh) * | 2020-06-10 | 2021-12-10 | 中国科学院微电子研究所 | 一种半导体器件及其制作方法、电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107155A (en) * | 1998-08-07 | 2000-08-22 | Taiwan Semiconductor Manufacturing Company | Method for making a more reliable storage capacitor for dynamic random access memory (DRAM) |
| KR20040059890A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 캐패시터 및 그의 제조 방법 |
| KR20050003015A (ko) * | 2003-06-30 | 2005-01-10 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조 방법 |
| CN101086992A (zh) * | 2006-06-07 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 具有嵌入式电容的半导体装置及其制造方法 |
| CN208835063U (zh) * | 2018-10-26 | 2019-05-07 | 长鑫存储技术有限公司 | 半导体器件 |
-
2018
- 2018-10-26 CN CN201811260749.4A patent/CN111106113A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107155A (en) * | 1998-08-07 | 2000-08-22 | Taiwan Semiconductor Manufacturing Company | Method for making a more reliable storage capacitor for dynamic random access memory (DRAM) |
| KR20040059890A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 캐패시터 및 그의 제조 방법 |
| KR20050003015A (ko) * | 2003-06-30 | 2005-01-10 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조 방법 |
| CN101086992A (zh) * | 2006-06-07 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 具有嵌入式电容的半导体装置及其制造方法 |
| CN208835063U (zh) * | 2018-10-26 | 2019-05-07 | 长鑫存储技术有限公司 | 半导体器件 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782533A (zh) * | 2020-06-10 | 2021-12-10 | 中国科学院微电子研究所 | 一种半导体器件及其制作方法、电子设备 |
| CN112951770A (zh) * | 2021-04-15 | 2021-06-11 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
| CN112951770B (zh) * | 2021-04-15 | 2022-06-10 | 长鑫存储技术有限公司 | 存储器的制作方法及存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7897460B2 (en) | Methods of forming recessed access devices associated with semiconductor constructions | |
| US7332392B2 (en) | Trench-capacitor DRAM device and manufacture method thereof | |
| CN110299360B (zh) | 半导体结构及其制作方法 | |
| US7504296B2 (en) | Semiconductor memory device and method for fabricating the same | |
| JPH06196552A (ja) | トレンチ・サイドウオール構造およびその形成方法 | |
| US6214688B1 (en) | Methods of forming integrated circuit capacitors having U-shaped electrodes | |
| KR100650632B1 (ko) | 캐패시터의 제조 방법 및 이를 이용한 반도체 장치의 제조방법 | |
| KR20170043683A (ko) | 반도체장치 제조 방법 | |
| CN111564442A (zh) | 半导体结构及制备方法 | |
| CN107039535B (zh) | 电容器件及其形成方法 | |
| US6159808A (en) | Method of forming self-aligned DRAM cell | |
| CN111106113A (zh) | 半导体器件的制造方法、半导体器件 | |
| CN111106106A (zh) | 半导体器件制造方法与半导体器件 | |
| US10903328B2 (en) | Method for fabricating semiconductor device | |
| US20020123198A1 (en) | Method of fabricating a self-aligned shallow trench isolation | |
| US6404000B1 (en) | Pedestal collar structure for higher charge retention time in trench-type DRAM cells | |
| US20230054358A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20220130840A1 (en) | Semiconductor structure and semiconductor structure manufacturing method | |
| US20210383843A1 (en) | Method for forming a memory and memory | |
| WO2021203886A1 (zh) | 半导体结构及其制作方法 | |
| US20060141699A1 (en) | Method for fabricating semiconductor memory device | |
| CN208835063U (zh) | 半导体器件 | |
| US8587048B2 (en) | Capacitor for semiconductor device and manufacturing method of capacitor for semiconductor device | |
| US5989954A (en) | Method for forming a cylinder capacitor in the dram process | |
| US20230027860A1 (en) | Semiconductor structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |