CN107093604A - 动态随机存取存储器及其制造方法 - Google Patents

动态随机存取存储器及其制造方法 Download PDF

Info

Publication number
CN107093604A
CN107093604A CN201710286819.2A CN201710286819A CN107093604A CN 107093604 A CN107093604 A CN 107093604A CN 201710286819 A CN201710286819 A CN 201710286819A CN 107093604 A CN107093604 A CN 107093604A
Authority
CN
China
Prior art keywords
layer
array
access memory
random access
dynamic random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710286819.2A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruili Integrated Circuit Co Ltd
Original Assignee
Ruili Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruili Integrated Circuit Co Ltd filed Critical Ruili Integrated Circuit Co Ltd
Priority to CN201710286819.2A priority Critical patent/CN107093604A/zh
Publication of CN107093604A publication Critical patent/CN107093604A/zh
Priority to CN201810379119.2A priority patent/CN108428702A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

本发明提供一种动态随机存取存储器及其制造方法，所述动态随机存取存储器包括字线阵列、位线阵列、接触栓阵列、接触焊盘阵列及电容器阵列，每个接触焊盘均连接于一个接触栓上方，并相对于所述接触栓在Y方向上偏移距离D/4；其中，相邻两列接触焊盘的偏移方向相反，使所述接触焊盘阵列呈六方排布；每个电容器均连接于一个所述接触焊盘的上方。本发明的动态随机存取存储器中，平面布局结构由接触栓的四方排布变换为电容器的六方排布，可以提高存储单元中电容器的面积，获得更大的电容值。本发明在实现了电容器的六方布局及存储单元面积为6F2的同时，保证有源区、字线、位线均为直线型，布局更为简单，有利于降低工艺复杂性，提高存储器的稳定性。

Description

动态随机存取存储器及其制造方法
技术领域
本发明属于存储器领域，涉及一种动态随机存取存储器及其制造方法。
背景技术
电容器是一种以静电场形式储存能量的无源电子元件。在最简单的形式，电容器包括两个导电极板，且两个导电板之间通过称之为电介质的绝缘材料隔离。电容器的电容与极板的表面面积成正比，与极板间的距离成反比。电容器的电容还取决于分离极板的物质的介电常数。
电容的标准单位是法(farad，简称为F)，这是一个大单位，更常见的单位是微法(microfarad，简称μF)和皮法(picofarac，简称PF)，其中，1μF＝10-6F，1pF＝10-12F。
电容器可以制造于集成电路(IC)芯片上。在动态随机存取存储器(dynamicrandom access memory，简称DRAM)中，电容通常用于与晶体管连接。电容器有助于保持存储器的内容。由于其微小的物理尺寸，这些组件具有低电容。他们必须以每秒数千次的频率再充电，否则，DRAM将丢失数据。
集成电路制造工艺领域中，随着电子器件尺寸缩小最小线宽特征以至20纳米以下。然而20纳米以下电容数组设计以六方最密堆积为最佳几何选择。现有的动态随机存取存储器中，为实现电容数组的六方最密堆积，通常具有复杂的布局设计，且位线采用曲线设计，大大提高了工艺难度。
因此，如何提出一种布局更为简单的动态随机存取存储器，并达到较小的存储单元面积和较高的电荷存储能力，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种动态随机存取存储器及其制造方法，用于解决现有技术中动态随机存取存储器布局复杂的问题。
为实现上述目的及其他相关目的，本发明提供一种动态随机存取存储器，包括：
字线阵列，包括多条直线型字线，这些字线均与Y方向平行，并且沿X方向等间距排列，其中，X方向与Y方向相互垂直；
位线阵列，包括多条直线型位线，这些位线均与X方向平行，并且沿Y方向等间距排列，其中，相邻两条位线的间距为D；
接触栓阵列，包括多个接触栓，其中，所述字线阵列的图形与所述位线阵列定义出在一衬底上的多个独立的矩形区域，每个接触栓分别形成于一个所述矩形区域中，使所述接触栓阵列呈四方排布；
接触焊盘阵列，包括多个接触焊盘，每个接触焊盘均连接于一个所述接触栓上方，并相对于所述接触栓在Y方向上偏移预设距离；其中，相邻两列接触焊盘的偏移方向相反，即其中一列接触焊盘沿正Y方向偏移，另外一相邻列接触焊盘沿负Y方向偏移，使所述接触焊盘阵列呈六方排布；以及
电容器阵列，包括多个电容器，每个电容器均连接于一个所述接触焊盘的上方，所述电容器阵列呈六方排布。
可选地，相邻两条位线的间距为D，每个接触焊盘均连接于一个所述接触栓上方，并相对于所述接触栓在Y方向或负Y方向上偏移距离D/4。
可选地，相邻两条字线的间距为2F，其中，F为最小特征尺寸。
可选地，所述动态随机存取存储器更包括有源区阵列，所述有源区阵列包括多个平行排列的直线型有源区，所述有源区与X方向呈预设角度倾斜，所述有源区在X方向上的投影长度为Lx，并满足4F<Lx<6F；
所述有源区的中心排列于沿X方向的位线中心线上，并同时对准于相邻两条字线之间的间隔中心线上；
对于同一条位线所对应的多个所述有源区，沿X方向相邻两个有源区的中心相距4F；以及
对于不同位线所对应多个所述有源区，相邻两个错位并列的有源区的中心在X方向上的投影间隔为2F，相邻两个在同一排列直线上的有源区的中心在X方向上的投影间隔为6F。
可选地，所述预设角度为所述有源区中心线与X方向所成的锐角夹角θ，并满足15°<θ<35°。
可选地，所述位线与所述有源区的交叉区域设有位线接触部，所述位线通过所述位线接触部与所述有源区连接。
可选地，所述动态随机存取存储器更包括形成于所述衬底上的多层膜结构，所述字线阵列及所述有源区阵列均设置于所述衬底中，所述位线阵列及所述接触栓阵列均设置于所述多层膜结构中，所述接触焊盘阵列设置于所述多层膜结构上方。
可选地，相邻两条位线的间距为3F，所述动态随机存取存储器中，存储单元的面积为6F2。
可选地，所述电容器包括上极板、下极板以及形成于所述上极板与下极板之间的高K介质层，其中，所述上极板上连接有上电极，所述下极板与所述接触焊盘连接所述高K介质层中包括氧化锆层及氧化铝层。
可选地，所述下极板至少有一个剖面为U型，所述高K介质层及所述上极板的相应剖面均为M型，构成双面电容器结构。
本发明还提供一种制造上述动态随机存取存储器的方法，包括如下步骤：
S1：形成一覆盖所述接触焊盘阵列的钝化层；
S2：在所述钝化层上依次形成第一牺牲层、第一支撑层、第二牺牲层及第二支撑层；
S3：形成上下贯穿所述第二支撑层、第二牺牲层、第一支撑层、第一牺牲层及所述钝化层的多个通孔，每个通孔分别位于一个所述接触焊盘的正上方，并暴露出所述接触焊盘上表面；
S4：在所述通孔的侧壁及底部形成第一导电材料层；
S5：形成多个上下贯穿所述第二支撑层的开口，所述开口暴露出所述第二牺牲层的一部分；
S6：以所述开口为蚀刻液通过窗口，湿法腐蚀去除所述通孔周围的所述第二牺牲层；
S7：去除部分所述第一支撑层，并湿法腐蚀去除所述通孔周围的所述第一牺牲层；以及
S8：形成覆盖所述第一导电材料层内表面及外表面的高K介质层，并形成覆盖所述高K介质层外表面的第二导电材料层；其中，所述第一导电材料层与第二导电材料层分别作为所述电容器的下极板与上极板，所述第一导电材料层、高K介质层及第二导电材料层组成双面电容器结构。
可选地，所述第一牺牲层或第二牺牲层的材质包括氧化硅或硅烷氧化物，所述钝化层、第一支撑层或第二支撑层的材质包括氮化硅、氮氧化硅、氧化铝中的任意一种或任意两种以上的组合，所述蚀刻液包括氢氟酸溶液。
可选地，所述第一牺牲层及第二牺牲层中掺杂有硼或磷。
可选地，一个所述开口同时与多个所述通孔交叠，所述通孔仅有一部分与所述开口交叠。
如上所述，本发明的动态随机存取存储器及其制造方法，具有以下有益效果：本发明的动态随机存取存储器中，布局结构由接触栓的四方排布变换为电容器的六方排布，可以提高存储单元中电容器的面积，获得更大的电容值。本发明的动态随机存取存储器在实现了电容器的六方布局及存储单元面积为6F2的同时，保证有源区、字线、位线均为直线型，从而实现更为简单的布局结构，有利于降低工艺复杂性，提高存储器的稳定性。本发明的动态随机存取存储器的制造方法可以方便制作出双面电容器结构，可以在相同的存储单元面积上实现更大的电容值，提高动态随机存取存储器的存储能力。
附图说明
图1显示为本发明的动态随机存取存储器的平面布局图。
图2显示为本发明的动态随机存取存储器中字线阵列的平面布局图。
图3显示为本发明的动态随机存取存储器中位线阵列的平面布局图。
图4显示为本发明的动态随机存取存储器中字线阵列与位线阵列的平面布局图。
图5显示为本发明的动态随机存取存储器中字线阵列、位线阵列及接触栓阵列的平面布局图。
图6显示为本发明的动态随机存取存储器中字线阵列、位线阵列、接触栓阵列及接触焊盘阵列的平面布局图。
图7显示为本发明的动态随机存取存储器中呈四方排布的接触栓阵列的平面布局图。
图8显示为本发明的动态随机存取存储器中呈六方排布的接触焊盘阵列的平面布局图。
图9显示为本发明的动态随机存取存储器中呈六方排布的电容器阵列的平面布局图。
图10显示为本发明的动态随机存取存储器中有源区阵列的平面布局图。
图11显示为本发明的动态随机存取存储器中有源区阵列、字线阵列与位线阵列的平面布局图。
图12显示为本发明的动态随机存取存储器中位线与有源区的交叉区域设有位线接触部的示意图。
图13显示为本发明的动态随机存取存储器沿图12中所示虚线的剖面图。
图14显示为本发明的动态随机存取存储器中字线的放大结构示意图。
图15显示为本发明的动态随机存取存储器中电容器的结构示意图。
图16显示为本发明的动态随机存取存储器的制造方法形成一覆盖所述接触焊盘阵列的钝化层的示意图。
图17显示为本发明的动态随机存取存储器的制造方法在所述钝化层上依次形成第一牺牲层、第一支撑层、第二牺牲层及第二支撑层的示意图。
图18显示为本发明的动态随机存取存储器的制造方法形成上下贯穿所述第二支撑层、第二牺牲层、第一支撑层、第一牺牲层及所述钝化层的多个通孔的示意图。
图19显示为本发明的动态随机存取存储器的制造方法在所述通孔的侧壁及底部形成第一导电材料层的示意图。
图20显示为本发明的动态随机存取存储器的制造方法形成多个上下贯穿所述第二支撑层的开口的示意图。
图21-图22显示为所述开口的平面布局图。
图23显示为本发明的动态随机存取存储器的制造方法以所述开口为蚀刻液通过窗口，湿法腐蚀去除所述通孔周围的所述第二牺牲层；并继续去除部分所述第一支撑层，并湿法腐蚀去除所述通孔周围的所述第一牺牲层的示意图。
图24显示为本发明的动态随机存取存储器的制造方法形成覆盖所述第一导电材料层内表面及外表面的高K介质层的示意图。
图25显示为本发明的动态随机存取存储器的制造方法形成覆盖所述高K介质层外表面的第二导电材料层的示意图。
图26显示为本发明的动态随机存取存储器的制造方法继续形成第三导电材料层的示意图。
元件标号说明
1 字线阵列
101 字线
1011 栅介质层
1012 第一金属层
1013 第二金属层
1014 隔离层
2 位线阵列
201 位线
3 接触栓阵列
301 接触栓
4 接触焊盘阵列
401 接触焊盘
5 电容器阵列
501 电容器
5011 上极板
5012 下极板
5013 高K介质层
5014 上电极
6 有源区阵列
601 有源区
7 位线接触部
8 衬底
9 多层膜结构
10 钝化层
11 第一牺牲层
12 第一支撑层
13 第二牺牲层
14 第二支撑层
15 通孔
16 第一导电材料层
17 开口
18 高K介质层
19 第二导电材料层
20 第三导电材料层
21 浅沟槽隔离结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图26。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种动态随机存取存储器，所述动态随机存取存储器包括字线阵列、位线阵列、接触栓阵列、接触焊盘阵列及电容器阵列。其中，图1显示为所述动态随机存取存储器的平面布局图。为了清楚显示每个阵列自身的排布方式及不同阵列之间的相对位置关系，图2、图3、图7、图8、图9分别显示为所述字线阵列1、位线阵列2、接触栓阵列3、接触焊盘阵列4、电容器阵列5各自的平面布局图，图4显示为所述字线阵列1与位线阵列2共同的平面布局图，图5显示为所述字线阵列1、位线阵列2及接触栓阵列3共同的平面布局图，图6显示为所述字线阵列1、位线阵列2、接触栓阵列3及接触焊盘阵列4的平面布局图。
具体的，如图1及图2所示，所述字线阵列1包括多条直线型字线101，这些字线101均与Y方向平行，并且沿X方向等间距排列，其中，X方向与Y方向相互垂直。
作为示例，相邻两条字线的间距为2F，其中，F为最小特征尺寸。此处，最小特征尺寸(Minimum feature size)是指是指半导体器件中的最小尺寸，最小特征尺寸越小，芯片的集成度越高，性能越好，功耗越低。对现在主流的CMOS工艺来说，最小特征尺寸通常是指作为栅极的多晶硅的宽度，也就是晶体管的沟道长度。本发明适用于多种制程的半导体工艺，作为示例，最小特征尺寸范围可以是14-130nm。
如图1及图3所示，所述位线阵列2包括多条直线型位线201，这些位线201均与X方向平行，并且沿Y方向等间距排列，其中，相邻两条位线的间距为D。作为示例，相邻两条位线的间距D＝3F，所述动态随机存取存储器中，存储单元的面积为6F2，从而可以实现较高的存储密度。
需要指出的是，尽管动态随机存取存储器中每个电容均对应一个存储单元，但是上述“存储单元的面积”并非指电容的底面积、整体上或下电极的电容板表面积、亦或最外层金属的表面积，而是指动态随机存取存储器中平均每个存储单元所占的面积。例如动态随机存取存储器总的存储面积为600F2，该动态随机存取存储器中包含100个存储单元，则平均每个储单元所占的面积为600F2÷100＝6F2，从而可称该动态随机存取存储器中存储单元的面积为6F2。本实施例中，所述字线阵列的图形与所述位线阵列定义出在一衬底上的多个独立的矩形区域，每个矩形区域分别对应一个电容，即对应一个存储单元，而由于相邻两条字线的间距为2F，相邻两条位线的间距为3F，则存储单元的面积为2F×3F＝6F2。
如图4所示，所述字线阵列1的图形与位线阵列2定义出在一衬底上的多个独立的矩形区域。所述字线阵列1的图形具体可以是覆盖在所述直线型字线101并且与所述位线阵列2不互相重迭的硬掩模(hard mask)。
如图1、图5及图7所示，所述接触栓阵列3包括多个接触栓301，每个接触栓301分别形成于一个所述矩形区域中，使所述接触栓阵列3呈四方排布。
如图1、图6及图8所示，所述接触焊盘阵列4包括多个接触焊盘401，每个接触焊盘401均连接于一个所述接触栓301上方，并相对于所述接触栓301在Y方向上偏移预设距离；其中，相邻两列接触焊盘401的偏移方向相反(图6中采用空心箭头示出了不同列接触焊盘的偏移方向)，即其中一列接触焊盘401沿正Y方向偏移，另外一相邻列接触焊盘401沿负Y方向偏移，使所述接触焊盘阵列4呈六方排布。
作为示例，每个接触焊盘401均连接于一个所述接触栓301上方，并相对于所述接触栓301在Y方向或负Y方向上偏移距离D/4。所述接触焊盘401的材质可以包括多晶硅或钨，其可以与周边局部互连布线同时形成。
如图1及图9所示，所述电容器阵列5包括多个电容器501；每个电容器501均连接于一个所述接触焊盘401的上方，所述电容器阵列5呈六方排布。
本发明的动态随机存取存储器中，布局结构由接触栓301的四方排布变换为电容器501的六方排布，可以提高存储单元中电容器的面积，获得更大的电容值。
具体的，所述动态随机存取存储器更包括有源区阵列。如图10所示，显示为所述有源区阵列6的平面布局图。所述有源区阵列6包括多个平行排列的直线型有源区601，所述有源区601与X方向呈预设角度倾斜。本实施例中，所述预设角度为所述有源区601中心线与X方向所成的锐角夹角θ，并满足15°<θ<35°。所述有源区601在X方向上的投影长度为Lx，并满足4F<Lx<6F。
如图11所示，显示为所述有源区阵列6、字线阵列1与位线阵列2共同的平面布局图，可见，所述有源区601的中心排列于沿X方向的位线中心线上，并同时对准于相邻两条字线之间的间隔中心线上。并且对于同一条位线201所对应的多个所述有源区601，沿X方向相邻两个有源区601的中心相距4F；对于不同位线201所对应多个所述有源区601，相邻两个错位并列的有源区的中心在X方向上的投影间隔为2F，相邻两个在同一排列直线上的有源区的中心在X方向上的投影间隔为6F。
如图12所示，本实施例中，所述位线201与所述有源区601的交叉区域设有位线接触部7(虚线源所示)，所述位线201通过所述位线接触部7与所述有源区601连接。
作为示例，图13显示为本发明的动态随机存取存储器沿图12中所示虚线的一种剖面图，如图所示，所述动态随机存取存储器更包括形成于所述衬底8上的多层膜结构9，所述字线阵列1及所述有源区阵列6均设置于所述衬底8中，且各条有源区601之间通过设置于所述衬底8中的浅沟槽隔离结构21(简称STI)所隔离，所述位线阵列2(未在图13中图示)及所述接触栓阵列3均设置于所述多层膜结构9中，所述接触焊盘阵列4设置于所述多层膜结构9上方。
本实施例中，所述字线101为沟槽型，位于所述衬底8中。请参阅图14，显示为所述字线101的放大结构示意图。作为示例，所述字线101包括金属栅极(由第一金属层1012级第二金属层1013组成)、包围所述金属栅极外表面的栅介质层1011及位于所述金属栅极及栅介质层1011上方的隔离层1014。
当然，在其它实施例中，所述字线101也可以采用其它结构，此处不应过分限制本发明的保护范围。
本发明的动态随机存取存储器中，所述电容器501位于所述接触焊盘401的上方。作为示例，如图15所示，所述电容器包括上极板5011、下极板5012以及形成于所述上极板5011与下极板5012之间的高K介质层5013，其中，所述上极板5011上连接有上电极5014，所述下极板5012与所述接触焊盘401连接。
本实施例中，所述下极板5012至少有一个剖面为U型，所述高K介质层5013及所述上极板5011的相应剖面均为M型，即所述高K介质层5013同时形成于U型下极板5012的内表面及外表面，所述上极板5011形成于所述高K介质层5013的外表面，构成双面电容器结构。相对于单面电容器结构，双面电容器结构可以实现更高的电容值。作为示例，所述高K介质层中包括氧化锆层及氧化铝层，其中，氧化锆及氧化铝均为高K材料。
本发明的动态随机存取存储器中，布局结构由接触栓的四方排布变换为电容器的六方排布，可以提高存储单元中电容器的面积，获得更大的电容值。本发明的动态随机存取存储器在实现了电容器的六方布局及存储单元面积为6F2的同时，保证有源区、字线、位线均为直线型，从而实现更为简单的布局结构，有利于降低工艺复杂性，提高存储器的稳定性。
实施例二
本发明还提供一种制造上述动态随机存取存储器的方法，包括如下步骤：
首先请参阅图16，执行步骤S1：形成一覆盖所述接触焊盘阵列4的钝化层10。
作为示例，所述钝化层10的材质包括氮化硅、氮氧化硅、氧化铝中的任意一种或任意两种以上的组合。
然后请参阅图17，执行步骤S2：在所述钝化层10上依次形成第一牺牲层11、第一支撑层12、第二牺牲层13及第二支撑层14。
具体的，所述第一牺牲层11及第二牺牲层13在后续工艺过程中会被去除，因此称为牺牲层。所述第一支撑层12及第二支撑层14用于在后续工艺过程中所述第一牺牲层11及第二牺牲层13被去除后作为支撑框架。
作为示例，所述第一牺牲层11或第二牺牲层13的材质包括但不限于氧化硅、硅烷氧化物等易于通过湿法腐蚀去除的材料。所述钝化层10、第一支撑层12或第二支撑层14的材质包括氮化硅、氮氧化硅、氧化铝中的任意一种或任意两种以上的组合。
本实施例中，所述第一牺牲层11及第二牺牲层13中掺杂有硼或磷，可以保证关键尺寸的均匀性，并提高氧化物去除率。
接着请参阅图18，S3：形成上下贯穿所述第二支撑层14、第二牺牲层13、第一支撑层12、第一牺牲层11及所述钝化层10的多个通孔15，每个通孔分别位于一个所述接触焊盘401的正上方，并暴露出所述接触焊盘401上表面。
具体的，可以首先在所述第二支撑层14上形成多层硬掩膜，并基于底部接触焊盘的位置及电容器的具体结构，通过光刻工艺形成相应的掩膜图形，然后基于所述掩模图形刻蚀出所述通孔15。
再请参阅图19，执行步骤S4：在所述通孔15的侧壁及底部形成第一导电材料层16。
具体的，所述第一导电材料层16是作为电容器的下极板，其材质包括但不限于TiN等金属材料。
再请参阅图20，执行步骤S5：形成多个上下贯穿所述第二支撑层14的开口17，所述开口17暴露出所述第二牺牲层13的一部分。
具体的，一个所述开口17不仅可以仅与一个所述通孔15交叠，也可以同时与多个(例如2-10个)所述通孔15交叠。
作为示例，图21-图22显示为所述开口17的几种平面布局图。其中，图21中示出了一个开口对应1个、2个、3个、4个、5个通孔的情形。本实施例中，优选采用图22所示的布局方式，多个开口17的形状均相同，且每个开口均与3个通孔交叠。
本实施例中，所述通孔15仅有一部分与所述开口17交叠，从而每个通孔周围均会保留一部分支撑结构，以保证后续湿法腐蚀过程中所述第一导电材料层16的结构稳定性。
再请参阅图23，执行步骤S6及步骤S7：
步骤S6：以所述开口17为蚀刻液通过窗口，湿法腐蚀去除所述通孔15周围的所述第二牺牲层13。
步骤S7：去除部分所述第一支撑层12(未图示)，并湿法腐蚀去除所述通孔15周围的所述第一牺牲层11；
作为示例，所述蚀刻液包括氢氟酸溶液。
最后请参阅图24-图25，执行步骤S8：形成覆盖所述第一导电材料层16内表面及外表面的高K介质层18(如图24所示)，并形成覆盖所述高K介质层外表面的第二导电材料层19(如图25所示)。
具体的，所述第一导电材料层16与第二导电材料层19分别作为所述电容器501的下极板与上极板，所述第一导电材料层16、高K介质层18及第二导电材料层19组成双面电容器结构。
具体的，根据电容器的设计需求，所述高K介质层18可采用不同的膜层结构。本实施例中，所述高K介质层18中包括氧化锆层及氧化铝层，其中，氧化锆及氧化铝均为高K材料。当然在其它实施例中，所述高K介质层也可以采用其它高K材料，此处不应过分限制本发明的保护范围。
进一步的，如图26所示，本发明的动态随机存取存储器的制造方法更包括继续形成第三导电材料层20的示意图。所述第三导电材料层20连接于电容器的上极板之上，作为电容器的上电极。作为示例，所述第三导电材料层20的材质可以包括多晶硅或钨。后续更包括接触孔的制作以及后道布线层(BEOL)的制作，此为本领域技术人员所熟知，此处不再赘述。
本发明的动态随机存取存储器的制造方法可以方便制作出双面电容器结构，可以在相同的存储单元面积上实现更大的电容值，提高动态随机存取存储器的存储能力。
综上所述，本发明的动态随机存取存储器中，布局结构由接触栓的四方排布变换为电容器的六方排布，可以提高存储单元中电容器的面积，获得更大的电容值。本发明的动态随机存取存储器在实现了电容器的六方布局及存储单元面积为6F2的同时，保证有源区、字线、位线均为直线型，从而实现更为简单的布局结构，有利于降低工艺复杂性，提高存储器的稳定性。本发明的动态随机存取存储器的制造方法可以方便制作出双面电容器结构，可以在相同的存储单元面积上实现更大的电容值，提高动态随机存取存储器的存储能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种动态随机存取存储器，其特征在于，包括：
字线阵列，包括多条直线型字线，这些字线均与Y方向平行，并且沿X方向等间距排列，其中，X方向与Y方向相互垂直；
位线阵列，包括多条直线型位线，这些位线均与X方向平行，并且沿Y方向等间距排列；
接触栓阵列，包括多个接触栓，其中，所述字线阵列的图形与所述位线阵列定义出在一衬底上的多个独立的矩形区域，每个接触栓分别形成于一个所述矩形区域中，使所述接触栓阵列呈四方排布；
接触焊盘阵列，包括多个接触焊盘，每个接触焊盘均连接于一个所述接触栓上方，并相对于所述接触栓在Y方向上偏移预设距离；其中，相邻两列接触焊盘的偏移方向相反，即其中一列接触焊盘沿正Y方向偏移，另外一相邻列接触焊盘沿负Y方向偏移，使所述接触焊盘阵列呈六方排布；以及
电容器阵列，包括多个电容器，每个电容器均连接于一个所述接触焊盘的上方，所述电容器阵列呈六方排布。
2.根据权利要求1所述的动态随机存取存储器，其特征在于：相邻两条位线的间距为D，每个接触焊盘均连接于一个所述接触栓上方，并相对于所述接触栓在Y方向或负Y方向上偏移距离D/4。
3.根据权利要求1所述的动态随机存取存储器，其特征在于：相邻两条字线的间距为2F，相邻两条位线的间距为3F，所述动态随机存取存储器中，存储单元的面积为6F2，其中，F为最小特征尺寸。
4.根据权利要求3所述的动态随机存取存储器，其特征在于：
所述动态随机存取存储器更包括有源区阵列，所述有源区阵列包括多个平行排列的直线型有源区，所述有源区与X方向呈预设角度倾斜，所述有源区在X方向上的投影长度为Lx，并满足4F<Lx<6F；
所述有源区的中心排列于沿X方向的位线中心线上，并同时对准于相邻两条字线之间的间隔中心线上；
对于同一条位线所对应的多个所述有源区，沿X方向相邻两个有源区的中心相距4F；
对于不同位线所对应多个所述有源区，相邻两个错位并列的有源区的中心在X方向上的投影间隔为2F，相邻两个在同一排列直线上的有源区的中心在X方向上的投影间隔为6F。
5.根据权利要求4所述的动态随机存取存储器，其特征在于：所述预设角度为所述有源区中心线与X方向所成的锐角夹角θ，并满足15°<θ<35°。
6.根据权利要求4所述的动态随机存取存储器，其特征在于：所述位线与所述有源区的交叉区域设有位线接触部，所述位线通过所述位线接触部与所述有源区连接，所述动态随机存取存储器更包括形成于所述衬底上的多层膜结构，所述字线阵列及所述有源区阵列均设置于所述衬底中，所述位线阵列及所述接触栓阵列均设置于所述多层膜结构中，所述接触焊盘阵列设置于所述多层膜结构上方。
7.根据权利要求1至6任一项所述的动态随机存取存储器，其特征在于：所述电容器包括上极板、下极板以及形成于所述上极板与下极板之间的高K介质层，其中，所述上极板上连接有上电极，所述下极板与所述接触焊盘连接，所述高K介质层中包括氧化锆层及氧化铝层，所述下极板至少有一个剖面为U型，所述高K介质层及所述上极板的相应剖面均为M型，构成双面电容器结构。
8.一种制造如权利要求1所述的动态随机存取存储器的方法，其特征在于，包括如下步骤：
S1：形成一覆盖所述接触焊盘阵列的钝化层；
S2：在所述钝化层上依次形成第一牺牲层、第一支撑层、第二牺牲层及第二支撑层；
S3：形成上下贯穿所述第二支撑层、第二牺牲层、第一支撑层、第一牺牲层及所述钝化层的多个通孔，每个通孔分别位于一个所述接触焊盘的正上方，并暴露出所述接触焊盘上表面；
S4：在所述通孔的侧壁及底部形成第一导电材料层；
S5：形成多个上下贯穿所述第二支撑层的开口，所述开口暴露出所述第二牺牲层的一部分；
S6：以所述开口为蚀刻液通过窗口，湿法腐蚀去除所述通孔周围的所述第二牺牲层；
S7：去除部分所述第一支撑层，并湿法腐蚀去除所述通孔周围的所述第一牺牲层；以及
S8：形成覆盖所述第一导电材料层内表面及外表面的高K介质层，并形成覆盖所述高K介质层外表面的第二导电材料层；其中，所述第一导电材料层与第二导电材料层分别作为所述电容器的下极板与上极板，所述第一导电材料层、高K介质层及第二导电材料层组成双面电容器结构。
9.根据权利要求8所述的方法，其特征在于：所述第一牺牲层或第二牺牲层的材质包括氧化硅或硅烷氧化物，所述钝化层、第一支撑层或第二支撑层的材质包括氮化硅、氮氧化硅、氧化铝中的任意一种或任意两种以上的组合，所述蚀刻液包括氢氟酸溶液，所述第一牺牲层及第二牺牲层中掺杂有硼或磷。
10.根据权利要求8所述的方法，其特征在于：一个所述开口同时与多个所述通孔交叠，所述通孔仅有一部分与所述开口交叠。
CN201710286819.2A 2017-04-27 2017-04-27 动态随机存取存储器及其制造方法 Pending CN107093604A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710286819.2A CN107093604A (zh) 2017-04-27 2017-04-27 动态随机存取存储器及其制造方法
CN201810379119.2A CN108428702A (zh) 2017-04-27 2018-04-25 动态随机存取存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710286819.2A CN107093604A (zh) 2017-04-27 2017-04-27 动态随机存取存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN107093604A true CN107093604A (zh) 2017-08-25

Family

ID=59638684

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710286819.2A Pending CN107093604A (zh) 2017-04-27 2017-04-27 动态随机存取存储器及其制造方法
CN201810379119.2A Pending CN108428702A (zh) 2017-04-27 2018-04-25 动态随机存取存储器的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810379119.2A Pending CN108428702A (zh) 2017-04-27 2018-04-25 动态随机存取存储器的制造方法

Country Status (1)

Country Link
CN (2) CN107093604A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359166A (zh) * 2017-08-31 2017-11-17 长江存储科技有限责任公司 一种3d nand存储器的存储结构及其制备方法
CN107706180A (zh) * 2017-10-20 2018-02-16 睿力集成电路有限公司 存储器及其制备方法、半导体器件
CN107994018A (zh) * 2017-12-27 2018-05-04 睿力集成电路有限公司 半导体存储器件结构及其制作方法
CN109698193A (zh) * 2017-10-24 2019-04-30 长鑫存储技术有限公司 一种半导体存储器的阵列结构
CN113764580A (zh) * 2020-06-04 2021-12-07 长鑫存储技术有限公司 双面电容结构及其形成方法
WO2022048217A1 (zh) * 2020-09-04 2022-03-10 长鑫存储技术有限公司 半导体结构及其制作方法、控制方法
WO2022077959A1 (zh) * 2020-10-15 2022-04-21 长鑫存储技术有限公司 存储器及其制作方法
WO2022160565A1 (zh) * 2021-01-27 2022-08-04 长鑫存储技术有限公司 半导体结构及其形成方法
CN115050702A (zh) * 2022-08-15 2022-09-13 睿力集成电路有限公司 半导体结构的形成方法及半导体结构
WO2022217785A1 (zh) * 2021-04-15 2022-10-20 长鑫存储技术有限公司 存储器的制作方法及存储器
WO2023029394A1 (zh) * 2021-08-30 2023-03-09 长鑫存储技术有限公司 电容器的形成方法、电容器及半导体器件
WO2023231167A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 半导体结构和存储器的制备方法
US11869931B2 (en) 2021-01-27 2024-01-09 Changxin Memory Technologies, Inc. Semiconductor structure and method of forming the same
US11871554B2 (en) 2020-09-04 2024-01-09 Changxin Memory Technologies, Inc. Semiconductor structure, and manufacturing method and control method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112782558A (zh) * 2020-12-29 2021-05-11 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 集成电路失效率获取方法
CN117337023A (zh) * 2022-06-21 2024-01-02 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218440A1 (en) * 2004-03-31 2005-10-06 Park Je-Min Semiconductor device including square type storage node and method of manufacturing the same
CN101055871A (zh) * 2006-04-13 2007-10-17 尔必达存储器股份有限公司 半导体存储器件
US20100133497A1 (en) * 2008-12-01 2010-06-03 Elpida Memory, Inc. Semiconductor device and method for manufacturing the same
CN103681676A (zh) * 2012-08-29 2014-03-26 三星电子株式会社 包括用于电极的支撑件的半导体器件及其形成方法
US20150206883A1 (en) * 2014-01-20 2015-07-23 Inotera Memories, Inc. Manufacturing method of capacitor structure and semiconductor device using the same
US20160322361A1 (en) * 2015-04-30 2016-11-03 Samsung Electronics Co., Ltd. Semiconductor device having sub-cell blocks

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355230B2 (en) * 2004-11-30 2008-04-08 Infineon Technologies Ag Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array
US7139184B2 (en) * 2004-12-07 2006-11-21 Infineon Technologies Ag Memory cell array

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218440A1 (en) * 2004-03-31 2005-10-06 Park Je-Min Semiconductor device including square type storage node and method of manufacturing the same
CN101055871A (zh) * 2006-04-13 2007-10-17 尔必达存储器股份有限公司 半导体存储器件
US20100133497A1 (en) * 2008-12-01 2010-06-03 Elpida Memory, Inc. Semiconductor device and method for manufacturing the same
CN103681676A (zh) * 2012-08-29 2014-03-26 三星电子株式会社 包括用于电极的支撑件的半导体器件及其形成方法
US20150206883A1 (en) * 2014-01-20 2015-07-23 Inotera Memories, Inc. Manufacturing method of capacitor structure and semiconductor device using the same
US20160322361A1 (en) * 2015-04-30 2016-11-03 Samsung Electronics Co., Ltd. Semiconductor device having sub-cell blocks

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359166A (zh) * 2017-08-31 2017-11-17 长江存储科技有限责任公司 一种3d nand存储器的存储结构及其制备方法
CN107706180A (zh) * 2017-10-20 2018-02-16 睿力集成电路有限公司 存储器及其制备方法、半导体器件
CN109698193B (zh) * 2017-10-24 2024-02-09 长鑫存储技术有限公司 一种半导体存储器的阵列结构
CN109698193A (zh) * 2017-10-24 2019-04-30 长鑫存储技术有限公司 一种半导体存储器的阵列结构
CN107994018B (zh) * 2017-12-27 2024-03-29 长鑫存储技术有限公司 半导体存储器件结构及其制作方法
CN107994018A (zh) * 2017-12-27 2018-05-04 睿力集成电路有限公司 半导体存储器件结构及其制作方法
WO2021244466A1 (zh) * 2020-06-04 2021-12-09 长鑫存储技术有限公司 双面电容结构及其形成方法
US20220037460A1 (en) * 2020-06-04 2022-02-03 Changxin Memory Technologies, Inc. Double-sided capacitor and fabrication method thereof
CN113764580A (zh) * 2020-06-04 2021-12-07 长鑫存储技术有限公司 双面电容结构及其形成方法
US11894419B2 (en) * 2020-06-04 2024-02-06 Changxin Memory Technologies, Inc. Double-sided capacitor and fabrication method thereof
CN113764580B (zh) * 2020-06-04 2023-09-12 长鑫存储技术有限公司 双面电容结构及其形成方法
WO2022048217A1 (zh) * 2020-09-04 2022-03-10 长鑫存储技术有限公司 半导体结构及其制作方法、控制方法
US11871554B2 (en) 2020-09-04 2024-01-09 Changxin Memory Technologies, Inc. Semiconductor structure, and manufacturing method and control method thereof
WO2022077959A1 (zh) * 2020-10-15 2022-04-21 长鑫存储技术有限公司 存储器及其制作方法
US11869931B2 (en) 2021-01-27 2024-01-09 Changxin Memory Technologies, Inc. Semiconductor structure and method of forming the same
WO2022160565A1 (zh) * 2021-01-27 2022-08-04 长鑫存储技术有限公司 半导体结构及其形成方法
WO2022217785A1 (zh) * 2021-04-15 2022-10-20 长鑫存储技术有限公司 存储器的制作方法及存储器
WO2023029394A1 (zh) * 2021-08-30 2023-03-09 长鑫存储技术有限公司 电容器的形成方法、电容器及半导体器件
WO2023231167A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 半导体结构和存储器的制备方法
CN115050702A (zh) * 2022-08-15 2022-09-13 睿力集成电路有限公司 半导体结构的形成方法及半导体结构

Also Published As

Publication number Publication date
CN108428702A (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN107093604A (zh) 动态随机存取存储器及其制造方法
JP5694625B2 (ja) 半導体記憶装置
CN107301976B (zh) 半导体存储器及其制造方法
CN106816430B (zh) 包括空气间隔物的半导体器件
KR102071528B1 (ko) 일체형의 지지대를 구비한 반도체 소자
CN100461422C (zh) 具有侧向偏移存储节点的动态随机存取存储器单元及其制造方法
US20100032743A1 (en) Dynamic random access memory structure, array thereof, and method of making the same
CN108447864A (zh) 半导体存储器件结构及其制作方法
CN107393909A (zh) 双面电容器及其制造方法
KR102617422B1 (ko) 반도체 장치
CN108110025B (zh) 电容器阵列结构及其制造方法
CN108172576A (zh) 半导体器件和包括该半导体器件的半导体封装
CN106783855B (zh) 半导体存储器件及其制作方法
CN109979939B (zh) 半导体存储器件结构及其制作方法
CN104979163A (zh) 电容器及其制作方法
KR20120045461A (ko) 아일랜드형 지지 패턴들을 갖는 반도체 소자
KR19980064364A (ko) 자기-정렬된 다중 크라운 저장 커패시터 및 그 형성 방법
CN208589442U (zh) 电容阵列结构
JP2011023652A (ja) 半導体記憶装置
TWI820715B (zh) 半導體裝置
US20160027743A1 (en) Semiconductor device
JP2015035619A (ja) 半導体装置
US7781297B2 (en) Semiconductor device and method of fabricating the same
JP2011029258A (ja) 半導体記憶装置
KR20010073289A (ko) 디램 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170825