CN106816430B - 包括空气间隔物的半导体器件 - Google Patents

包括空气间隔物的半导体器件 Download PDF

Info

Publication number
CN106816430B
CN106816430B CN201610915570.2A CN201610915570A CN106816430B CN 106816430 B CN106816430 B CN 106816430B CN 201610915570 A CN201610915570 A CN 201610915570A CN 106816430 B CN106816430 B CN 106816430B
Authority
CN
China
Prior art keywords
air
air spacer
spacer
conductive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610915570.2A
Other languages
English (en)
Other versions
CN106816430A (zh
Inventor
金璟恩
金容宽
张世明
黄有商
金奉秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106816430A publication Critical patent/CN106816430A/zh
Application granted granted Critical
Publication of CN106816430B publication Critical patent/CN106816430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件。该半导体器件包括包含多个有源区的基板。导电图案与有源区接触。第一和第二导线结构面对导电图案的第一和第二侧壁。空气间隔物设置在第一侧壁和第二侧壁与第一和第二导线结构之间。第一和第二导线结构包括导线和导线掩模层。导线掩模层包括具有第一宽度的下部分和具有比第一宽度窄的第二宽度的上部分。空气间隔物包括设置在导线掩模层的下部分的侧壁上的第一空气间隔物和设置在导线掩模层的上部分的侧壁上的第二空气间隔物。第二空气间隔物与所述第一空气间隔物连接。

Description

包括空气间隔物的半导体器件
技术领域
本发明构思的示范实施方式涉及一种半导体器件，更具体地，涉及包括空气间隔物的半导体器件。
背景技术
电子器件可以是相对较小并且相对较轻。因此，具有高集成度的相对小的半导体器件可以被包括在小且轻的电子器件中。在高度地按比例缩小的半导体器件中，在多条导线与设置在导线之间的导电图案诸如多个接触插塞之间的分离距离会越来越多地减小，因此，寄生电容增加，这会降低半导体器件的操作速度或者刷新特性。
发明内容
本发明构思的示范实施方式提供一种包括空气间隔物的高集成的半导体器件，该半导体器件降低具有微细单位单元尺寸的半导体器件的寄生电容。
根据本发明构思的示范实施方式，一种半导体器件包括包含多个有源区的基板。导电图案与所述多个有源区中的有源区接触。第一和第二导线结构分别面对导电图案的第一和第二侧壁。空气间隔物设置在第一侧壁和第二侧壁与第一和第二导线结构之间。第一导线结构和第二导线结构的每个包括导线以及覆盖导线的顶部和侧部的导线掩模层。导线掩模层包括具有第一宽度的下部分和具有比所述第一宽度窄的第二宽度的上部分。空气间隔物包括设置在导线掩模层的下部分的侧壁上的第一空气间隔物和设置在导线掩模层的上部分的侧壁上的第二空气间隔物。第二空气间隔物与第一空气间隔物连接。
根据本发明构思的示范实施方式，一种半导体器件包括包含多个有源区的基板。导电图案电连接到所述多个有源区。第一和第二导线结构分别面对导电图案的侧壁。空气间隔物设置在导电图案的侧壁与第一和第二导线结构之间。第一导线结构和第二导线结构的每个包括导线以及覆盖导线的顶部和侧部的导线掩模层。第一导线结构和第二导线结构的每个包括具有基本上恒定的宽度的下部分以及具有比下部分的宽度窄的宽度的上部分。空气间隔物具有非线性的形状。
根据本发明构思的示范实施方式，一种半导体器件包括包含多个有源区的基板。导电图案与所述多个有源区中的有源区接触。第一和第二导线结构分别面对导电图案的第一和第二侧壁。空气间隔物设置在第一侧壁和第二侧壁与位线结构之间。第一导线结构和第二导线结构的每个包括导线以及覆盖导线的顶部和侧部的导线掩模层。导线掩模层包括具有第一宽度的下部分和具有比第一宽度窄的第二宽度的上部分。空气间隔物沿着导线掩模层的下部分的侧壁在关于基板的上表面的垂直方向上延伸并且延伸到导线掩模层的上部分的侧壁的一部分。
附图说明
通过参考附图详细描述本发明构思的示范实施方式，本发明构思的上述及其它特征将变得更加明显，在附图中：
图1是根据本发明构思的示范实施方式的半导体器件的示意图；
图2A、2B、3A、3B、4A、4B、5A、5B、6A、6B、7A、7B、8A、8B、9A以及9B是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图；
图10是示出可以被包括在根据本发明构思的示范实施方式的半导体器件中的空气间隔物以及用于形成空气间隔物的空气路径的平面图；
图11至21是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图；
图22是示出在根据本发明构思的示范实施方式的半导体器件中的空气间隔物以及用于形成空气间隔物的空气路径的平面布置图；
图23至26是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图；
图27是示出根据本发明构思的示范实施方式的半导体器件的框图；
图28是示出根据本发明构思的示范实施方式的半导体模块的主要构造的平面图；以及
图29是示出包括根据本发明构思的示范实施方式的半导体器件的系统的框图。
具体实施方式
在面将参考附图更详细地描述本发明构思的示范实施方式，在附图中示出了本发明构思的示范实施方式。
图1是根据实施方式的半导体器件的示意图。
参照图1，半导体器件1可以包括多个有源区ACT。所述多个有源区ACT可以每个具有有短轴和长轴的矩形形状。所述多个有源区ACT的每个可以具有在关于第一方向(例如，X方向)的倾斜方向上延伸的长轴。所述多条字线WL可以跨过所述多个有源区ACT沿着第一方向(例如，X方向)彼此平行地延伸。所述多条字线WL可以彼此间隔开基本上相等的间隔。多条位线BL可以布置在所述多条字线WL上方并且可以沿着不同于第一方向(例如，X方向)的第二方向(例如，Y方向)彼此平行地延伸。第二方向(例如，Y方向)可以基本上垂直于第一方向(例如，X方向)。
所述多条位线BL可以每个通过多个直接接触DC中的直接接触DC连接到所述多个有源区ACT中的有源区ACT。一个有源区ACT可以电连接到一个直接接触DC。
多个埋入接触BC可以形成在所述多条位线BL当中的两条相邻位线BL之间。在本发明构思的一些示范实施方式中，所述多个埋入接触BC可以沿着第二方向(例如，Y方向)彼此间隔开，该第二方向可以是两条相邻位线BL之间的空间的纵长方向。
空气间隔物可以形成在相应的位线BL与所述多个埋入接触BC之间。下面将参照图2A、2B、3A、3B、4A、4B、5A、5B、6A、6B、7A、7B、8A、8B、9A、9B以及图10至26更详细地描述空气间隔物以及形成空气间隔物的方法。
所述多个埋入接触BC可以将电容器下电极电连接到相应的有源区ACT。一个有源区ACT可以电连接到两个埋入接触BC。
多个着陆垫(landing pad)LP可以每个电连接到所述多个埋入接触BC中的埋入接触BC。所述多个着陆垫LP可以每个交叠相应的位线BL的至少一部分。所述多个着陆垫LP可以每个将多个电容器的下电极电连接到相应的有源区ACT。所述多个电容器的下电极可以通过相应的埋入接触BC和相应的着陆垫LP电连接到相应的有源区ACT。
彼此对应的一个埋入接触BC和一个着陆垫LP可以被称为接触插塞，并且可以分别被称为第一接触插塞BC和第二接触插塞LP。
图2A、2B、3A、3B、4A、4B、5A、5B、6A、6B、7A、7B、8A、8B、9A以及9B是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图。图2A、3A、4A、5A、6A、7A、8A和9A以及图2B、3B、4B、5B、6B、7B、8B和9B是沿不同方向截取的截面图。图2A、3A、4A、5A、6A、7A、8A和9A是与在图1中的两条相邻字线WL之间沿着第一方向(例如，X方向)延伸的横截面相应的部分的截面图，图2B、3B、4B、5B、6B、7B、8B和9B是与在图1中的两条相邻位线BL之间沿着第二方向(例如，Y方向)延伸的横截面相应的部分的截面图。
参照图2A和2B，隔离层112可以形成在基板110上，多个有源区116可以通过隔离层112被限定在基板110上。所述多个有源区116可以每个具有有短轴和长轴的矩形形状。
基板110可以包括例如硅(Si)(例如，晶体硅、多晶硅或者非晶硅)。基板110可以包括半导体元素诸如锗(Ge)或者化合物半导体诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP)。基板110可以具有绝缘体上硅(SOI)结构。例如，基板110可以包括埋入氧化物层(BOX)。基板110可以包括导电区域(例如，其上被掺杂杂质的阱)或者其上被掺杂杂质的结构。
隔离层112可以包括例如包含硅氧化物、硅氮化物和硅氮氧化物中的至少一种的材料。隔离层112可以是包括一种绝缘体的单层、包括两种绝缘体的双层或者包括至少三种绝缘体的组合的多层。例如，隔离层112可以包括两种不同的绝缘体。例如，隔离层112可以包括硅氧化物和硅氮化物。例如，隔离层112可以包括包含硅氧化物、硅氮化物和硅氮氧化物的三层。
在形成隔离层112之后，多个字线沟槽可以形成在基板110上。所述多个字线沟槽可以平行地延伸，并且可以每个具有交叉所述多个有源区116的线形状。在本发明构思的一些示范实施方式中，隔离区114和基板110可以通过单独的蚀刻工艺被蚀刻，并且台阶高度可以形成在所述多个字线沟槽的每个的底部，因此，隔离区114的蚀刻深度可以不同于基板110的蚀刻深度。
在该处形成所述多个字线沟槽的末端材料可以被清洁，然后，多个栅电介质层120、多条字线122和多个埋入绝缘层124可以顺序地形成在所述多个字线沟槽中。
所述多条字线122可以沿着第一方向(例如，X方向)彼此平行地延伸。
在本发明构思的一些示范实施方式中，可以形成所述多条字线122，然后，源/漏区域可以形成在基板110的与每条字线122的相反两侧相应的一部分(例如，每个有源区116的部分上部分)中。杂质离子可以被注入到基板110中，用于形成源/漏区域。在本发明构思的一些示范实施方式中，用于形成源/漏区域的杂质离子注入工艺可以在形成所述多条字线122之前进行。
所述多条字线122的每个的顶部可以设置于在位置上比基板110的顶部低的水平上。所述多条字线122的每个的底部可以具有凹凸形状，并且具有鞍形销(saddle pin)结构的晶体管可以形成在有源区116中。在本发明构思的一些示范实施方式中，所述多条字线122可以每个包括从钛(Ti)、TiN、钽(Ta)、TaN、钨(W)、WN、TiSiN和WSiN中选择的至少一种材料。
在本发明构思的一些示范实施方式中，水平可以指自基板110的主表面起的垂直方向高度。相同水平或者恒定水平可以指自基板110的主表面起的垂直方向高度中的相同位置或者某一位置，低/高水平可以指自基板110的主表面起的垂直方向高度中的低/高位置。
栅电介质层120可以包括从硅氧化物、硅氮化物、硅氮氧化物、氧化物/氮化物/氧化物(ONO)和具有比硅氧化物的介电常数高的介电常数的高k电介质膜中选择的至少一种材料。例如，栅电介质层120可以具有从大约10到大约25的介电常数。在本发明构思的一些示范实施方式中，栅电介质层120可以包括从铪氧化物(HfO)、铪硅酸盐(HfSiO)、铪氮氧化物(HfON)、铪硅氮氧化物(HfSiON)、镧氧化物(LaO)、镧铝氧化物(LaAlO)、锆氧化物(ZrO)、锆硅酸盐(ZrSiO)、锆氮氧化物(ZrON)、锆硅氮氧化物(ZrSiON)、钽氧化物(TaO)、钛氧化物(TiO)、钡锶钛氧化物(BaSrTiO)、钡钛氧化物(BaTiO)、锶钛氧化物(SrTiO)、钇氧化物(YO)、铝氧化物(AlO)和铅钪钽氧化物(PbScTaO)中选择的至少一种材料。例如，栅电介质层120可以包括HfO2、Al2O3、HfAlO3、Ta2O3和/或TiO2。
所述多个埋入绝缘层124的每个的顶部可以设置在与基板110的顶部的水平大致相同的水平上。埋入绝缘层112可以包括硅氧化物、硅氮化物、硅氮氧化物或者其组合。
在形成字线112和埋入绝缘层之后，包括多个开口130H的绝缘层图案130可以形成在基板110上。所述多个开口130H可以暴露所述多个有源区116当中的多个源极区116S。绝缘层图案130可以具有从大约
Figure BDA0001134685120000061
至大约
Figure BDA0001134685120000062
的厚度。绝缘层图案130可以包括硅氧化物。例如，绝缘层图案130可以包括正硅酸乙酯(TEOS)、高密度等离子体(HDP)或者硼磷硅酸盐玻璃(BPSG)。
可以每个连接到有源区116之一的多个直接接触132可以通过将导电材料填充到绝缘层图案130中包括的所述多个开口130H中而形成。在形成包括所述多个开口130H的绝缘层图案130的工艺中，通过每个开口130H暴露的一部分基板110可以被去除，并且所述多个直接接触132可以延伸到基板110内部。有源区116的接触每个直接接触132的部分可以是源极区116S。一个直接接触132可以被电连接到一个有源区116。
彼此间隔开并且彼此平行地延伸的多条位线142可以形成在绝缘层图案130和所述多个直接接触132上。每条位线142可以被称为导线142。所述多条位线142可以彼此间隔开并且沿着第二方向(例如，Y方向)彼此平行地延伸。
在本发明构思的一些示范实施方式中，每条位线142可以是包括从在其上掺杂有杂质的半导体、金属、导电的金属氮化物、和金属硅化物中选择的至少一种材料的导线。在本发明构思的一些示范实施方式中，位线142可以具有层叠结构。例如，位线142可以具有包括掺杂多晶硅以及金属氮化物或者金属诸如W和/或TiN的层叠结构。在本发明构思的一些示范实施方式中，位线142可以还包括提供在掺杂多晶硅与金属氮化物或者金属诸如W和/或TiN之间的金属硅化物。所述多条位线142可以每个电连接到所述多个直接接触132中的直接接触132。
覆盖每条位线142的顶部的多条绝缘盖线144可以分别形成在位线142上。绝缘盖线144可以每个包括例如硅氮化物。每条绝缘盖线144的厚度可以大于每条位线142的厚度。
位线材料层和绝缘盖线材料层可以顺序地形成在基板110上，然后，位线142和绝缘盖线144可以通过基本上同时蚀刻位线材料层和绝缘盖线材料层形成。因此，绝缘盖线144可以在相应的位线142上彼此间隔开并且沿着第二方向(例如，Y方向)彼此平行地延伸。每条绝缘盖线144在第一方向(例如，X方向)上的宽度可以与每条位线142在第一方向(例如，X方向)上的宽度基本上相同。在本发明构思的一些示范实施方式中，一部分绝缘层图案130可以通过过蚀刻位线材料层而被蚀刻，因此，台阶部分可以形成在绝缘层图案130的顶部中。
位线覆盖层146可以形成在每条位线142的至少一侧、每条绝缘盖线144的至少一侧、以及每条绝缘盖线144的顶部。位线覆盖层146可以包括例如硅氮化物。在本发明构思的一些示范实施方式中，位线覆盖层146可以共形地形成为具有从大约
Figure BDA0001134685120000071
至大约
Figure BDA0001134685120000072
的厚度。绝缘盖线144和位线覆盖层146可以被称为位线掩模层148或者导线掩模层148。位线142、绝缘盖线144和位线覆盖层146可以被称为位线结构或者导线结构。线形空间可以形成在位线结构之间(例如，位线覆盖层146和绝缘盖线144之间；以及绝缘盖线144和位线142之间)。
第一牺牲间隔物152可以形成在每条位线142的在该处提供位线掩模层148的侧壁上，例如形成在位线结构的侧壁上。第一间隔物覆盖层154可以形成在第一牺牲间隔物152上。
可以形成共形地覆盖在其上形成位线覆盖层146的基板110的第一辅助牺牲间隔物层，然后，可以通过回蚀工艺形成第一牺牲间隔物152。第一牺牲间隔物152可以包括例如氧化物、SiGe化合物或者聚合物。然而，本发明构思的示范实施方式不限于此。
第一间隔物覆盖层154可以共形地覆盖在其上形成位线覆盖层146的基板110。第一间隔物覆盖层154可以包括例如硅氮化物和/或硅氮氧化物。第一间隔物覆盖层154可以具有从大约
Figure BDA0001134685120000073
至大约
Figure BDA0001134685120000074
的厚度。
参照图2A，位线覆盖层146可以保留在每条绝缘盖线144的顶部上。然而，本发明构思的示范实施方式不限于此。在本发明构思的一些示范实施方式中，位线掩模层148的包括覆盖每条绝缘盖线144的顶部的一部分位线覆盖层146的部分上部分会在形成第一牺牲间隔物152的工艺中被部分地损坏。位线掩模层148的部分上部分会在进行蚀刻工艺或者回蚀工艺时被部分地损坏。蚀刻工艺或者回蚀工艺将在下面被更详细地描述。
限定第一接触孔140H的围栏层(fence layer)145可以形成在相邻的位线结构之间。围栏层145可以沿着包括位线142、绝缘盖线144和位线覆盖层146的位线结构之间的空间设置在字线120上。围栏层145可以包括例如硅氮化物。在本发明构思的一些示范实施方式中，围栏层145可以包括硅氧化物和/或硅氮化物。
参照图3A和3B，可以形成第一接触插塞160。第一接触插塞160可以填充一部分第一接触孔140H并且可以电连接到相应的有源区116。
基板110(例如，有源区116)可以通过从第一接触孔140H的底部去除设置在第一接触孔140H之下的第一间隔物覆盖层154、位线覆盖层146和绝缘层图案130的每个的一部分而被暴露，因此形成第一接触插塞160。在本发明构思的一些示范实施方式中，基板110的一部分可以被进一步去除。
在本发明构思的一些示范实施方式中，金属硅化物层可以形成在基板110的在第一接触孔140H底部中暴露的表面上。例如，金属硅化物层可以包括钴硅化物。然而，本发明构思的示范实施方式不限于此，根据需要，金属硅化物层可以包括各种类型的金属硅化物。
在本发明构思的一些示范实施方式中，可以在形成金属硅化物层中采用以下工艺。金属层可以沉积在基板110的在多个接触孔140H的每个的底部中暴露的表面上，然后，可以进行第一快速热硅化(RTS)工艺。第一RTS工艺可以在从大约450摄氏度到大约550摄氏度的温度进行。在第一RTS工艺中不与Si原子反应的金属层可以被去除，然后，可以在比第一RTS工艺的温度高的温度(例如，从大约800摄氏度到大约950摄氏度)进行第二RTS工艺，因此形成金属硅化物层。当钴(Co)层形成为金属层时，可以形成钴硅化物层。
覆盖基板110的第一辅助导电层可以形成为填充第一接触孔140H，第一接触孔140H包括在该处基板110暴露的底部，然后，通过借助回蚀工艺去除第一辅助导电层的一部分，第一辅助导电层的另一部分可以仅保留在第一接触孔140H的下部分中，因此形成第一接触插塞160。在本发明构思的一些示范实施方式中，第一接触插塞160可以包括具有Ti/TiN层叠结构的阻挡层以及形成在阻挡层上并由掺杂多晶硅、金属、金属硅化物、金属氮化物或者其组合形成的插塞材料层。
第一接触插塞160的顶部可以具有等于或者高于每条位线142的顶部的水平的水平，并且可以具有低于位线掩模层148的顶部的水平的水平。
在第一接触插塞160的顶部上方的一部分第一牺牲间隔物152和一部分第一间隔物覆盖层154可以通过形成第一接触插塞160的回蚀工艺被基本上同时去除。去除在第一接触插塞160的顶部上方的该部分第一牺牲间隔物152和该部分第一间隔物覆盖层154的工艺可以在形成第一接触插塞160之后另外进行。在本发明构思的一些示范实施方式中，第一牺牲间隔物152、第一间隔物覆盖层154和第一接触插塞160的最上端可以设置在基本上相同的水平。
位线掩模层148的部分上部分和/或围栏层145的部分上部分可以在形成第一接触插塞160的工艺中被去除。
参照图4A和4B，可以通过从暴露的表面去除一部分位线掩模层148和一部分围栏层145而形成第二接触孔140Ha。第二接触孔140Ha可以通过扩展第一接触孔140H的没有被第一牺牲间隔物152、第一间隔物覆盖层154和第一接触插塞160填充的部分而形成。因此，第二接触孔140Ha可以具有比第一接触孔140H的宽度大的宽度。可以在形成第二接触孔140Ha中采用湿蚀刻工艺或者化学干蚀刻工艺。
由于形成第二接触孔140Ha，所以位线掩模层148的上部分148T和围栏层145可以具有比位线掩模层148的下部分148B的宽度窄的宽度。位线覆盖层146可以被从位线掩模层148的具有窄的宽度的上部分148T基本上完全去除。位线覆盖层146可以被基本上完全去除，绝缘盖线144的一部分可以被从位线掩模层148的具有相对窄的宽度的上部分148T去除。例如，位线掩模层148的上部分148T的相对窄的宽度可以具有等于或小于每条位线142的宽度的值的值。
位线掩模层148的上部分148T与下部分148B之间的边界可以具有比每条位线142的顶部的水平高的水平，并且位线142即使在位线掩模层148的一部分被去除时也不暴露，因此上部分148T的宽度可以是窄的。
参照图5A和5B，可以形成共形地覆盖在该处形成第二接触孔140Ha的基板110的第二辅助牺牲间隔物层172a。第二辅助牺牲间隔物层172a可以覆盖第二接触孔140Ha的内表面，但是可以形成为不填充全部的第二接触孔140Ha。第二辅助牺牲间隔物层172a可以包括例如氧化物、SiGe化合物或者聚合物。然而，本发明构思的示范实施方式不限于此。
第二辅助牺牲间隔物层172a的形成在位线掩模层148和围栏层145的每个的侧壁上的部分可以形成为在关于基板110的主表面的垂直方向(例如Z方向)上至少部分地交叠第一牺牲间隔物152。第二辅助牺牲间隔物层172a的厚度可以具有比为了形成第二接触孔140Ha而已经被去除的位线掩模层148和围栏层145的每个的厚度的值大的值。
参照图6A和6B，覆盖位线掩模层148和围栏层145的每个的侧壁的第二牺牲间隔物172可以通过借助回蚀工艺去除一部分第二辅助牺牲间隔物层172a而形成。第二牺牲间隔物172可以暴露位线掩模层148的顶部、围栏层145的顶部以及第一接触插塞160的顶部。第二牺牲间隔物172的底部的至少一部分可以接触第一牺牲间隔物152的顶部的至少一部分。
可以形成覆盖第二牺牲间隔物172的暴露表面的第二间隔物覆盖层174。可以形成共形地覆盖在其上形成第二牺牲间隔物172的基板110的辅助间隔物覆盖层，然后，可以通过借助回蚀工艺去除一部分辅助间隔物覆盖层而形成第二间隔物覆盖层174。
参照图7A和7B，覆盖基板110的第二辅助导电层180a可以形成为填充全部的第二接触孔140Ha。第二辅助导电层180a可以形成为基本上完全覆盖位线掩模层148的顶部和围栏层145的顶部。第二辅助导电层180a可以包括金属、金属氮化物或者其组合。
在本发明构思的一些示范实施方式中，当第一接触插塞160由掺杂多晶硅形成时，金属硅化物层可以在形成第二辅助导电层180a之前形成在第一接触插塞160的暴露表面上。例如，金属硅化物层可以包括钴硅化物。然而，本发明构思的示范实施方式不限于此，根据需要，金属硅化物层可以包括各种类型的金属硅化物。
参照图8A和8B，掩模图案可以形成在第二辅助导电层180a上。随后，可以通过利用掩模图案作为蚀刻掩模蚀刻第二辅助导电层180a而形成分别连接到所述多个第一接触插塞160的多个第二接触插塞180，可以通过去除经由每个第二接触插塞180暴露的位线掩模层148和第二间隔物覆盖层174的每个的一部分而形成暴露一部分第二牺牲间隔物172的多个上部空间180H。所述多个第二接触插塞180可以通过所述多个上部空间180H彼此分离。
第一接触插塞160和第二接触插塞180可以每个被称为接触插塞或者导电图案。第一接触插塞160可以被称为第一导电图案160，第二接触插塞180可以被称为第二导电图案180。位线142和围绕位线142的位线掩模层148可以被称为位线结构149。
第一接触插塞160可以设置在相邻的位线结构149之间，第二接触插塞180可以从相邻的位线结构149之间延伸到位线结构149的顶部。第二接触插塞180可以形成在第二接触孔140Ha内部以及在位线结构149的顶部上。第二接触孔140Ha可以具有比第一接触孔140H的宽度大的宽度，因此，可以确保用于将第二接触插塞180连接到第一接触插塞160的容限，尽管形成了上部空间180H。
在本发明构思的一些示范实施方式中，所述多个掩模图案可以具有矩形形状，并且掩模图案可以彼此分离。
第二牺牲间隔物172的部分上部分可以在形成所述多个上部空间180H的工艺中被去除。第二牺牲间隔物172的与所述多个上部空间180H的每个相应的部分上部分可以被去除，并且第二牺牲间隔物172的位于第二接触插塞180下方的部分上部分不需要被去除。由于第二牺牲间隔物172的所述部分上部分被去除，所以第二牺牲间隔物172的通过所述多个上部空间180H的每个暴露的表面可以变为空气路径AP。
参照图9A和9B，可以通过去除经所述多个上部空间180H暴露的所述多个第二牺牲间隔物172而形成包括在位线结构149与接触插塞160和180之间的气隙(也被称为空气间隔物)AG的半导体器件100。空气间隔物AG可以降低或者消除被包括在位线结构149中的位线142与接触插塞160和180之间的寄生电容。
通过所述多个上部空间180H的每个暴露的第二牺牲间隔物172的表面可以变为用于形成气隙AG的空气路径AP。即，第二牺牲间隔物172可以通过空气路径AP而被去除。湿蚀刻工艺或者化学干蚀刻工艺可以被用于去除所述多个第二牺牲间隔物172。
随后，填充每个上部空间180H内部的埋入盖层可以通过在基板110上沉积绝缘材料而形成。埋入盖层可以填充空气间隔物AG的部分上部分并且可以填充空气路径AP。因此，可以形成与外部隔离的空气间隔物AG。
在本发明构思的一些示范实施方式中，电容器可以被形成并且可以包括连接到第二接触插塞180的存储节点、覆盖存储节点的电容器电介质层、以及覆盖电容器电介质层的上电极。
位线结构149可以包括具有第一宽度W1的下部分以及具有小于第一宽度W1的第二宽度W2的上部分。
位线142可以埋入在位线结构149的下部分的内部，位线142的侧部和顶部可以被位线掩模层148围绕。因此，位线掩模层148的设置在位线结构149的下部分中的部分(例如，位线掩模层148的下部分148B)可以具有第一宽度W1。位线142不需要设置在位线结构149的上部分中，并且位线结构149的上部分(例如，位线掩模层148的上部分148T)可以具有第二宽度W2。
位线掩模层148的下部分148T可以包括绝缘盖线144和位线覆盖层146，该位线覆盖层146共形地形成在位线142和绝缘盖线144的每个的侧部上并且具有基本上相同的宽度，因此，位线掩模层148的下部分148B的第一宽度W1可以具有基本上恒定的值。位线掩模层148的具有第一宽度W1的下部分148B的上端可以具有与第一接触插塞160的顶部的水平基本上相同的水平。
位线掩模层148的上部分148T的第二宽度W2可以具有比第一宽度W1的值小的值，并且可以具有在位线掩模层148的上部分148T的至少一部分中变化的值。
空气间隔物AG可以沿着位线掩模层148的下部分148B的侧壁在关于基板110的主表面的垂直方向(例如Z方向)上延伸，并且可以延伸到位线掩模层148的上部分148T的侧壁的一部分。空气间隔物AG可以包括设置在下侧的第一空气间隔物AG1以及设置在上侧并且与第一空气间隔物连通的第二空气间隔物AG2。第一空气间隔物AG1可以设置在位线掩模层148的下部分148B的侧壁上，第二空气间隔物AG2可以设置在位线掩模层148的上部分148T的侧壁上。具体地，第一空气间隔物AG1可以设置在位线掩模层148的下部分148B与接触插塞160和180之间，第二空气间隔物AG2可以设置在位线掩模层148的上部分148T与接触插塞160和180之间。第一空气间隔物AG1可以是空气间隔物AG的具有比第一接触插塞160的顶部的水平低的水平的部分，第二空气间隔物AG2可以是空气间隔物AG的具有比第一接触插塞160的顶部的水平高的水平的部分。第一空气间隔物AG1的上端可以具有比位线142的顶部的水平高的水平。
沿着位线掩模层148的侧壁设置的空气间隔物AG可以形成在沿着靠近位线掩模层148的下部分148B和上部分148T之间的边界(例如，在该处第一空气间隔物AG1与第二空气间隔物AG2连通的部分)的非线性路径延伸的空间中，该非线性路径可以形成曲线。在空气间隔物AG中，第一空气间隔物AG1可以沿着位线掩模层148的下部分148B的侧壁在关于基板110的主表面的垂直方向(例如，Z方向)上延伸，然后可以具有在第一接触插塞160的顶部的水平处的弯曲，第二空气间隔物AG2可以沿着位线掩模层148的上部分148T的侧壁延伸。
接触插塞160和180可以包括面对两个相邻的位线结构149的侧壁并且具有在所述侧壁之间的空气间隔物AG。所述两个相邻的位线结构149可以被称为第一位线结构和第二位线结构，包括在第一和第二位线结构的每个中的位线142和位线掩模层148可以被称为第一和第二位线以及第一和第二位线掩模层。接触插塞160和180的分别面对第一位线和第二位线的侧壁可以被称为第一侧壁和第二侧壁。设置在接触插塞160和180的一个侧壁与面对所述一个侧壁的位线结构149之间并且具有设置在其间的空气路径AP的间隔物AG的高度可以具有比设置在接触插塞160和180的另一侧壁与面对所述另一侧壁的位线结构149之间而没有设置在其间的空气路径AP并且包括被第二接触插塞180覆盖的上端的气隙AG的高度的值小的值。第一空气间隔物AG1可以具有基本上彼此相同的高度。第二空气间隔物AG2可以具有彼此不同的高度。
设置在紧挨着接触插塞160和180的两侧的位线结构149之间的空气间隔物AG可以具有互相不对称的形状。设置在紧挨着接触插塞160和180的两侧的位线结构149之间的第一空气间隔物AG1可以具有互相对称的形状，第二空气间隔物AG2可以具有互相不对称的形状。
接触插塞160和180可以包括面对两个相邻的围栏层145的侧壁并且具有在所述侧壁之间的第二空气间隔物AG2。设置在紧挨着接触插塞160和180的侧部的围栏层145之间的第二空气间隙AG2可以每个包括设置在第二空气间隔物AG2的上部分中的空气路径AP，因此当第二空气间隔物AG2具有彼此相同的高度时，可以具有互相对称的形状。第一空气间隔物AG1不需要形成在紧挨着接触插塞160和180的两侧的围栏层145之间。
图10是示出可以被包括在根据本发明构思的示范实施方式的半导体器件中的空气间隔物以及用于形成空气间隔物的空气路径的平面图。
参照图10，半导体器件100可以包括彼此间隔开并且在第二方向(例如，Y方向)上平行地延伸的多条位线142、断续地形成在位线142之间的多个围栏层145、以及接触插塞160和180。空气间隔物AG可以形成在位线142与接触插塞160和180之间。接触插塞160和180可以包括第一接触插塞160和连接到第一接触插塞180的第二接触插塞180。空气间隔物AG可以包括第一空气间隔物AG1和与第一空气间隔物AG1连通的第二空气间隔物AG2。
第二接触插塞180可以包括设置在两条相邻的位线142之间的底部以及沿着一个位线结构149的侧部和顶部延伸并具有比位线结构149的顶部的水平高的水平的顶部。
第二接触插塞180的连接到第一接触插塞160的顶部的底部可以具有与第一接触插塞160的形状类似的形状。第二接触插塞180的顶部可以具有在位线结构149上的圆形平面形状。当多个第二接触插塞180彼此分离时，所述多个第二接触插塞180可以具有矩形形状。然而，本发明的示范实施方式不限于此，根据需要，接触插塞160和180可以具有其它形状。
第一空气间隔物AG1可以具有沿着位线142的两侧在第二方向(例如，Y方向)上延伸的线形状。第二空气间隔物AG2可以围绕接触插塞160和180的外围。第一空气间隔物AG1和第二空气间隔物AG2可以通过彼此平面地交叠的部分而彼此连通。例如，第一空气间隔物AG1和第二空气间隔物AG2可以在第一空气间隔物AG1和第二空气间隔物AG2的在关于基板110的主表面的垂直方向上彼此交叠的部分处彼此连通。
参照图9A和9B以及图10，第一空气间隔物AG1可以具有沿着位线结构149和第一接触插塞160在第二方向(例如，Y方向)上延伸的线形状，第二空气间隔物AG2可以具有围绕接触插塞160和180的外围的形状。第二空气间隔物AG2可以具有例如四边形的边界形状。然而，本发明的示范实施方式不限于此。第二空气间隔物AG2可以具有与设置在相邻的位线结构149之间的第二接触插塞180的平面形边界类似的平面形状。即，当设置在相邻的位线结构149之间的第二接触插塞180的一部分的平面形状是四边形形状时，第二空气间隔物AG2的平面形状可以是四边形边界形状，并且当第二接触插塞180的一部分的平面形状是圆形时，第二空气间隔物AG2的平面形状可以是弧形。
设置在相邻的位线结构149之间的多个第二空气间隔物AG2可以每个与在相邻的位线结构149之间在第二方向(例如，Y方向)上延伸的其中两个第一空气间隔物AG1连通。
空气路径AP可以形成在第二空气间隔物AG2的部分上部分中。空气路径AP可以形成在第二空气间隔物AG2的通过上部空间180H暴露的部分中。因此，空气路径AP不需要形成于在该处第二接触插塞180覆盖第二空气间隔物AG2的上端的部分中。空气路径AP不需要形成于在沿关于基板110的主表面的垂直方向上第二接触插塞180交叠第二空气间隔物AG2的部分中。在本发明构思的一些示范实施方式中，空气路径AP可以具有U形平面形状。例如，当第二空气间隔物AG2的平面形状是四边形边界形状时，空气路径AP可以形成在四个四边形边的三条边中。
多个空气路径AP可以沿着一个第一空气间隔物AG1的延伸方向断续地形成。所述多个空气路径中的一个空气路径可以交叠在相邻的位线结构149之间在第二方向(例如，Y方向)上延伸的一个第一空气间隔物AG1或者两个第一空气间隔物AG1。
参照图9A、9B和10，在根据本发明构思的示范实施方式中，即使当具有比第一接触孔140H的宽度大的宽度的第二接触孔140Ha形成以确保将第二接触插塞180连接到第一接触插塞160的容限时，也可以通过第二空气间隔物AG2确保空气路径AP，因此确保工艺容限并且提高器件性能和可靠性。
图11至21是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图。图11至21是与在图1中的两条相邻字线WL之间沿着第一方向(例如，X方向)延伸的横截面相应的截面图。在描述图11至21的实施方式中，可以省略与图1至10重复的细节，并且相同的附图标记可以表示相同的元件。
参照图11，隔离层112可以形成在基板110上，并且多个有源区116可以通过隔离层112限定在基板110上。所述多个有源区116可以每个具有有短轴和长轴的基本上矩形形状。源/漏区域可以形成在基板110(例如，每个有源区116的部分上部分)上。
包括多个开口130H的绝缘层图案130可以形成在基板110上。所述多个开口130H可以暴露在所述多个有源区116当中的多个源极区116S。
可电连接到有源区110A的多个直接接触132可以通过将导电材料填充到绝缘层图案130中包括的所述多个开口130H中而形成。在形成包括所述多个开口130H的绝缘层图案130的工艺中，基板110的通过每个开口130H暴露的部分可以被去除，并且所述多个直接接触132可以延伸到基板110内部。有源区116的接触每个直接接触132的部分可以是源极区116S。所述多个直接接触132中的一个直接接触132可以电连接到所述多个有源区116中的一个有源区116。
彼此间隔开并且彼此平行地延伸的多条位线142可以形成在绝缘层图案130和所述多个直接接触132上。所述多条位线142可以彼此间隔开并且沿着第二方向(例如，Y方向)平行于彼此延伸。所述多条位线142可以每个电连接到所述多个直接接触132中的直接接触132。
每个覆盖所述多条位线142中的位线142的顶部的多个绝缘盖线144可以分别形成在位线142上。每个绝缘盖线144的厚度可以大于每条位线142的厚度。
位线材料层和绝缘盖线材料层可以顺序地形成在基板110上，然后，位线142和绝缘盖线144可以通过基本上同时蚀刻位线材料层和绝缘盖线材料层而形成。因此，绝缘盖线144可以在相应的位线142上彼此间隔开并且沿着第二方向(例如，Y方向)平行于彼此延伸。每条绝缘盖线144在第一方向(例如，X方向)上的宽度可以与每条位线142在第一方向(例如，X方向)上的宽度基本上相同。在本发明构思的一些示范实施方式中，一部分绝缘层图案130可以通过过蚀刻位线材料层而被蚀刻，因此，台阶部分可以形成在绝缘层图案130的顶部中。
位线覆盖层146可以形成在每条位线142的侧部、每条绝缘盖线144的侧部、以及每条缘盖线144的顶部上。绝缘盖线144和位线覆盖层146可以被称为位线掩模层148或者导线掩模层148。位线142、绝缘盖线144和位线覆盖层146可以被称为位线结构。可以是矩形形状空间的第一空间142H可以形成在多个位线结构中的相邻位线结构之间。
参照图12，可以形成填充第一空间142H的部分下部分的第一模层210。第一模层210可以包括例如包含碳(C)的材料。第一模层210可以通过涂覆例如无定形碳层(ACL)或者旋涂硬掩模(SOH)而形成。
第一模层210的顶部可以在等于或者高于每条位线142的顶部的水平的水平处，或者可以在低于每条位线142的顶部的水平的水平处。
参照图13，第二空间142Ha可以通过从暴露的表面去除位线掩模层148的一部分而形成。第二空间142Ha可以通过扩大第一空间142H的未被第一模层210填充的部分而形成。因此，第二空间142Ha可以具有比第一空间142H的宽度大的宽度。可以进行湿蚀刻工艺或者化学干蚀刻工艺以形成第二空间142Ha。
由于形成第二空间142Ha，位线掩模层148的上部分148T可以具有比位线掩模层148的下部分148B的宽度窄的宽度。位线覆盖层146可以被从位线掩模层148的具有相对窄的宽度的上部分148T基本上完全去除。位线覆盖层146可以被基本上完全去除，绝缘盖线144的一部分可以被从位线掩模层148的具有相对窄的宽度的上部分148T进一步去除。例如，位线掩模层148的具有相对窄的宽度的上部分148T的相对窄的宽度可以具有等于或小于每条位线142的宽度的值的值。
在位线掩模层148的上部分148T与下部分148B之间的边界可以具有比每条位线142的顶部的水平高的水平，使得位线142即使在位线掩模层148的一部分被去除时也不暴露，因此位线掩模层148的上部分148T的宽度可以变窄。
参照图14，通过去除第一模层210，可以形成第三空间142Hb。第一模层210可以通过灰化工艺被去除。由于第一空间142H的部分下部分的宽度可以比第二空间142Ha的宽度窄，所以第三空间142Hb的下部空间可以相对较窄，并且第三空间142Hb的上部空间可以相对较宽。
由于位线掩模层148的上部分148T的宽度可以比位线掩模层148的下部分148B的宽度窄，所以设置在两个相邻的位线掩模层148之间的第三空间142Hb的上部分的宽度可以比第三空间142Hb的下部分的宽度宽。
可以形成共形地覆盖包括第三空间142Hb的基板110的牺牲间隔物层176。牺牲间隔物层176可以覆盖第三空间142Hb的内表面，但是可以形成为不填充全部的第三空间142Hb。牺牲间隔物层176可以包括例如氧化物、SiGe化合物或者聚合物。然而，本发明构思的示范实施方式不限于此。
由于第三空间142Hb的上部分的宽度可以比第三空间142Hb的下部分的宽度宽，牺牲间隔物层176可以沿着靠近位线掩模层148的下部分148B和上部分148T之间的边界(例如，靠近在该处位线掩模层148的宽度变窄的部分)的非线性路径延伸并且可以具有弯曲。分别形成在限定一个第三空间142Hb的相邻位线掩模层148的侧壁上的多个牺牲间隔物层176之间的距离在位线掩模层148的上部分148T中可以比在位线掩模层148的下部分148B中进一步增加。
参照图15，可以形成第一间隔物覆盖层178，该第一间隔物覆盖层178共形地覆盖在其上形成牺牲间隔物层176的基板110。第一间隔物覆盖层178可以覆盖牺牲间隔物层176的表面(牺牲间隔物层176的该表面覆盖第三空间142Hb的内表面)，但是可以形成为不填充全部的第三空间142Hb。第一间隔物覆盖层178可以包括例如硅氮化物和/或硅氮氧化物。第一间隔物覆盖层178可以具有例如从大约
Figure BDA0001134685120000181
至大约
Figure BDA0001134685120000182
的厚度。
参照图16，可以形成填充第三空间142Hb的部分下部分的第二模层220。第二模层220可以包括例如包含碳(C)的材料。第二模层220可以通过涂覆例如ACL或者SOH而形成。
第二模层220的顶部可以具有与位线掩模层148的下部分148B的顶部的水平类似的水平，该下部分148B具有比上部分148T宽的宽度。即，第二模层220可以从第三空间142Hb的底部填充第三空间142Hb至与在该处第三空间142Hb的宽度变宽的边界的水平类似的水平。第三空间142Hb的未被第二模层220填充的部分可以被称为第四空间142Hc。
参照图17，可以在第四空间142Hc中形成第二间隔物覆盖层179，该第二间隔物覆盖层179覆盖第一间隔物覆盖层178的形成在位线掩模层148的侧壁上的部分。可以形成共形地覆盖在其上形成第二模层220的基板110的辅助间隔物覆盖层，然后，可以通过借助回蚀工艺去除一部分辅助间隔物覆盖层而形成第二间隔物覆盖层179。
第二间隔物覆盖层179可以缓和牺牲间隔物层176的弯曲。即，包括第一间隔物覆盖层178和第二间隔物覆盖层179的间隔物覆盖层177可以包括在第四空间142Hc中的连续表面。
参照图18，通过去除第二模层220，可以在相邻的位线掩模层148之间形成第五空间142Hd。第二模层220可以通过灰化工艺去除。
参照图19，可以形成填充第五空间142Hd的一部分并且电连接到有源区116的第一接触插塞160。
填充第五空间142Hd的绝缘层可以形成用于形成第一接触插塞160，然后，可以在其上形成该绝缘层的基板110上形成彼此间隔开并且在第一方向(例如，X方向)上平行地延伸的多个掩模层。随后，可以通过利用掩模层和位线掩模层48作为蚀刻掩模进行去除一部分绝缘层的蚀刻工艺而暴露第五空间142Hd的底部，然后，可以通过去除第一间隔物覆盖层178、牺牲间隔物层176、位线覆盖层146以及设置在第一间隔物覆盖层178、牺牲间隔物层176和位线覆盖层146之下的绝缘层图案130中每个的一部分而暴露基板110(例如，有源区116)。在本发明构思的一些示范实施方式中，一部分基板110可以被进一步去除。
在本发明构思的一些示范实施方式中，金属硅化物层可以形成在基板110的在第五空间142Hd的底部中暴露的表面上。例如，金属硅化物层可以包括钴硅化物。然而，本发明构思的示范实施方式不限于此，根据需要，金属硅化物层可以包括各种类型的金属硅化物。
覆盖基板110的第一辅助导电层可以形成为填充第五空间142Hd，第五空间142Hd包括在该处基板110暴露的底部，然后，通过借助回蚀工艺去除第一辅助导电层的一部分，第一辅助导电层的另一部分可以仅保留在第五空间142Hd的下部分中，因此形成第一接触插塞160。
第一接触插塞160的顶部可以具有等于或者高于每条位线142的顶部的水平的水平，并且可以具有低于位线掩模层148的顶部的水平的水平。第一接触插塞160的顶部可以具有低于位线掩模层148的具有相对大的宽度的下部分148B的上端的水平的水平。
在第一接触插塞160的顶部上方的一部分牺牲间隔物层176和一部分间隔物覆盖层177可以通过用于形成第一接触插塞160的蚀刻工艺和回蚀工艺被基本上同时去除。参照图19，可以去除间隔物覆盖层177中的第二间隔物覆盖层179的整个部分。然而，本发明构思的示范实施方式不限于此。在本发明构思的一些示范实施方式中，可以仅去除第二间隔物覆盖层179的部分上部分。
在用于形成第一接触插塞160的蚀刻工艺和回蚀工艺中，牺牲间隔物层176的上部分可以由于第二间隔物覆盖层179而保留。牺牲间隔物层176的保留的上部分可以用作用于形成第二气隙(也被称为第二空气间隔物)AGa2的牺牲层，第二气隙AGa2将在下面参照图21和22被更详细地描述。
位线掩模层148的部分上部分可以在形成第一接触插塞160的工艺中被去除。
参照图20，可以形成覆盖基板110的第二辅助导电层(例如，第二辅助导电层180a)以填充全部的第五间隔物142Hd。第二辅助导电层可以形成为基本上完全覆盖位线掩模层148的顶部。
在本发明构思的一些示范实施方式中，在第一接触插塞160包括掺杂多晶硅的情况中，金属硅化物层可以在形成第二辅助导电层之前形成在第一接触插塞160的暴露表面上。例如，金属硅化物层可以包括钴硅化物。然而，本发明构思的示范实施方式不限于此，根据需要，金属硅化物层可以包括各种类型的金属硅化物。
掩模图案可以形成在第二辅助导电层上。通过利用掩模图案作为蚀刻掩模蚀刻第二辅助导电层，可以形成分别连接到所述多个第一接触插塞160的多个第二接触插塞180，并且可以形成暴露一部分牺牲间隔物层176的多个上部空间180H。在本发明构思的一些示范实施方式中，所述多个掩模图案可以均具有基本上矩形形状，并且掩模图案可以彼此分离。
位线掩模层148的一部分可以在蚀刻第二辅助导电层的工艺中被去除。所述多个第二接触插塞180可以通过多个上部空间180H彼此分离。
第一接触插塞160和第二接触插塞180可以被称为接触插塞160和180。位线142和围绕位线142的位线掩模层148可以被称为位线结构149。
第一接触插塞160可以设置在相邻的位线结构149之间，第二接触插塞180可以从相邻的位线结构149之间延伸到位线结构149的顶部。第二接触插塞180可以形成在第五空间142Hd中以及位线结构149的顶部上。
牺牲间隔物层176的部分上部分可以在形成所述多个上部空间180H的工艺中被去除。牺牲间隔物层176的与所述多个上部空间180H的每个相应的部分上部分可以被去除，并且牺牲间隔物层176的在第二接触插塞180下方的部分上部分不需要被去除。由于牺牲间隔物层176的部分上部分被去除，所以牺牲间隔物层176的通过所述多个上部空间180H的每个暴露的表面可以变为空气路径AP。
参照图21，可以通过去除借助所述多个上部空间180H暴露的多个牺牲间隔物层176而形成包括在位线结构149与接触插塞160和180之间的空气间隔物(也被称为气隙)AGa的半导体器件100a。空气间隔物AGa可以降低或者消除在位线结构149中包括的位线142与接触插塞160和180之间的寄生电容。
通过所述多个上部空间180H的每个暴露的牺牲间隔物层176的表面可以变为用于形成气隙AGa的空气路径APa。牺牲间隔物176可以通过空气路径APa而被去除。湿蚀刻工艺或者化学干蚀刻工艺可以被用于去除所述多个牺牲间隔物层176。
可以通过在基板110上沉积绝缘材料而形成填充每个上部空间180H的内部的埋入盖层。埋入盖层可以填充空气间隔物AGa的部分上部分并且可以填充空气路径APa。因此，可以形成与外部隔离的空气间隔物AGa。
在本发明构思的一些示范实施方式中，电容器可以被形成并且可以包括连接到第二接触插塞180的存储节点、覆盖存储节点的电容器电介质层、以及覆盖电容器电介质层的上电极。
位线结构149可以包括具有第一宽度W1的下部分以及具有小于第一宽度W1的第二宽度W2的上部分。
位线142可以埋入在位线结构149的下部分的内部，位线142的侧部和顶部可以被位线掩模层148围绕。因此，位线掩模层148的设置在位线结构149的下部分中的部分(例如，位线掩模层148的下部分148B)可以具有第一宽度W1。位线142不需要设置在位线结构149的上部分中，位线结构149的上部分(例如，位线掩模层148的上部分148T)可以具有第二宽度W2。
位线掩模层148的下部分148B的第一宽度W1可以具有基本上恒定的值。位线掩模层148的具有第一宽度W1的下部分148B的上端可以具有比第一接触插塞160的顶部的水平低的水平。
位线掩模层148的上部分148T的第二宽度W2可以具有比第一宽度W1的值小的值，并且可以具有在位线掩模层148的上部分148T的至少一部分中变化的值。
空气间隔物AGa可以沿着位线掩模层148的下部分148B的侧壁在关于基板110的主表面的垂直方向(例如，Z方向)上延伸，并且可以延伸到位线掩模层148的上部分148T的侧壁的一部分。空气间隔物AGa可以包括设置在位线掩模层148的下侧的第一空气间隔物AGa1以及设置在位线掩模层148的上侧并且与第一空气间隔物AGa1连通的第二空气间隔物AGa2。第一空气间隔物AGa1可以设置在位线掩模层148的下部分148B与接触插塞160和180之间，第二空气间隔物AG2可以设置在位线掩模层148的上部分148T与接触插塞160和180之间。第一空气间隔物AGa1的上端可以具有等于或者高于第一接触插塞160的顶部的水平。第一空气间隔物AG1的上端可以具有高于位线142的顶部的水平。
沿着位线掩模层148的侧壁设置的空气间隔物AGa可以形成在沿着靠近位线掩模层148的下部分148B和上部分148T之间的边界(例如，在该处第一空气间隔物AG1与第二空气间隔物AG2连通的部分)的非直接路径延伸的空间中。因此，空气间隔物AGa可以具有弯曲形状。在空气间隔物AGa中，第一空气间隔物AGa1可以沿着位线掩模层148的下部分148B的侧壁在关于基板110的主表面的垂直方向(例如，Z方向)上延伸，然后可以形成在沿着位线掩模层148的下部分148B和上部分148T之间的边界的水平处的非线性路径延伸的空间中，并且第二空气间隔物AGa2可以沿着位线掩模层148的上部分148T的侧壁延伸。
接触插塞160和180可以包括面对两个相邻的位线结构149的侧壁并且空气间隔物AGa设置在该侧壁与所述两个相邻的位线结构149之间。设置在接触插塞160和180的一个侧壁与面对该一个侧壁的位线结构149之间并且具有邻近接触插塞160和180的上部分设置的空气路径APa的空气间隔物AGa的高度可以具有比设置在接触插塞160和180的另一侧壁与面对该另一侧壁的位线结构149之间而没有邻近接触插塞160和180的上部分设置的空气路径APa的空气间隔物AGa的高度的值小的值。设置在接触插塞160和180的该另一侧壁与位线结构149之间的空气间隔物AGa的上端可以被第二接触插塞180覆盖。第一空气间隔物AGa1可以每个具有基本上彼此相同的高度。具有空气路径APa的一个第二空气间隔物AGa2的高度可以具有比没有空气路径APa的另一第二空气间隔物AGa2的高度的值小的值。
设置在紧挨着接触插塞160和180的侧部的位线结构149之间的第一空气间隔物AGa1可以具有互相对称的形状，并且第二空气间隔物AGa2可以具有互相不对称的形状。因此，设置在紧挨着接触插塞160和180的侧部的位线结构149之间的空气间隔物AGa可以具有互相不对称的形状。
图22是示出在根据本发明构思的示范实施方式的半导体器件中的空气间隔物以及用于形成空气间隔物的空气路径的平面布置图。
参照图22，半导体器件100a可以包括彼此间隔开并且在第二方向(例如，Y方向)上平行地延伸的多条位线142、以及接触插塞160和180。接触插塞160和180的至少一部分可以设置在两条相邻的位线142之间。空气间隔物AGa可以形成在位线142与接触插塞160和180之间。接触插塞160和180可以包括第一接触插塞160和连接到第一接触插塞180的第二接触插塞180。空气间隔物AGa可以包括第一空气间隔物AGa1和与第一空气间隔物AGa1连通的第二空气间隔物AGa2。第一空气间隔物AGa1可以设置在位线掩模层148的下部分148B的侧壁上，第二空气间隔物AGa2可以设置在位线掩模层148的上部分148T的侧壁上。
第二接触插塞180可以包括设置在两条相邻的位线142之间的底部以及沿着一个位线结构149的侧部和顶部延伸并具有高于所述一个位线结构149的顶部的水平的顶部。
第二接触插塞180的连接到第一接触插塞160的顶部的底部可以具有与第一接触插塞160的形状类似的形状。第二接触插塞180的顶部可以具有在一个位线结构149上的圆形平面形状。当多个第二接触插塞180彼此分离时，所述多个第二接触插塞180可以具有矩形形状。然而，本发明的示范实施方式不限于此，根据需要，接触插塞160和180可以具有其它形状。
第一空气间隔物AGa1可以具有沿着位线142的两侧在第二方向(例如，Y方向)上延伸的线形状。第二空气间隔物AGa2可以具有沿着位线142的两侧在第二方向(例如，Y方向)上延伸的线形状。
参照图21和22，第一空气间隔物AGa1可以具有沿着位线结构149和第一接触插塞160之间在第二方向(例如，Y方向)上延伸的线形状，第二空气间隔物AGa2可以具有沿着位线结构149和第一接触插塞160之间在第二方向(例如，Y方向)上延伸的线形状。第二空气间隔物AGa2可以具有一部分第二空气间隔物AGa2交叠第一空气间隔物AGa1的线形状，第二空气间隔物AGa2的另一部分在第二方向(例如，Y方向)上延伸而没有交叠第一空气间隔物AGa1。在本发明构思的一些示范实施方式中，第一和第二空气间隔物AGa1和AGa2之一可以基本上完全交叠第一和第二空气间隔物AGa1和AGa2中的另一个。第一和第二空气间隔物AGa1和AGa2可以通过第一和第二空气间隔物AGa1和AGa2的平面交叠部分彼此连通。
具有其中第一空气间隔物AGa1的至少一部分交叠第二空气间隔物AGa2的至少一部分的线形状的第一空气间隔物AGa1之一和第二空气间隔物AGa2之一可以沿着第二方向(例如，Y方向)连续地彼此连通。
空气路径APa可以形成在第二空气间隔物AGa2的部分上部分中。空气路径APa可以形成在第二空气间隔物AGa2的通过上部空间180H暴露的部分中。因此，空气路径APa不需要形成于在该处第二接触插塞180覆盖第二空气间隔物AGa2的上端的部分中。在本发明构思的一些示范实施方式中，空气路径APa可以断续地形成在第二空气间隔物AGa2中。
参照图21和22，在根据本发明构思的示范实施方式的半导体器件100a中，即使当位线结构149的上部分的宽度相对窄地形成以确保将第二接触插塞180连接到第一接触插塞160的容限时，也可以通过第二空气间隔物AGa2确保空气路径APa，因此确保工艺容限并提高器件性能和可靠性。
图23至26是示出根据本发明构思的示范实施方式的制造半导体器件的方法的截面图。在描述图23至26的实施方式中，可以省略与图11至22重复的细节，并且相同的附图标记可以表示相同的元件。图23是示出在参照图11描述的工艺之后的工艺的截面图。
可以通过经由第一空间142H的底部去除位线覆盖层146和绝缘层图案130的每个的一部分而暴露基板110(例如，有源区116)，并且可以形成与第一空间142H连通的接触孔160H。在本发明构思的一些示范实施方式中，一部分基板110可以被进一步去除。
在本发明构思的一些示范实施方式中，金属硅化物层可以形成在基板110的在接触孔160H的底部中暴露的表面上。例如，金属硅化物层可以包括钴硅化物。然而，本发明构思的示范实施方式不限于此，根据需要，金属硅化物层可以包括各种类型的金属硅化物。
参照图24，可以形成填充第一空间142H的部分下部分和接触孔160H的第一模层212。第一模层212可以包括例如包含碳(C)的材料。
第一模层212的顶部可以具有等于或者高于位线142的顶部的水平，或者可以具有低于位线掩模层148的顶部的水平。
参照图25，通过借助从第一模层212暴露的表面去除一部分位线掩模层148以形成位线掩模层148a，位线掩模层148a的上部分148T可以具有比位线掩模层148a的下部分148B窄的宽度。可以通过去除一部分第一模层212使得留下剩余的模层212a(其是第一模层212的填充接触孔160H的部分)而形成第二空间144H。第二空间144H的下部空间的宽度可以相对较窄，第二空间144H的上部空间的宽度可以相对较宽。
参照图26，可以形成共形地覆盖包括第二空间144H的基板110的牺牲间隔物层176。牺牲间隔物层176可以覆盖第二空间144H的内表面，但是可以形成为不填充全部的第二空间144H。
由于第二空间144H的上部分的宽度可以比第二空间144H的下部分的宽度宽，所以牺牲间隔物层176可以具有在位线掩模层148的下部分148B和上部分148T之间的边界(例如，在该处位线掩模层148的宽度变窄的部分)中的弯曲。即，分别形成在限定第二空间144H之一的相邻位线掩模层148的侧壁上的多个牺牲间隔物层176之间的距离在位线掩模层148的上部分148T中可以比在位线掩模层148的下部分148B中进一步增加。
随后，可以进行与参照图15至17在以上描述的工艺基本上相同的工艺，填充接触孔160H的剩余的模层212a可以在以上参照图18描述的去除第二模层220的工艺中被去除。
在以上参照图19描述的形成第一接触插塞180的工艺中，由于已经形成了接触孔160H，所以可以形成第一接触插塞160而不用进行以上参照图19描述的蚀刻工艺。
随后，可以通过以上参照图20和21描述的工艺制造具有与图21和22中示出的形状类似的形状的半导体器件100a。
即，除了形成接触孔160H的工艺改变之外，以上参照图23至26描述的制造半导体器件的方法与以上参照图11至21描述的制造半导体器件的方法基本上相同，因此，可以省略重复的说明。
图27是示出根据本发明构思的示范实施方式的半导体器件的框图。
参照图27，半导体器件2可以包括存储单元阵列10、行解码器20、读出放大器30、列解码器40、自刷新控制电路50、命令解码器60、模式寄存器设置/扩展模式寄存器设置(MRS/EMRS)电路70、地址缓冲器80和数据输入/输出(I/O)电路90。半导体器件2可以包括以上参照图1至26描述的半导体器件1、100和100a中的至少一个。
存储单元阵列10可以包括存储数据并在行方向和列方向上布置的多个存储单元。所述多个存储单元的每个可以包括单元电容器和存取晶体管(access transistor)。存取晶体管的栅极可以连接到在行方向上布置的多条字线当中的相应字线。存取晶体管的源极和漏极之一可以连接到在列方向上布置为多个的位线BL或者互补位线/BL，另一个可以连接到单元电容器。
读出放大器30可以读出-放大相应的存储单元的数据，并且可以在相应的存储单元中存储数据。读出放大器30可以用连接在位线BL和互补位线/BL之间的交叉耦合放大器实现。
通过数据I/O电路90输入的数据DQ可以根据地址信号ADD被写入存储单元阵列10。从存储单元阵列10读取的数据DQ可以通过数据I/O电路90根据地址信号ADD被输出到外部。地址信号ADD可以输入到地址缓冲器80，用于指定数据将被写入其中或者数据将从其读取的存储单元。地址缓冲器80可以暂时地存储从外部输入的地址信号ADD。
行解码器20可以解码在从地址缓冲器80输出的地址信号ADD中包括的行地址，用于指定连接到数据将被输入其中或者数据将从其输出的存储单元的字线。即，行解码器20可以在数据写入模式或者数据读取模式中解码从地址缓冲器80输出的行地址以使能相应的字线。行解码器20可以在自刷新模式中解码从地址计数器产生的行地址以使能相应的字线。
列解码器40可以解码在从地址缓冲器80输出的地址信号ADD中包括的列地址，用于指定连接到数据将被输入其中或者数据将从其输出的存储单元的位线。
存储单元阵列10可以从由行地址和列地址指定的存储单元输出数据或者写入数据到该存储单元中。
命令解码器60可以接收从外部施加的命令信号CMD并且可以解码命令信号CMD以内部地产生被解码的命令信号(例如，自刷新进入命令、自刷新退出命令)。
MRS/EMRS电路70可以设置响应于MRS/EMRS命令和地址信号ADD的内部模式寄存器，用于指定半导体器件10的操作模式。
半导体器件2可以包括用于产生时钟信号的时钟电路和接收从外部施加的源电压以产生或者分配内部电压的电源电路。
自刷新控制电路50可以响应于从命令解码器60输出的命令控制半导体器件2的自刷新操作。
命令解码器60可以包括地址计数器、计时器和芯电压发生器(core voltagegenerator)。响应于从命令解码器60输出的自刷新进入命令，地址计数器可以产生行地址信号用于指定将进行自刷新的行地址，并且可以将该行地址信号施加到行解码器20。地址计数器可以响应于从命令解码器60输出的自刷新退出命令而终止计数操作。
存储单元阵列10和读出放大器30可以配置存储器芯单元。
图28是示出根据本发明构思的示范实施方式的半导体模块的主要构造的平面图。
参照图28，半导体模块1000可以包括模块板1010、控制芯片1020和多个半导体封装1030。控制芯片1020和所述多个半导体封装1030可以设置在模块板1010上。
所述多个半导体封装1030可以每个包括以上参照图1至26描述的半导体器件1、100和100a中的至少一个。
图29是示出包括根据本发明构思的示范实施方式的半导体器件的系统的框图。
参照图29，系统2000可以包括控制器2010、输入/输出(I/O)单元2020、存储器件2030和接口2040。系统2000可以是移动系统(mobile system)或者发送或者接收信息的系统。在本发明构思的一些示范实施方式中，移动系统包括个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动式电话、数字音乐播放器或者存储卡。控制器2010控制系统2000中的执行程序，并且可以包括微处理器、数字信号处理器、微控制器或者与其类似的器件。I/O单元2020可以用于输入数据到系统2000或者从系统2000输出数据。系统2000可以通过利用I/O单元2020连接到外部器件(例如，个人计算机或者网络)，并且可以与外部器件交换数据。I/O单元2020可包括例如键区、键盘或者显示器。
存储器件2030可以存储被用于控制器2010的操作的代码和/或数据，或者存储通过控制器2010的处理而获得的数据。存储器件2030包括包含根据本发明构思的示范实施方式的销型(pin type)场效应晶体管的半导体器件。例如，存储器件2030可以包括以上参照图1至26描述的半导体器件1、100和100a中的至少一个。
接口2040可以是系统2000与另一外部器件之间的数据传输路径。控制器2010、I/O单元2020、存储器件2030和接口2040可以通过总线2050彼此通信。系统2000可以应用于移动式电话、MP3播放器、导航、便携式多媒体播放器(PMP)、固态盘(SSD)和家用电器。
如上所述，根据实施方式的半导体器件可以包括配置有第一接触插塞和第二接触插塞的接触插塞，即使当在该处提供第二接触插塞的接触孔被扩大以确保第一接触插塞和第二接触插塞之间的连接的容限时，用于形成空气间隔物的空气路径也可以被扩大。因此，可以确保用于形成接触插塞的工艺容限，并且空气间隔物可以降低或者消除寄生电容，因此提高器件性能和可靠性。
虽然已经参照本发明构思的示范实施方式具体地示出和描述了本发明构思，但是将理解，可以在其中进行形式和细节的各种变化而没有脱离本发明构思的精神和范围。
本申请要求于2015年11月27日在韩国知识产权局提交的韩国专利申请第10-2015-0167508号的优先权，该韩国专利申请的公开通过引用整体合并于此。

Claims (24)

1.一种半导体器件，包括：
基板，包括多个有源区；
导电图案，与所述多个有源区中的有源区接触；以及
第一导线结构和第二导线结构，分别面对所述导电图案的第一侧壁和第二侧壁，
其中空气间隔物设置在所述导电图案的所述第一侧壁和所述第二侧壁的每个上，
其中所述第一导线结构和第二导线结构的每个包括导线以及覆盖所述导线的顶部和侧部的导线掩模层，
其中所述导线掩模层包括具有第一宽度的下部分和具有比所述第一宽度窄的第二宽度的上部分，
其中每个所述空气间隔物包括设置在所述导线掩模层的所述下部分的侧壁上的第一空气间隔物和设置在所述导线掩模层的所述上部分的侧壁上的第二空气间隔物，以及
其中所述第二空气间隔物与所述第一空气间隔物连接，
其中设置在所述导电图案的所述第一侧壁上的所述第二空气间隔物的第一最高水平不同于设置在所述导电图案的所述第二侧壁上的所述第二空气间隔物的第二最高水平，以及
其中所述第一最高水平和所述第二最高水平均不高于所述导线掩模层的最高水平。
2.如权利要求1所述的半导体器件，其中所述空气间隔物沿着非线性路径延伸。
3.如权利要求1所述的半导体器件，其中所述导线掩模层的所述下部分与所述上部分之间的边界具有比所述导线的所述顶部的水平高的水平。
4.如权利要求1所述的半导体器件，其中所述第一空气间隔物具有在第一方向上延伸的线形状。
5.如权利要求4所述的半导体器件，其中所述第一空气间隔物包括多个第一空气间隔物，并且其中每个所述第一空气间隔物的上端具有基本上恒定的水平。
6.如权利要求1所述的半导体器件，其中所述第二空气间隔物围绕所述导电图案的外围。
7.如权利要求6所述的半导体器件，其中所述第二空气间隔物与所述第一空气间隔物在所述第一侧壁与所述第一导线结构之间以及在所述第二侧壁与所述第二导线结构之间连接。
8.如权利要求1所述的半导体器件，其中所述第二空气间隔物具有在第一方向上延伸的线形状。
9.如权利要求8所述的半导体器件，其中所述第二空气间隔物包括在关于所述基板的上表面的垂直方向上交叠所述第一空气间隔物的第一部分以及不交叠所述第一空气间隔物的第二部分。
10.如权利要求1所述的半导体器件，其中所述第二空气间隔物的设置在所述第一侧壁与所述第一导线结构之间的部分和第二空气间隔物的设置在所述第二侧壁与所述第二导线结构之间的另一部分具有互相不对称的形状。
11.如权利要求1所述的半导体器件，其中所述导电图案包括设置在所述第一导线结构与所述第二导线结构之间的第一导电图案以及连接到所述第一导电图案的第二导电图案，以及其中所述第二导电图案从所述第一导线结构与所述第二导线结构之间延伸到所述第一导线结构和第二导线结构之一的顶部。
12.如权利要求11所述的半导体器件，其中所述第二导电图案覆盖所述第二空气间隔物的一部分的上端。
13.如权利要求12所述的半导体器件，其中所述第二空气间隔物的被所述第二导电图案覆盖的部分的上端具有比所述第二空气间隔物的未被所述第二导电图案覆盖的部分的上端的水平高的水平。
14.一种半导体器件，包括：
基板，包括多个有源区；
导电图案，电连接到所述多个有源区；以及
第一导线结构和第二导线结构，分别面对所述导电图案的侧壁，其中空气间隔物设置在所述导电图案的所述侧壁与所述第一导线结构和所述第二导线结构之间，
其中所述第一导线结构和所述第二导线结构的每个包括导线以及覆盖所述导线的顶部和侧部的导线掩模层，
其中所述第一导线结构和所述第二导线结构的每个包括具有基本上恒定的宽度的下部分以及具有比所述下部分的宽度窄的宽度的上部分，以及
其中所述空气间隔物具有非线性的形状。
15.如权利要求14所述的半导体器件，其中所述空气间隔物包括设置在所述导线掩模层的所述下部分的侧壁上的第一空气间隔物以及设置在所述导线掩模层的所述上部分的侧壁上的第二空气间隔物，
其中所述第二空气间隔物与所述第一空气间隔物连接。
16.如权利要求15所述的半导体器件，其中所述第一空气间隔物包括多个第一空气间隔物，并且其中所述第一空气间隔物的每个的上端具有基本上恒定的水平，并且其中所述第一空气间隔物具有沿着第一方向延伸的线形状。
17.如权利要求15所述的半导体器件，其中所述第二空气间隔物包括多个第二空气间隔物，并且所述第二空气间隔物中的一些关于所述第一导线结构和第二导线结构之间的所述导电图案具有与一些其它第二空气间隔物不同的高度。
18.如权利要求15所述的半导体器件，其中所述第二空气间隔物围绕所述导电图案的外围，并且其中所述第二空气间隔物与所述第一空气间隔物连接。
19.一种半导体器件，包括：
基板，包括多个有源区；
导电图案，与所述多个有源区中的有源区接触；以及
第一导线结构和第二导线结构，分别面对所述导电图案的第一侧壁和第二侧壁，
其中空气间隔物设置在所述第一侧壁和所述第二侧壁与所述第一导线结构和所述第二导线结构之间，
其中所述第一导线结构和所述第二导线结构的每个包括导线以及覆盖所述导线的顶部和侧部的导线掩模层，
其中所述导线掩模层包括具有第一宽度的下部分和具有比所述第一宽度窄的第二宽度的上部分，
其中所述空气间隔物沿着所述导线掩模层的所述下部分的侧壁延伸并且延伸到所述导线掩模层的所述上部分的侧壁的一部分，
其中所述导电图案包括设置在所述第一导线结构和所述第二导线结构之间的第一导电图案以及连接到所述第一导电图案的第二导电图案，以及其中所述第二导电图案从所述第一导线结构和所述第二导线结构之间延伸到所述第一导线结构和所述第二导线结构的其中之一的顶部，
其中所述第二导电图案覆盖所述空气间隔物的一部分的上端，以及
其中被所述第二导电图案覆盖的所述空气间隔物的一部分的上端具有比未被所述第二导电图案覆盖的所述空气间隔物的一部分的上端的水平高的水平。
20.如权利要求19所述的半导体器件，其中所述空气间隔物的设置在所述第一侧壁与所述第一导线结构之间的部分和所述空气间隔物的设置在所述第二侧壁与所述第二导线结构之间的部分具有互相不对称的形状。
21.如权利要求19所述的半导体器件，其中所述空气间隔物形成在沿着靠近所述导线掩模层的所述下部分与所述上部分之间的边界的非线性路径扩展的空间中。
22.如权利要求19所述的半导体器件，其中所述空气间隔物的设置在所述第一侧壁与所述第一导线结构之间的部分以及所述空气间隔物的设置在所述第二侧壁与所述第二导线结构之间的另一部分关于所述导电图案具有不同的高度。
23.一种半导体器件，包括：
基板，包括至少一个有源区；
位线，设置在所述基板上；
第一导电图案，穿过所述位线并且与所述至少一个有源区接触；以及
第二导电图案，设置在所述第一导电图案上，其中所述第一导电图案和所述第二导电图案包括在所述第一导电图案和所述第二导电图案的第一侧的第一侧壁以及在所述第一导电图案和所述第二导电图案的第二侧的第二侧壁，所述第一侧与所述第二侧相反，
其中包括第一空气间隔物和第二空气间隔物的空气间隔物设置在所述第一侧壁和所述第二侧壁与所述位线之间，
其中所述第一空气间隔物设置在所述第一导电图案和所述第二导电图案的下部分与所述位线之间，
其中所述第二空气间隔物设置在所述第一导电图案和所述第二导电图案的上部分与所述位线之间，
其中所述第二空气间隔物与所述第一空气间隔物连接，
其中所述第二空气间隔物沿着关于所述基板的上表面的垂直方向偏离所述第一空气间隔物，
其中所述第二空气间隔物包括多个第二空气间隔物，其中一些所述第二空气间隔物关于所述基板的所述上表面具有与一些其它的第二空气间隔物不同的高度。
24.如权利要求23所述的半导体器件，其中所述第一空气间隔物包括多个第一空气间隔物，以及其中每个所述第一空气间隔物的上端具有关于所述基板的所述上表面基本上恒定的水平。
CN201610915570.2A 2015-11-27 2016-10-20 包括空气间隔物的半导体器件 Active CN106816430B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150167508A KR102395192B1 (ko) 2015-11-27 2015-11-27 에어 스페이서를 포함하는 반도체 소자
KR10-2015-0167508 2015-11-27

Publications (2)

Publication Number Publication Date
CN106816430A CN106816430A (zh) 2017-06-09
CN106816430B true CN106816430B (zh) 2020-04-21

Family

ID=58777109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610915570.2A Active CN106816430B (zh) 2015-11-27 2016-10-20 包括空气间隔物的半导体器件

Country Status (3)

Country Link
US (1) US9972527B2 (zh)
KR (1) KR102395192B1 (zh)
CN (1) CN106816430B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444838B1 (ko) * 2015-06-30 2022-09-22 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102359266B1 (ko) 2017-08-31 2022-02-07 삼성전자주식회사 반도체 소자
KR102528111B1 (ko) 2017-11-17 2023-05-03 삼성전자주식회사 반도체 소자
KR102427397B1 (ko) 2017-11-29 2022-08-02 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
US11019412B2 (en) 2018-05-04 2021-05-25 Red E Innovations, Llc System for monitoring an injection mold or stamping die
CN110718532B (zh) 2018-10-09 2021-09-28 联华电子股份有限公司 半导体元件及其制作方法
US10811420B2 (en) * 2018-11-23 2020-10-20 Nanya Technology Corporation Semiconductor structure and method for forming the same
JP2020119929A (ja) * 2019-01-21 2020-08-06 キオクシア株式会社 半導体装置
KR20200142908A (ko) 2019-06-14 2020-12-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN110853531B (zh) * 2019-11-21 2021-11-05 京东方科技集团股份有限公司 显示用驱动背板及其制备方法、显示面板
US20210217652A1 (en) * 2020-01-12 2021-07-15 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor structure and method of forming thereof
CN111785728B (zh) * 2020-06-03 2021-10-29 长江存储科技有限责任公司 3d存储器件的位线制造方法
CN113937058B (zh) * 2020-07-14 2023-01-31 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
US20220020600A1 (en) * 2020-07-16 2022-01-20 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
KR20220032738A (ko) * 2020-09-08 2022-03-15 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
CN113594098B (zh) * 2021-07-30 2023-11-17 福建省晋华集成电路有限公司 半导体器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672823B1 (ko) * 2005-07-18 2007-01-22 삼성전자주식회사 반도체 장치에서 배선의 형성 방법
CN101764130A (zh) * 2008-12-24 2010-06-30 三星电子株式会社 半导体器件及形成半导体器件的图案的方法
CN102148197A (zh) * 2010-02-09 2011-08-10 三星电子株式会社 半导体器件的制造方法
CN203037966U (zh) * 2013-01-23 2013-07-03 宝创科技股份有限公司 调光液晶膜的平面结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101564052B1 (ko) * 2009-05-11 2015-10-28 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR101979752B1 (ko) 2012-05-03 2019-05-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20130137393A (ko) 2012-06-07 2013-12-17 에스케이하이닉스 주식회사 에어갭 캡핑을 위한 스페이서를 갖는 반도체 장치 및 그 제조 방법
KR101924020B1 (ko) 2012-10-18 2018-12-03 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102036345B1 (ko) 2012-12-10 2019-10-24 삼성전자 주식회사 반도체 소자
KR20140082281A (ko) 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 에어 스페이서를 포함하는 반도체 소자 및 그 제조 방법
KR102001511B1 (ko) 2012-12-26 2019-07-19 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102017613B1 (ko) 2013-02-19 2019-09-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101975859B1 (ko) 2013-06-13 2019-05-08 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR20150012033A (ko) 2013-07-24 2015-02-03 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102044275B1 (ko) 2013-07-31 2019-11-14 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102014950B1 (ko) 2013-08-26 2019-08-28 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102094476B1 (ko) * 2013-08-27 2020-03-30 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
KR102059863B1 (ko) * 2013-08-30 2019-12-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9425200B2 (en) 2013-11-07 2016-08-23 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same
KR102226159B1 (ko) * 2013-11-07 2021-03-11 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102175040B1 (ko) 2013-12-20 2020-11-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102171267B1 (ko) * 2014-01-28 2020-10-28 삼성전자 주식회사 랜딩 패드를 구비하는 반도체 소자
KR20160139190A (ko) * 2015-05-27 2016-12-07 에스케이하이닉스 주식회사 에어갭을 갖는 반도체 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672823B1 (ko) * 2005-07-18 2007-01-22 삼성전자주식회사 반도체 장치에서 배선의 형성 방법
CN101764130A (zh) * 2008-12-24 2010-06-30 三星电子株式会社 半导体器件及形成半导体器件的图案的方法
CN102148197A (zh) * 2010-02-09 2011-08-10 三星电子株式会社 半导体器件的制造方法
CN203037966U (zh) * 2013-01-23 2013-07-03 宝创科技股份有限公司 调光液晶膜的平面结构

Also Published As

Publication number Publication date
US20170154805A1 (en) 2017-06-01
US9972527B2 (en) 2018-05-15
KR102395192B1 (ko) 2022-05-06
CN106816430A (zh) 2017-06-09
KR20170062098A (ko) 2017-06-07

Similar Documents

Publication Publication Date Title
CN106816430B (zh) 包括空气间隔物的半导体器件
US10446558B2 (en) Method of manufacturing semiconductor devices having contact plugs overlapping associated bitline structures and contact holes
US8987860B2 (en) Semiconductor device
KR102359266B1 (ko) 반도체 소자
CN103681602B (zh) 利用空气间隔分离导电结构的半导体器件及其制造方法
US9064731B2 (en) Semiconductor device having landing pads
KR102574450B1 (ko) 소자 특성을 향상시킬 수 있는 반도체 소자
US10103101B2 (en) Semiconductor device and method of manufacturing the same
KR102251816B1 (ko) 랜딩 패드를 구비하는 반도체 소자
CN108155173B (zh) 包括位线的半导体器件
US10658289B2 (en) Semiconductor devices having nonlinear bitline structures
US10373961B2 (en) Semiconductor device including contact structure
US20230247822A1 (en) Semiconductor device
KR20240013579A (ko) 집적 회로 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant