CN113937058B - 半导体结构的形成方法及半导体结构 - Google Patents

半导体结构的形成方法及半导体结构 Download PDF

Info

Publication number
CN113937058B
CN113937058B CN202010673713.XA CN202010673713A CN113937058B CN 113937058 B CN113937058 B CN 113937058B CN 202010673713 A CN202010673713 A CN 202010673713A CN 113937058 B CN113937058 B CN 113937058B
Authority
CN
China
Prior art keywords
air gap
bit line
layer
forming
contact plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010673713.XA
Other languages
English (en)
Other versions
CN113937058A (zh
Inventor
廖楚贤
朱煜寒
应战
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010673713.XA priority Critical patent/CN113937058B/zh
Priority to PCT/CN2021/092896 priority patent/WO2022012128A1/zh
Priority to US17/575,149 priority patent/US20220139924A1/en
Publication of CN113937058A publication Critical patent/CN113937058A/zh
Application granted granted Critical
Publication of CN113937058B publication Critical patent/CN113937058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供一种半导体结构的形成方法及半导体结构，半导体结构的形成方法，包括：提供基底，基底上形成有分立的位线结构；在位线结构侧壁形成第一牺牲层；形成填充位线结构之间间隙的第一介质层；图形化第一介质层与第一牺牲层形成通孔，在沿位线结构延伸的方向上，通孔与剩余的第一介质层和第一牺牲层交替排布，通孔暴露出基底中的有源区以及位线结构侧壁；在通孔的侧壁形成第二牺牲层，并填充通孔形成接触插塞；于接触插塞上形成接触结构；去除第一牺牲层形成第一空气间隙，去除第二牺牲层形成第二空气间隙。

Description

半导体结构的形成方法及半导体结构
技术领域
本发明涉及半导体领域，特别涉及一种半导体结构的形成方法及半导体结构。
背景技术
随着半导体器件集成度的提高，相邻导电结构之间的距离减小，例如，位线结构和电容接触窗之间的距离减小、位线结构和电容接触垫之间的距离减小、位线结构和位线结构之间的距离减小。由于导电结构之间的距离减小，会导致导电结构之间的寄生电容增加，从而造成形成的半导体器件性能变差。
现有技术中，通过形成空气间隙，以减少导电结构之间的寄生电容。
然而发明人发现：现有技术的制造过程中，若将空气间隙尺寸做的太宽，则后续不容易对空气间隙进行密封；若将空气间隙尺寸做的太窄，则空气间隙轮廓均匀性较差且降低寄生电容的效果较差。
发明内容
本发明实施例提供一种半导体结构的形成方法及半导体结构，通过形成第一空气间隙和第二空气间隙，降低寄生电容的效果较好，且形成的空气间隙容易进行密封。
为解决上述技术问题，本发明的实施例提供了一种半导体结构的形成方法，包括：提供基底，基底上形成有分立的位线结构；在位线结构侧壁形成第一牺牲层；形成填充位线结构之间间隙的第一介质层；图形化第一介质层与第一牺牲层形成通孔，在沿位线结构延伸的方向上，通孔与剩余的第一介质层和第一牺牲层交替排布，通孔暴露出基底中的有源区以及位线结构侧壁；在通孔的侧壁形成第二牺牲层，并填充通孔形成接触插塞；于接触插塞上形成接触结构；去除第一牺牲层形成第一空气间隙，去除第二牺牲层形成第二空气间隙。
在位线结构侧壁形成第一牺牲层，并在接触插塞的侧壁形成第二牺牲层；在后续的制造中通过去除第一牺牲层和第二牺牲层，形成位于位线结构侧壁的第一空气间隙和位于接触插塞侧壁的第二空气间隙。通过形成两层空气间隙与现有技术仅形成一层空气间隙相比，降低寄生电容的效果较好，且形成的空气间隙容易进行密封。
另外，图形化第一介质层与第一牺牲层形成通孔，包括：在位线结构以及第一介质层上形成第一掩膜层；图形化第一掩膜层，形成第一刻蚀开口，在位线结构延伸的方向上，第一掩膜层与第一刻蚀开口交替排布；基于第一刻蚀开口刻蚀暴露出的第一介质层和位线结构侧壁上的第一牺牲层，形成通孔。
另外，图形化第一介质层与第一牺牲层形成通孔，包括：在位线结构以及第一介质层上形成第一掩膜层；图形化第一掩膜层，形成第一刻蚀开口，在位线结构延伸的方向上，第一掩膜层与第一刻蚀开口交替排布；利用第一刻蚀开口去除部分第一介质层；在剩余的第一介质层上形成第二掩膜层；图形化第二掩膜层，形成第二刻蚀开口，第二刻蚀开口暴露出第一刻蚀开口侧壁的第一牺牲层；基于第二刻蚀开口，去除第二刻蚀开口侧壁的第一牺牲层，形成通孔。
另外，还包括：通孔暴露出的基底被部分刻蚀。
另外，填充通孔形成接触插塞之后，且于接触插塞上形成接触结构之前，还包括：去除第一介质层形成介质开口；形成填充介质开口的第二介质层。
另外，第二牺牲层的厚度大于第一牺牲层的厚度。另外，填充通孔形成接触插塞，包括：形成填充通孔的底导电层；刻蚀部分底导电层形成接触插塞，接触插塞顶部表面的高度低于位线结构顶部表面的高度。
另外，形成填充通孔的底导电层之前，还包括：在通孔的侧壁形成隔离层。
另外，填充通孔形成接触插塞之后，且于接触插塞顶部形成接触结构之前，还包括：在接触插塞上形成电连接层。通过形成接触插塞与接触结构之间的电连接层，降低电流在接触插塞与接触结构之间的传输损耗。
另外，还包括：对第一空气间隙和第二空气间隙进行封口处理，形成位于第一空气间隙和第二空气间隙顶部的封口层。
另外，对第一空气间隙和第二空气间进行封口处理之前，还包括：在接触结构的侧壁形成阻挡层。通过在接触结构与封口层之间形成阻挡层，防止接触结构中的导电粒子扩散到封口层之中，从而使分立的接触结构之间形成电连接。
本发明实施例还提供了一种半导体结构，包括：基底以及位于基底顶部的分立的位线结构；介质层以及接触插塞，介质层与接触插塞位于分立的位线结构之间的间隙中，且于位线结构延伸的方向上，接触插塞与介质层交替排布；接触结构，位于接触插塞上；第一空气间隙，位于介质层与位线结构之间；第二空气间隙，环绕接触插塞，且部分第二空气间隙位于位线结构与接触插塞之间。
另外，位于位线结构侧壁的第一空气间隙与第二空气间隙相连通。
另外，第二空气间隙的宽度大于第一空气间隙的宽度。
另外，还包括隔离层，隔离层位于第二空气间隙与接触插塞之间。
另外，第一空气间隙的宽度范围为0.1nm-5nm。
另外，第二空气间隙的宽度范围为1nm-6nm。
另外，接触结构和接触插塞在基底上的投影部分相交。
另外，接触插塞呈对齐阵列分布，接触结构呈交错阵列分布。
另外，接触结构部分位于位线结构之间的间隙中。
另外，半导体结构还包括隔离层，所述隔离层位于所述第二空气间隙与所述接触插塞之间。
本实施例包括位于位线结构侧壁的第一空气间隙和位于接触插塞侧壁的第二空气间隙。两层空气间隙与现有技术的一层空气间隙相比，降低寄生电容的效果较好，且形成的空气间隙容易进行密封。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1至图22为本发明第一实施例提供的半导体结构的形成方法中各步骤对应的俯视结构示意图以及剖面结构示意图；
图23和图24为本发明第一实施例提供的半导体结构的形成方法中的形成空气间隙的局部放大示意图。
具体实施方式
现有技术的制造过程中，若将空气间隙尺寸做的太宽，则不容易后续对空气间隙进行密封；若将空气间隙尺寸做的太窄，则空气间隙轮廓均匀性较差且降低寄生电容的效果较差。
为解决上述问题，本发明第一实施例提供了一种半导体结构的形成方法，包括：提供基底，基底上形成有分立的位线结构；在位线结构侧壁形成第一牺牲层；形成填充位线结构之间间隙的第一介质层；图形化第一介质层与第一牺牲层形成通孔，在沿位线结构延伸的方向上，通孔与剩余的第一介质层和第一牺牲层交替排布，通孔暴露出基底中的有源区以及位线结构侧壁；在通孔的侧壁形成第二牺牲层，并填充通孔形成接触插塞；于接触插塞上形成接触结构；去除第一牺牲层形成第一空气间隙，去除第二牺牲层形成第二空气间隙。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1至图22为本发明实施例提供的半导体结构的形成方法各步骤对应的剖面结构示意图，下面对本实施例的半导体结构的形成方法进行具体说明。
参考图1和图2，提供基底100，基底100上形成有分立的位线结构103。
参考图1，提供包括有源区101和字线结构102的基底100。
多个有源区101相互平行间隔排布，字线结构102和位线结构103相互垂直，单个有源区101和两个字线结构102相交。需要说明的是，基底100中还包括除字线结构102和有源区101外的其他半导体结构，例如浅沟槽隔离结构110(参考图2)等，由于其他半导体结构并不涉及到本发明的核心技术，在此不过多进行赘述；本领域技术人员可以理解基底100中还包括除字线结构102和有源区101外的其他半导体结构，用于半导体结构的正常运行。
基底100的材料可以包括蓝宝石、硅、碳化硅、砷化镓、氮化铝或者氧化锌等；在本实施例中基底100采用硅材料，本领域技术人员清楚，本实施例采用硅材料作为基底100是为了方便本领域技术人员对后续形成方法的理解，并不构成限定，在实际应用过程中，可以根据需求选择合适的基底的材料。
参考图1和图2，在基底100上形成分立的位线结构103。
位线结构103延伸的方向与字线结构102延伸的方向相互垂直。位线结构103包括依次堆叠设置的位线接触层113、金属层123以及顶层介质层133。在垂直位线结构103延伸方向上的截面上，相邻的两个位线结构103中只有一个位线结构103连接基底100中的有源区101。
位线接触层113的材料包括钨或多晶硅；金属层123可以为一种导电材料或者由多种导电材料构成，例如掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等；顶层介质层133的材料包括氮化硅、二氧化硅或氮氧化硅，在本实施例中，顶层介质层133的材料为氮化硅。
参考图3和图4，在位线结构103侧壁形成第一牺牲层104。
第一牺牲层104位于位线结构103侧壁，用于后续刻蚀形成位于位线结构103侧壁的第一空气间隙，即第一牺牲层104采用容易被刻蚀的材料。
具体地，第一牺牲层104的材料为含碳材料，后续在去除第一牺牲层104形成第一空气间隙的过程中，可采用灰化的方式去除牺牲层；灰化气体与含碳材料反应生成二氧化碳气体，将第一牺牲层104转换成气体二氧化碳，从而除去第一牺牲层104；并且避免了在形成空气间隙的过程中对空气隔离结构的侧壁形成较大的冲击，从而发生的坍塌现象。在其他实施例中，第一牺牲层可以采用与周围材料具有高刻蚀选择比的材料，例如氧化硅。采用湿法刻蚀工艺去除所述第一牺牲层，从而形成第一空气间隙。
在本实施例中，在平行于基底100表面的方向上，第一牺牲层104的厚度为0.1nm～5nm，例如0.5nm、1.0nm、1.5nm、2.0nm、2.5nm、3.0nm、3.5nm、4.0nm或者4.5nm。
具体地，在位线结构103侧壁以及基底100顶部表面形成第一牺牲膜。在本实施例中，采用原子层沉积工艺的方式形成第一牺牲膜，采用原子层沉积工艺形成的第一牺牲膜具有良好的覆盖性；在其他实施例中，例如，可以采用500℃或600℃下进行化学气相沉积的方法形成第一牺牲膜。需要说明是的，上述采用化学气相沉积的具体温度参数的举例说明，仅便于本领域技术人员的理解，并不构成对本方案的限定，在实际应用中只要符合上述范围中的参数都应落入本发明的保护范围中。
去除基底100顶部表面的第一牺牲膜，形成第一牺牲层104。此时形成的第一牺牲层104仅位于位线结构103的侧壁。
参考图5至图14，形成填充相邻位线结构103之间间隙的第一介质层106，图形化第一介质层106与第一牺牲层104形成通孔107，通孔107暴露出基底100中的有源区101，且在沿位线结构103延伸的方向上，通孔107与剩余的第一介质层106和第一牺牲层104交替排布，且通孔107侧壁暴露出位线结构103侧壁，在通孔107侧壁形成第二牺牲层108，并填充通孔107形成接触插塞109。
具体地，参考图5和图6，形成填充相邻位线结构103之间间隙的第一介质层106。
参考图7和图8，本实施例中，图形化第一介质层106与第一牺牲层104形成通孔107，包括：在位线结构103以及第一介质层106上形成第一掩膜层。图形化第一掩膜层，形成第一刻蚀开口，在位线结构103延伸的方向上，第一掩膜层与第一刻蚀开口交替排布。基于第一刻蚀开口刻蚀暴露出的第一介质层106和位线结构103侧壁上的第一牺牲层104，形成所述通孔107。具体的，形成的第一介质层106与顶层介质层133的材料不相同，所述第一刻蚀开口为与位线结构103延伸方向相交的线状图形，利用线状图形以及第一介质层106和顶层介质层133的刻蚀选择比自对准的刻蚀形成通孔107。
在一个例子中，顶层介质层133的材料为氮化硅，第一介质层106的材料为氧化硅，第一牺牲层104的材料为含碳材料，如无定形碳，碳氧化硅等。利用氧化硅与氮化硅的刻蚀选择比，以及含碳层与氮化硅的刻蚀选择比自对准的刻蚀去除氧化硅与含碳层以形成通孔107。在其他实施例中，还需要刻蚀第一介质层底部的部分基底，以暴露出基底中的有源区。
在其他实施例中，图形化第一介质层与第一牺牲层形成通孔，包括：在位线结构以及第一介质层上形成第一掩膜层；图形化第一掩膜层，形成第一刻蚀开口，在位线结构延伸的方向上，第一掩膜层与第一刻蚀开口交替排布；利用第一刻蚀开口去除部分第一介质层；在剩余的第一介质层上形成第二掩膜层，图形化第二掩膜层，形成第二刻蚀开口，所述第二刻蚀开口暴露出第一刻蚀开口侧壁的第一牺牲层；基于第二刻蚀开口，去除第二刻蚀开口侧壁的第一牺牲层，形成所述通孔。
具体的，先利用第一掩膜层和第一刻蚀开口刻蚀第一介质层，再利用第二掩膜层和第二刻蚀开口刻蚀第一牺牲层，如此设置，增大工艺的可调性。此外，还可以刻蚀第一介质层底部的部分基底，以暴露出基底中的有源区。参考图9和图10，在通孔107侧壁形成第二牺牲层108。第二牺牲层108位于通孔107侧壁，用于后续刻蚀形成环绕通孔107侧壁的第二空气间隙，即第二牺牲层108采用容易被刻蚀的材料。
具体地，第二牺牲层108的材料为含碳材料，后续在去除第二牺牲层108形成空气间隙的过程中，可采用灰化的方式去除牺牲层；灰化气体与含碳材料反应生成二氧化碳气体，将固体第二牺牲层108转换成气体二氧化碳，从而除去牺牲层；并且避免了在形成空气间隙的过程中对空气隔离结构的侧壁形成较大的冲击，从而发生的坍塌现象。在本实施例中，形成第二牺牲层108的方法与上述形成第一牺牲层104的方式相同，在此不过多赘述。
在其他实施例中，可以采用湿法刻蚀的方法去除第一牺牲层104和第二牺牲层108。
在本实施例中，第二牺牲层108的厚度大于第一牺牲层104的厚度。由于围绕接触插塞109形成的第二牺牲层108具有拐角，同宽度情况下第二牺牲层108相较于第一牺牲层104会更难去除，第二牺牲层108的厚度大于第一牺牲层104的厚度以保证第二牺牲层108可以被完全去除。
在本实施例中，第二牺牲层108的厚度为1nm～6nm，例如1nm、2nm、3nm、4nm或者5nm。
需要说明的是，在其他实施例中，第二牺牲层也可以设置为与第一牺牲层的厚度相同，或者第二牺牲层的厚度小于第一牺牲层。
在本实施例中，在形成填充通孔107的底导电层之前，还包括：在第二牺牲层108侧壁形成隔离层105。
参考图11至图13，填充通孔107形成接触插塞109。
具体地，参考图12，填充通孔107形成底导电层119，底导电层119的高度与位线结构103的高度一致，底导电层的材料为多晶硅或锗化硅，用于与基底100中的有源区101形成电连接。
参考图13，刻蚀部分底导电层119形成接触插塞109，接触插塞109的高度低于位线结构103顶部表面的高度。
填充通孔107形成接触插塞109之后，且于所述接触插塞109上形成接触结构之前，还包括：在接触插塞109上形成电连接层(未图示)。通过形成接触插塞109与接触结构之间的电连接层(未图示)，降低电流在接触插塞109与接触结构之间的传输损耗。
本实施例中，参考图14，填充通孔107形成接触插塞109之后，且于所述接触插塞109上形成接触结构之前，还包括：去除剩余的第一介质层106形成介质开口；形成填充所述介质开口的第二介质层201。具体地，利用第一介质层106和周围的顶层介质层133以及接触插塞109的材质不同，可以自对准的刻蚀第一介质层106形成介质开口，节约工艺成本。同时，通过在第一介质层106上刻蚀形成通孔107，以及通过第二介质层201取代第一介质层106作为隔离介质，使得工艺的调整冗余度更大。例如，采用容易刻蚀的氧化硅作为第一介质层106以减少通孔107的刻蚀难度，采用氮化硅作为第二介质层201以起到更好的隔离效果。
参考图15至图17，于接触插塞109上形成接触结构202。
具体地，参考图15，在接触插塞109顶部表面以及位线结构103顶部表面形成顶导电层212。
顶导电层212可以为一种导电材料或者由多种导电材料构成，例如掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等，在本实施例中，顶导电层212采用钨材料，钨的电阻小，可以进一步减少电流的传输损耗。
参考图16以及图17，图形化所述顶导电层212形成接触结构202，接触结构202包括高于位线结构103顶部表面部分以及低于位线结构103顶部表面部分，其中，低于位线结构103顶部表面部分与接触插塞109共同构成接触窗。高于位线结构103顶部表面部分作为接触垫(landing pad)用于与后续形成的存储单元形成电连接。
参考图18和图19，去除第一牺牲层104形成第一空气间隙203，去除第二牺牲层108形成第二空气间隙，其局部方法示意图参考图23和图24。
在本实施例中，采用灰化或湿法刻蚀的方式去除第一牺牲层104和第二牺牲层108。
具体的，采用灰化工艺去除牺牲层形成空气间隙，形成的空气间隙的宽度约等于牺牲层的厚度。其中，灰化工艺的工艺参数包括：灰化气体流量为10000sccm～15000sccm，温度为150℃～350℃，压强为500～800mT。具体地，气流流量可以为11000sccm、12000sccm、13000sccm或14000sccm；温度可以为200℃、250℃或300℃；压强可以为600mT或700mT。需要说明是的，上述对气体流量参数、温度参数和压强参数的举例说明，仅为便于本领域技术人员的理解，并不构成对本方案的限定，在实际应用中只要符合上述范围中的参数都应落入本发明的保护范围中。
灰化工艺采用的灰化气体包括氮气、氢气或氧气其中的一种或几种的组合；灰化气体与采用含碳材料形成的牺牲层发生化学反应，固态的牺牲层反应后生成气态的二氧化碳，从固态变为气态，从而形成空气间隙。采用灰化工艺形成空气间隙时，不会对空气间隙的侧壁造成较大的冲击力，避免了外层侧壁坍塌的现象。
此时形成的第二空气间隙204位于隔离层105与位线结构103之间，还位于隔离层105与第二介质层201之间，形成的第一空气间隙203位于位线结构103与第二介质层201之间，且位于位线结构103之间的第一空气间隙203与第二空气间隙204相连通。
参考图23，相邻位线结构103结构之间包括第一空气间隙203、第二空气间隙204、隔离层105、接触插塞109和第二介质层201。其中第一空气间隙203位于位线结构103与第二介质层201之间；在沿着位线结构103延伸的方向上，第二介质层201与接触插塞109交替排布，位于接触插塞109侧壁的隔离层105，第二空气间隙204环绕隔离层105的侧壁，且位于位线结构103侧壁的第一空气间隙203与第二空气间隙204相连通。在其他实施例中，第二介质层的位置也可以为第一介质层。
在其他实施例不形成隔离层的工艺中，参考图24，相邻位线结构103结构之间包括第一空气间隙、第二空气间隙204、接触插塞109和第二介质层201。其中第一空气间隙203位于位线结构103与第二介质层201之间；在沿着位线结构103延伸的方向上，第二介质层201与接触插塞109交替排布，第二空气间隙204环绕接触插塞109的侧壁，且位于位线结构103侧壁的第一空气间隙203与第二空气间隙204相连通。在其他实施例中，第二介质层的位置也可以为第一介质层。
参考图20和图21，在接触结构顶部表面以及侧壁形成阻挡层205。通过在接触结构202与后续形成的封口层之间形成阻挡层，防止接触结构202中的导电粒子扩散到封口层之中，从而使分立的接触结构202之间形成电连接。
参考图22，对第一空气间隙和第二空气间隙进行封口处理，形成位于空气间隙顶部的封口层206，封口层206的顶部表面的高度大于接触结构202顶部表面的高度。
在位线结构侧壁形成第一牺牲层，并在接触插塞的侧壁形成第二牺牲层；在后续的制造中通过去除第一牺牲层和第二牺牲层，形成位于位线结构侧壁的第一空气间隙和位于接触插塞侧壁的第二空气间隙。通过形成两层空气间隙与现有技术仅形成一层空气间隙相比，降低寄生电容的效果较好，且形成的空气间隙容易进行密封。
上面各种步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其流程的核心设计都在该专利的保护范围内。
本发明第二实施例涉及一种半导体结构。
参考图20和图22，以下将结合附图对本实施例提供的半导体结构进行详细说明，与第一实施例相同或相应的部分，以下将不做详细赘述。
半导体结构，包括：基底100以及位于基底100上分立的位线结构103；介质层201以及接触插塞109，位于分立的位线结构103之间的间隙中，且于位线结构103延伸的方向上，接触插塞109与介质层201交替排布；接触结构202，位于接触插塞109上；第一空气间隙203，位于介质层201与位线结构103之间；第二空气间隙204，环绕接触插塞109，且部分第二空气间隙204位于位线结构103与接触插塞109之间。
基底100的材料可以包括蓝宝石、硅、碳化硅、砷化镓、氮化铝或者氧化锌等；在本实施例中基底100采用硅材料，本领域技术人员清楚，本实施例采用硅材料作为基底100是为了方便本领域技术人员对后续形成方法的理解，并不构成限定，在实际应用过程中，可以根据需求选择合适的基底的材料。
多个有缘区101相互平行间隔排布，字线结构102和位线结构103相互垂直，单个有源区101和两个字线结构102相交。需要说明的是，基底100中还包括除字线结构102和有源区101外的其他半导体结构，例如浅沟槽隔离结构110(参考图2)等，由于其他半导体结构并不涉及到本发明的核心技术，在此不过多进行赘述；本领域技术人员可以理解基底100中还包括除字线结构102和有源区101外的其他半导体结构，用于半导体结构的正常运行。
位线结构103延伸的方向与字线结构102延伸的方向相互垂直。位线结构103包括依次堆叠设置的位线接触层113、金属层123以及顶层介质层133。在垂直位线结构103延伸方向上的截面上，相邻的两个位线结构103中只有一个位线结构103连接基底100中的有源区101。
位线接触层113的材料包括钨或多晶硅；金属层123可以为一种导电材料或者由多种导电材料构成，例如掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等；顶层介质层133的材料包括氮化硅、二氧化硅或氮氧化硅，在本实施例中，顶层介质层133采用氮化硅材料。
介质层201与顶层介质层133的材料相同；接触插塞109的材料为多晶硅或锗化硅，用于与基底100中的有源区101形成电连接。
接触结构202包括高于位线结构103顶部表面部分以及位线结构103之间的间隙中，其中，低于位线结构103顶部表面部分与接触插塞109共同构成接触窗。高于位线结构103顶部表面部分作为接触垫(landing pad)用于与后续形成的存储单元形成电连接。具体的，接触插塞109呈对齐阵列分布，接触结构202呈交错阵列分布。接触结构202和接触插塞109在基底上的投影部分相交，使得第一牺牲层104和第二牺牲层108至少被部分暴露出来，以利于后续刻蚀形成空气间隙。在本实施例中，接触结构202可以为一种导电材料或者由多种导电材料构成，例如掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等，在本实施例中，接触结构202采用钨材料，钨的电阻小，可以进一步减少电流的传输损耗。
本实施例中，位于位线结构103侧壁的第一空气间隙203与第二空气间隙204相连通。
在本实施例中，第二空气间隙204的宽度大于第一空气间隙203的宽度。具体地，第二空气间隙204的宽度为1nm～6nm，例如1nm、2nm、3nm、4nm或者5nm；第一空气间隙203的宽度为0.1nm～5nm，例如0.5nm、1.0nm、1.5nm、2.0nm、2.5nm、3.0nm、3.5nm、4.0nm或者4.5nm。
在本实施例中，半导体结构还包括隔离层105，隔离层105位于第二空气间隙204与接触插塞109之间，即隔离层105环绕接触插塞109的侧壁设置，第二空气间隙204环绕隔离层105的侧壁设置。隔离层105的材料为绝缘材料，例如氮化硅、氮氧化硅或氧化硅等材料。本实施例中，隔离层105的材料与顶层介质层133材料相同，即隔离层105采用氮化硅材料。
本实施例包括位于位线结构侧壁的第一空气间隙和位于接触插塞侧壁的第二空气间隙。两层空气间隙与现有技术的一层空气间隙相比，降低寄生电容的效果较好，且形成的空气间隙容易进行密封。
由于第一实施例与本实施例相互对应，因此本实施例可与第一实施例互相配合实施。第一实施例中提到的相关技术细节在本实施例中依然有效，在第一实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在第一实施例中。
本领域的普通技术人员可以理解，上述各实施例是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有分立的位线结构；
在所述位线结构侧壁形成第一牺牲层；
形成填充所述位线结构之间间隙的第一介质层；
图形化所述第一介质层与所述第一牺牲层形成通孔，在沿所述位线结构延伸的方向上，所述通孔与剩余的所述第一介质层和所述第一牺牲层交替排布，所述通孔暴露出所述基底中的有源区以及所述位线结构的部分侧壁；
在所述通孔的侧壁形成第二牺牲层，并填充所述通孔形成接触插塞；
于所述接触插塞上形成接触结构；
去除所述第一牺牲层形成第一空气间隙，去除所述第二牺牲层形成第二空气间隙。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述图形化所述第一介质层与所述第一牺牲层形成通孔，包括：
在所述位线结构、所述第一牺牲层以及所述第一介质层上形成第一掩膜层；
图形化所述第一掩膜层，形成第一刻蚀开口，在所述位线结构延伸的方向上，所述第一掩膜层与所述第一刻蚀开口交替排布；
基于所述第一刻蚀开口刻蚀暴露出的所述第一介质层和位线结构侧壁上的所述第一牺牲层，形成所述通孔。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，还包括：
所述通孔暴露出的所述基底被部分刻蚀。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述填充所述通孔形成接触插塞之后，且所述于所述接触插塞上形成接触结构之前，还包括：
去除所述第一介质层形成介质开口；
形成填充所述介质开口的第二介质层。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二牺牲层的厚度大于所述第一牺牲层的厚度。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述填充所述通孔形成接触插塞，包括：
形成填充所述通孔的底导电层；
刻蚀部分所述底导电层形成所述接触插塞，所述接触插塞顶部表面的高度低于所述位线结构顶部表面的高度。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述形成填充所述通孔的底导电层之前，还包括：
在所述通孔的侧壁形成隔离层。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述填充所述通孔形成接触插塞之后，且所述于所述接触插塞上形成接触结构之前，还包括：在所述接触插塞上形成电连接层。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：对所述第一空气间隙和所述第二空气间隙进行封口处理，形成位于所述第一空气间隙和所述第二空气间隙顶部的封口层。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述对所述第一空气间隙和所述第二空气间隙进行封口处理之前，还包括：在所述接触结构的侧壁形成阻挡层。
11.一种半导体结构，其特征在于，包括：
基底以及位于所述基底上分立的位线结构；
介质层以及接触插塞，所述介质层与所述接触插塞位于分立的位线结构之间的间隙中，且于所述位线结构延伸的方向上，所述接触插塞与所述介质层交替排布；
接触结构，位于所述接触插塞上；
第一空气间隙，位于所述介质层与所述位线结构之间；
第二空气间隙，环绕所述接触插塞的四周，且部分所述第二空气间隙位于所述位线结构与所述接触插塞之间，所述第二空气间隙位于所述基底表面，所述第二空气间隙与所述第一空气间隙连通。
12.根据权利要求11所述的半导体结构，其特征在于，所述第二空气间隙的宽度大于所述第一空气间隙的宽度。
13.根据权利要求11所述的半导体结构，其特征在于，还包括隔离层，所述隔离层位于所述第二空气间隙与所述接触插塞之间。
14.根据权利要求12所述的半导体结构，其特征在于，所述第一空气间隙的宽度范围为0.1nm-5nm。
15.根据权利要求12所述的半导体结构，其特征在于，所述第二空气间隙的宽度范围为1nm-6nm。
16.根据权利要求11所述的半导体结构，其特征在于，所述接触结构和所述接触插塞在所述基底上的投影部分相交。
17.根据权利要求16所述的半导体结构，其特征在于，所述接触插塞呈对齐阵列分布，所述接触结构呈交错阵列分布。
18.根据权利要求17所述的半导体结构，其特征在于，所述接触结构部分位于所述位线结构之间的所述间隙中。
CN202010673713.XA 2020-07-14 2020-07-14 半导体结构的形成方法及半导体结构 Active CN113937058B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010673713.XA CN113937058B (zh) 2020-07-14 2020-07-14 半导体结构的形成方法及半导体结构
PCT/CN2021/092896 WO2022012128A1 (zh) 2020-07-14 2021-05-10 半导体结构的形成方法及半导体结构
US17/575,149 US20220139924A1 (en) 2020-07-14 2022-01-13 Method for forming semiconductor structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010673713.XA CN113937058B (zh) 2020-07-14 2020-07-14 半导体结构的形成方法及半导体结构

Publications (2)

Publication Number Publication Date
CN113937058A CN113937058A (zh) 2022-01-14
CN113937058B true CN113937058B (zh) 2023-01-31

Family

ID=79273930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010673713.XA Active CN113937058B (zh) 2020-07-14 2020-07-14 半导体结构的形成方法及半导体结构

Country Status (3)

Country Link
US (1) US20220139924A1 (zh)
CN (1) CN113937058B (zh)
WO (1) WO2022012128A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3998631B1 (en) * 2020-09-18 2024-01-24 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method therefor
CN114582796A (zh) * 2022-05-06 2022-06-03 成都高真科技有限公司 一种半导体器件制造工艺中位线空气间隔的形成方法
CN115132777B (zh) * 2022-08-31 2022-11-25 睿力集成电路有限公司 半导体结构及其形成方法、存储器
WO2024208019A1 (zh) * 2023-04-03 2024-10-10 长鑫科技集团股份有限公司 半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280608A (zh) * 2014-07-25 2016-01-27 爱思开海力士有限公司 具有气隙的半导体器件及其制造方法
CN106816430A (zh) * 2015-11-27 2017-06-09 三星电子株式会社 包括空气间隔物的半导体器件
CN107706179A (zh) * 2016-08-08 2018-02-16 三星电子株式会社 半导体存储器件
CN110718502A (zh) * 2018-07-13 2020-01-21 爱思开海力士有限公司 具有气隙的半导体器件以及用于制造其的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101564052B1 (ko) * 2009-05-11 2015-10-28 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR101979752B1 (ko) * 2012-05-03 2019-05-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101916221B1 (ko) * 2012-09-14 2018-11-08 삼성전자 주식회사 반도체 소자 및 그 제조 방법
KR102188063B1 (ko) * 2015-01-21 2020-12-07 삼성전자 주식회사 반도체 소자
CN106941097A (zh) * 2016-01-05 2017-07-11 华邦电子股份有限公司 半导体装置及其制造方法
CN110718550B (zh) * 2018-07-12 2023-11-28 三星电子株式会社 半导体器件及制造其的方法
CN110875314B (zh) * 2018-08-30 2024-09-13 长鑫存储技术有限公司 位线结构及其制备方法、存储器
CN113937059A (zh) * 2020-07-14 2022-01-14 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280608A (zh) * 2014-07-25 2016-01-27 爱思开海力士有限公司 具有气隙的半导体器件及其制造方法
CN106816430A (zh) * 2015-11-27 2017-06-09 三星电子株式会社 包括空气间隔物的半导体器件
CN107706179A (zh) * 2016-08-08 2018-02-16 三星电子株式会社 半导体存储器件
CN110718502A (zh) * 2018-07-13 2020-01-21 爱思开海力士有限公司 具有气隙的半导体器件以及用于制造其的方法

Also Published As

Publication number Publication date
WO2022012128A1 (zh) 2022-01-20
US20220139924A1 (en) 2022-05-05
CN113937058A (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
CN113937058B (zh) 半导体结构的形成方法及半导体结构
KR102482369B1 (ko) 반도체 소자 및 그 제조 방법
CN113937059A (zh) 半导体结构的形成方法及半导体结构
KR100587635B1 (ko) 반도체소자의 제조 방법
KR102171265B1 (ko) 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법
CN114420642B (zh) 半导体结构的形成方法以及半导体结构
US7396772B2 (en) Method for fabricating semiconductor device having capacitor
CN113053825B (zh) 半导体结构的形成方法及半导体结构
JP5190205B2 (ja) 半導体素子の製造方法
CN114068545B (zh) 半导体结构及其制作方法
WO2022088788A1 (zh) 半导体结构的形成方法以及半导体结构
KR20080060021A (ko) 반도체 소자의 제조방법
US7842593B2 (en) Semiconductor device and method for fabricating the same
CN112951760B (zh) 存储器及其形成方法
US7435677B2 (en) Method for fabricating semiconductor device
CN112652623B (zh) 半导体器件的制作方法
US20050136642A1 (en) Method for fabricating semiconductor device
KR100667653B1 (ko) 반도체 장치 및 그 제조 방법
CN113555322B (zh) 存储器的形成方法及存储器
KR100927777B1 (ko) 메모리 소자의 제조방법
US20120156849A1 (en) Method for fabricating semiconductor device
KR20040057485A (ko) 반도체소자 제조 방법
US11956944B2 (en) DRAM semiconductor structure formation method and DRAM semiconductor structure
US20220130836A1 (en) Semiconductor structure formation method and semiconductor structure
US20230040873A1 (en) Buried bit line structure, method for fabricating buried bit line structure, and memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant