CN100461422C - 具有侧向偏移存储节点的动态随机存取存储器单元及其制造方法 - Google Patents

具有侧向偏移存储节点的动态随机存取存储器单元及其制造方法 Download PDF

Info

Publication number
CN100461422C
CN100461422C CNB031471684A CN03147168A CN100461422C CN 100461422 C CN100461422 C CN 100461422C CN B031471684 A CNB031471684 A CN B031471684A CN 03147168 A CN03147168 A CN 03147168A CN 100461422 C CN100461422 C CN 100461422C
Authority
CN
China
Prior art keywords
separately
memory node
memory
region
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031471684A
Other languages
English (en)
Other versions
CN1495906A (zh
Inventor
李尚炫
裴东一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1495906A publication Critical patent/CN1495906A/zh
Application granted granted Critical
Publication of CN100461422C publication Critical patent/CN100461422C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

DRAM单元包括在集成电路衬底中的公共源区，以及在集成电路衬底中的第一和第二源区，它们中的各自的一个从公共漏区沿着各自的第一和第二相反的方向横向偏移。第一和第二存储节点位于集成电路衬底上，它们中的各自的一个电连接到第一和第二源区中的一个。第一和第二存储节点从各自的第一和第二源区沿着第一方向横向偏移。

Description

具有侧向偏移存储节点的动态随机存取存储器单元及其制造方法
相关申请
本申请要求2002年7月8日提交的第2002-0039386号韩国专利申请的权利，并在此对其内容进行交叉引用。
技术领域
本发明涉及半导体存储器件，并且特别涉及动态随机存取存储器件(DRAM)的存储单元。
背景技术
集成电路存储器件已经广泛地用于个人、商业和工业应用。如本领域中的普通技术人员所知的，集成电路存储器件可以分为动态随机存取存储器件(DRAM)和静态随机存取存储器件(SRAM)。DRAM器件需要更新来保护存储于其中的数据丢失。而另一方面，SRAM器件不需要更新。如本领域中的普通技术人员所知的，DRAM存储器单元可以包括晶体管，诸如场效应管，经常指金属氧化物半导体(MOS)晶体管，和电容器。
如本领域中的普通技术人员所知的，DRAM存储器件包括单元阵列区和外围电路区。该单元阵列区具有多个有源区，它们是两个沿着行和列的有一定尺寸的区，和一对横跨各有源区的字线。同样，第一和第二源区形成在各个有源区的各个相对的端，并且共用(共享)的漏区形成在该对字线之间的有源区。因此，在各个有源区的每一个中放置有一对存取晶体管(access transistor)。
此外，第一和第二单元电容器(cell capacitor)分别形成在第一和第二源区之上。该第一和第二单元电容器分别电连接到各自的第一和第二源区。结果，在每个有源区形成了一对单元。每个单元电容器包括下或者存储节点，电连接到第一或者第二源区、堆叠在存储节点上的介质层、以及堆叠在介质层上的上或者板电极。
在传统的DRAM单元中，当从顶视平面图的时候，存储节点具有椭圆形或者矩形。换句话讲，存储节点具有的宽度小于其长度。因此，当存储节点的高度增加，以便增加单元电容器的电容量的时候，存储节点可以向着其宽度方向倾倒。特别地，当具有存储节点的衬底转动以便从衬底上除去清洁溶液或者去离子水的时候，存储节点可以向着其宽度方向倾斜。因此，相邻的存储节点可以彼此电连接，从而产生微小的问题。
具有矩形多边形的存储节点或者圆形存储节点的DRAM器件公开在了日本专利公开第2000-150824中。这种半导体器件包括多个有源区，它们两维地沿着行和列排列。该有源区包括第一到第四有源区。第一有源区的放置使得第一和第二间距分别沿着X轴和Y轴。这里，X轴和Y轴分别与行和列平行。第二有源区排列在相对于第一有源区分别沿着X轴和Y轴平行移动了第一间距的四分之一和第二间距的四分之一的位置上，并且第三有源区排列在相对于第一有源区分别沿着X轴和Y轴平行移动了第一间距的一半和第二间距的一半的位置上。同样，第四有源区排列在相对于第一有源区分别沿着X轴和Y轴平行移动了第一间距的四分之三和第二间距的四分之三的位置上。同样，第一源区形成在有源区的一个末端，并且第二源区形成在有源区的另一个末端。存储节点形成在第一和第二源区之上。
根据日本专利公开第2000-150824号，很难在形成存储节点的过程中增加对准边缘(alignment margin)，由于在位线焊盘和毗邻位线焊盘的存储节点接触孔之间的间隙可以小于最小的设计规则。此外，可以理想地增加MOS晶体管的沟道的宽度和沟道长度，以便改善形成在有源区的存取MOS晶体管的的特性。换句话讲，可能需要增加与有源区重叠的字线的宽度和重叠字线的有源区的宽度。但是，根据公开的日本专利公开第2000-150824的有源区的轮廓，增加与有源区重叠的字线的宽度和重叠字线的有源区的宽度是不容易的。
发明内容
根据本发明的一些实施例，DRAM单元阵列区包括：隔离层，位于半导体衬底的预定区域，来定义有源区。一对存取晶体管(即，第一MOS晶体管和第二MOS晶体管)位于有源区。第一MOS晶体管包括在有源区的一端的第一杂质区，并且第二MOS晶体管包括在有源区的另一端的第二杂质区。第一杂质区用作第一MOS晶体管的源区，并且第二杂质区用作第二MOS晶体管的源区。第一存储节点和第二存储节点位于包括第一和第二MOS晶体管的衬底上。该第一存储节点电连接到第一杂质区，并且第二存储节点电连接到第二杂质区。第一和第二存储节点的中心轴线穿过分别从第一和第二杂质区的中心点彼此向着一个方向以预定距离分开的第一位置和第二位置。该单一的方向与有源区的长度方向平行。
在另外的实施例中，第一和第二MOS晶体管包括横跨有源区的一对字线(即，一对栅电极)。该栅电极延伸到横跨过隔离层。在其他的实施例中，有源区上的栅电极的宽度大于隔离层上的栅电极的宽度。此外，在另外的实施例中，与栅电极重叠的有源区的宽度大于源区的宽度。
在一些实施例中，第一接触栓塞和第二接触栓塞可以分别位于第一和第二杂质区。第一和第二接触栓塞的中心轴线分别穿过第一和第二杂质区的中心点。在一些实施例中，第一存储节点焊盘插入到第一接触栓塞和第一存储节点之间。同样地，在一些实施例中，第二存储节点焊盘插入到第二接触栓塞和第二存储节点之间。在一些实施例中，第一存储节点焊盘的中心线位于第一接触栓塞的中心轴线和第一存储节点的中心轴线之间。同样，第二存储节点焊盘的中心线位于第二接触栓塞的中心轴线和第二存储节点的中心轴线之间。
在一些实施例中，预定的距离小于有源区的中心点和第一和第二杂质区的中心点之间的距离。在一些实施例中，第一存储节点的中心轴线通过靠近第一杂质区并且位于第二MOS晶体管的对面的隔离层，并且第二存储节点的中心轴线通过第二MOS晶体管的沟道区。
在一些实施例中，当从顶视平面图的情况下，第一和第二存储节点具有矩形的多边形状(即，等边和角)或者圆形。此外，从透视图的角度看，第一和第二存储节点可以具有圆柱形状。
根据本发明的另外的实施例，DRAM单元阵列区包括多个有源区，它们是两维地沿着行和列排列的。有源区包括第一有源区和第二有源区。该有源区是隔离层定义的。该第一有源区被排列为具有分别沿着X轴和Y轴的第一和第二间距。X轴平行于行并且Y轴平行于列。同样，第二有源区位于以便第一有源区分别平行地沿着X和Y轴平移半个第一间距和半个第二间距的位置上。
第一MOS晶体管和第二MOS晶体管每个都位于第一有源区。该第一和第二MOS晶体管的放置使得第一和第二MOS晶体管彼此串联。同样，第三MOS晶体管和第四MOS晶体管每个都位于第二有源区。第三和第四MOS晶体管也彼此串联。第一存储节点到第四存储节点位于具有第一到第四MOS晶体管的衬底上。该第一和第二MOS晶体管包括第一杂质区和第二杂质区，它们位于第一有源区的相对的末端，以便分别用于第一和第二MOS晶体管的源区。同样地，该第三和第四MOS晶体管包括第三杂质区和第四杂质区，它们位于第二有源区的相对的末端，以便分别用于第三和第四MOS晶体管的源区。第一到第四存储节点分别电连接到第一到第四杂质区。第一和第二存储节点的中心轴线分别穿过从第一和第二杂质区的中心点以预定的距离向着X轴的负方向彼此分开的第一和第二位置。相反，第三和第四存储节点的中心轴线分别穿过从第三和第四杂质区的中心点以预定的距离向着X轴的正方向彼此分开的第三和第四位置。
在一些实施例中，第一和第二MOS晶体管包括第一和第二横跨过第一有源区的第一和第二平行栅电极，并且第三和第四MOS晶体管包括横跨第二有源区的第三和第四平行栅电极。在一些实施例中，在第一和第二有源区上的栅电极的宽度大于隔离层上的栅电极的宽度。此外，在另外的实施例中，与栅电极重叠的有源区的宽度大于源区的宽度。
在一些实施例中，第一接触栓塞到第四接触栓塞可以分别位于第一到第四杂质区。第一到第四接触栓塞的中心轴线分别穿过第一到第四杂质区的中心点。此外，在一些实施例中，第一存储节点焊盘可以插入到第一接触栓塞和第一存储节点之间，并且第二存储节点焊盘可以插入到第二接触栓塞和第二存储节点之间。同样地，在另外的实施例中，第三存储节点焊盘可以插入到第三接触栓塞和第三存储节点之间，并且第四存储节点焊盘可以插入到第四接触栓塞和第四存储节点之间。
在一些实施例中，第一存储节点焊盘的中心轴线穿过在第一杂质区的中心轴线和电连接到第一杂质区的第一存储节点之间的区。并且第二存储节点焊盘的中心轴线穿过在第二杂质区的中心轴线和电连接到第二杂质区的第二存储节点之间的区。同样，第三存储节点焊盘的中心轴线穿过在第三杂质区的中心轴线和电连接到第三杂质区的第三存储节点之间的区，并且第四存储节点焊盘的中心轴线穿过在第四杂质区的中心轴线和电连接到第四杂质区的第四存储节点之间的区。
在一些实施例中，预定的距离小于在有源区的中心点和在有源区中的第一、第二、第三和第四杂质区(源区)的中心点之间的距离。在其他实施例中，第一存储节点的中心轴线通过靠近第一杂质区的隔离层，并且位于与第二MOS晶体管相对的位置，并且第二存储节点的中心轴线通过第二MOS晶体管的沟道区。同样，在其他的实施例中，第三存储节点的中心轴线穿过第三MOS晶体管的沟道区，并且第四存储节点的中心轴线通过靠近第四杂质区，并且位于与第三MOS晶体管相对的位置上的隔离层。
在本发明的一些实施例中，第一间距等于第二间距的两倍。在其他的实施例中，第一到第四存储节点从顶视平面图来看，呈现出规则的多边形状或者圆形。同样，从透视的角度来看，第一到第四存储节点可以具有圆柱形状。
根据本发明的其他实施例的DRAM单元包括在集成电路衬底中的公共漏区，以及位于集成电路衬底中的第一和第二源区，它们中的每一个从公共漏区沿着各自的第一和第二相对的方向从公共漏区横向偏移。第一和第二存储节点位于集成电路衬底上，它们的每一个都电连接到第一和第二源区中的各自的一个。第一和第二存储节点横向从第一和第二源区中的每一个沿着第一方向偏移。
在其他的实施例中，也具有第一和第二栅电极，其中的每一个位于在公共漏区和第一和第二源区的各自的一个之间的集成电路衬底中。也具有第三和第四栅电极，它们中的每一个位于靠近第一和第二源区的每一个的集成电路衬底上，并且远离公共漏区。第三和第四栅电极比靠近第一和第二源区的第一和第二栅电极窄。
在其他的实施例中，第一和第二接触栓塞位于集成电路衬底上，它们中的每一个电连接到各自的第一和第二源区中的一个。第一和第二接触栓塞与各自的第一和第二源区横向对准。
在其他的实施例中，第一和第二存储节点焊盘也位于集成电路衬底上，它们中的每一个位于第一和第二接触栓塞中的各自的一个和第一和第二存储节点中的各自的一个。第一和第二存储节点焊盘横向从各自的第一和第二源区沿着第一方向偏移。在一些实施例中，第一和第二存储节点也横向从各自的第一和第二存储节点焊盘沿着第一方向偏移。
在其他的实施例中，第一和第二存储节点横向从各自的第一和第二源区沿着第一方向以小于在第一源区的中心点和公共漏区的中心部分之间的距离的距离偏移。在一些实施例中，第一存储节点的中心点位于第一源区和公共漏区之间，并且在一些实施例中，第一和第二存储节点从平面图看去上规则的多边形或者圆形。
在本发明的一些实施例中，DRAM包括多个等间距分开的在集成电路衬底中的第一和第二源区的行。第二源区横向从第一源区偏移，以便各个第二源区等间距地从两个最接近的在靠近的行的第一有源区分开。每个第一有源区包括第一和第二源区和在其间的公共的第一漏区。第一和第二源区的各自的一个横向从公共漏区沿着各自的第一和第二相对的方向偏移。第二有源区的每一个都包括第三和第四源区以及在其间的第二公共漏区。第三和第四源区的各自的一个横向从第二公共漏区沿着各自的第一和第二相对的方向偏移。
在集成电路衬底上也具有第一和第二存储节点的阵列，它们中的每一个电连接到各自的第一和第二源区中的一个。各自的第一和第二存储节点横向地从各自的第一和第二源区沿着第一方向偏移。在集成电路衬底上也具有第三和第四存储节点阵列，它们中的每一个电连接到各自的第三和第四源区中的一个。各自的第三和第四存储节点横向地从各自的第三和第四源区沿着第二方向偏移。窄的和宽的栅电极、接触栓塞、存储焊盘和/或存储节点可以如上所述地与本发明的实施例结合地放置。
根据本发明的DRAM的其他的实施例包括在集成电路衬底上的存储器单元晶体管的阵列，它们中的每一个包括源区。在集成电路衬底上具有的存储节点阵列从平面图角度看是规则的多边形或者圆形，它们中的每一个电连接到源区中的各自的一个并且从其横向偏移。也可以具有接触栓塞、存储节点焊盘和/或上述的实施例的其他的方面。
根据本发明的实施例，DRAM单元阵列区的制造方法包括：在半导体衬底的预定的区上形成隔离层以定义多个有源区。有源区包括第一有源区和第二有源区，它们是两个沿着行和列的两维阵列。第一有源区被定义为分别沿着X和Y轴的第一和第二间距，并且第二有源区被定义的位置使得第一有源区分别沿着X和Y轴以半个第一间距和半个第二间距平行偏移。该X和Y轴分别与行和列平行。
在每个第一有源区形成第一MOS晶体管和第二MOS晶体管，并且第三MOS晶体管和第四MOS晶体管同时形成在每个第二有源区中。形成第一和第二MOS晶体管以便第一和第二MOS晶体管彼此串联。同时，第三和第四MOS晶体管的形成使得第三和第四MOS晶体管彼此串联。第一和第二杂质区分别形成在第一有源区的相对的末端。第一杂质区作为第一MOS晶体管的源区，并且第二杂质区作为第二MOS晶体管的源区。同样地，。第三和第四杂质区分别形成在第二有源区的相对的末端。第三杂质区作为第三MOS晶体管的源区，并且第四杂质区作为第四MOS晶体管的源区。
第一存储节点到第四存储节点形成在具有第一到第四MOS晶体管的衬底上。第一到第四存储节点分别地电连接到第一到第四杂质区。第一和第二存储节点的中心轴线分别通过从第一和第二杂质区以预定的距离向着X轴的负方向分开的第一位置和第二位置。相反，第三和第四存储节点的中心轴线分别通过从第三和第四杂质区以预定的距离向着X轴的正方向分开的第三位置和第四位置。
DRAM可以根据本发明的另外的实施例，通过在集成电路衬底、公共漏区和第一以及第二源区中来制造。它们中的每一个从公共漏区沿着各自的第一和第二相对的方向横向偏移。第一和第二存储节点是在集成电路衬底上制造的，它们中的每一个电连接到第一和第二源区中的各自的一个。该第一和第二存储节点沿着第一方向从各自的第一和第二源区横向偏移。
在其他的实施例中，在制造源和漏区之前，第一到第四栅电极在集成电路衬底上制造。源和漏区随后通过制造在第一和第二栅电极之间的公共漏区、在第三和第一栅电极之间的第一源区、以及在第二栅电极和第四栅电极之间的第二源区来制造。第三和第四栅电极比靠近第一和第二栅电极的第三和第四栅电极窄。
在其他的实施例中，在制造第一和第二存储节点之前，在集成电路衬底上制造第一和第二接触栓塞，它们中的每一个电连接到各自的第一和第二源区中的一个。该第一和第二接触栓塞与每个第一和第二源区横向对准。在其他的实施例中，在制造接触栓塞之后，但是在制造存储节点之前，在集成电路衬底上制造第一和第二存储节点，它们中的每一个位于第一和第二接触栓塞中的各自的一个和第一和第二存储节点中的各自的一个之间。该第一和第二存储节点焊盘沿着第一方向从各自的第一和第二源区横向偏移。
在本发明的一个实施例中，在集成电路衬底中制造了多个等间距分开的第一和第二有源区的交叉行。第二有源区横向从第一有源区偏移，以便各个第二有源区从在相邻的行中的两个最靠近的第一有源区等间距分开。第一和第二源区是在每个第一有源区中制造的，并且第一公共漏区是在其间制造的。各个第一和第二源区是从公共漏区沿着各自的第一和第二相对的方向横向偏移的。第三和第四源区也在每个第二有源区中制造，第二公共漏区位于其间，它们中的每一个都沿着各自的第一和第二相对方向从公共漏区横向偏移。
在集成电路衬底上制造了第一和第二存储节点的阵列，它们中的每一个电连接到第一和第二源区中的各自的一个，并且沿着第一方向从各自的第一和第二源区横向偏移。同时，在集成电路衬底上制造了第三和第四存储节点的阵列，它们中的每一个电连接到第三和第四源区中的各自的一个，并且沿着第二方向从各自的第三和第四源区横向偏移。如上所述，栅电极、接触栓塞和/或存储节点焊盘也能够制造。
最后，其他的制造DRAM的根据本发明的实施例的方法包括：在集成电路衬底中制造存储器单元晶体管阵列，它们中的每一个包括源区。在集成电路衬底上制造存储节点阵列，它们从平面视图的角度看是规则的多边形的或者圆形的，每一个电连接到源区的各自的一个并且从其横向偏移。接触栓塞和/或存储节点焊盘可以如上所述制造。
附图说明
图1示出了根据本发明的实施例的DRAM单元阵列区的部分的顶视图；
图2A到5A示出了沿着图1的I-I线的截面图，示出了根据本发明的实施例制造DRAM的方法；并且
图2B到5B示出了沿着图1的II-II线的截面图，示出了根据本发明的实施例制造DRAM的方法。
具体实施方式
现在将参照附图更加详细地说明本发明，其中示出了本发明的优选实施例。但是，本发明可以用许多其他的不同形式的实施例来实现并且不应该局限于这里引述的实施例。并且，在此引用的实施例是为了能够使公开充分并且完整，并且将充分地向本领域的普通技术人员传达本发明的范围。在图中，层和区的尺寸和相对尺寸被夸大了，以更加清晰。此外，这里描写和说明的每个实施例也包括了它的补充传递型的实施例。相同的参考编号用于了相同的元件。
可以理解，当诸如层、区或者衬底的部分优选地指在另外的部分“上”的时候，可以是直接直接在其他的部分之上或者也可以表现为插入到部分之中。可以理解，如果诸如导线的表面的部分中的一部分被称为“外”，则它比其他的部分更加地靠近集成电路的外侧。此外，相关的术语，例如“之下”在这里可以是表示在图中的一层或者区与另一层或者区相对于衬底或者基层之间的关系。可以理解，这些术语是为了试图包括除了图中示出的方位之外的器件的不同的方位。最后，术语“直接”意味着没有中间部分。
可以理解，尽管这里的说明使用了第一、第二、第三等的术语来说明各种的区、层和/或部分，但是，这些区、层和/或部分不应该局限于这些术语。这些术语只是为了使一个区、层或者部分区别于另外的区、层或者部分。因此，下面讨论的第一区、层或者部分可能被表述为第二区、层或者部分，并且类似地，在不脱离本发明的理念的情况下，第二区、层或者部分也可能被表述为第一区、层或者部分。
可以理解，如在这里所使用的，术语“行”和“列”是指可能是彼此正交的两个不平行的方向。但是，术语行和列不是指特定的水平或者垂直方向。
下面将说明根据本发明的实施例的DRAM单元。图1示出了根据本发明的实施例的DRAM单元的顶视平面图，并且图5A到5B分别示出了沿着图1的I-I线、II-II线的截面图。
参考图1、5A和5B，隔离层3位于集成电路衬底的预定的区，以便半导体衬底1定义多个有源区。有源区包括第一有源区3a和第二有源区3b。第一有源区3a是沿着行(X轴)和列(Y轴)的两维排列。X和Y轴是指不同的方向，但是不需要正交。该第一有源区3a的排列具有分别沿着X和Y轴的第一间距P1和第二间距P2。第二有源区3b的位置使得第一有源区3a沿着X和Y轴以半个第一间距P1和半个第二间距P2分别平行偏移。
第一栅电极7a和第二栅电极7b的放置跨过每个第一有源区3a。此外，第三栅电极7c和第四栅电极7d的位置放置在跨过第二有源区3b的位置上。栅电极7a、7b、7c和7d沿着Y轴延伸以用作字线。在一些实施例中，铺盖绝缘层图形9叠层在栅电极7a、7b、7c和7d上。第一栅电极7a和其上的覆盖绝缘层图形9组成了第一栅图形10a，第二栅电极7b和其上的覆盖绝缘层图形9组成了第二栅图形10b，同样地，第三栅电极7c和其上的覆盖绝缘层图形9组成了第三栅图形10c，第四栅电极7d和其上的覆盖绝缘层图形9组成了第一栅图形10d。栅绝缘层5插入到有源区和栅电极之间。
第一杂质区(未示出)形成在了靠近第一栅电极7a并且位于第二栅电极7b对面的第一有源区3a，并且第二杂质区11b形成在了靠近第二栅电极7b并且位于第一栅电极7a对面的第一有源区3a。换句话将，第一和第二杂质区分别形成在了每个第一有源区3a的相对的末端。第一杂质区用于第一源区，而第二杂质区11b作为第二源区。
此外，第三杂质区11c形成在了靠近第三栅电极7c并且位于第四栅电极7d对面的第二有源区3b，并且第四杂质区11d形成在了靠近第四栅电极7d并且位于第三栅电极7c对面的第二有源区3b。换句话将，第三和第四杂质区11c和11d分别形成在了每个第二有源区3b的相对的末端。第三杂质区11c用于第三源区，而第四杂质区11d作为第四源区。此外，第五杂质区11e形成在了位于第一和第二栅电极7a和7b之间的第一有源区3a上，以及位于第三和第四栅电极7c和7d之间的第二有源区3b。第五杂质区11e对应于公共漏区。结果第一MOS晶体管和第二MOS晶体管形成在每个第一有源区3a，并且，第三MOS晶体管和第四MOS晶体管形成在每个第二有源区3b。
因此，图1、图5A和5B示出了包括在集成电路衬底1中的公共漏区11e和在集成电路衬底中的第一11c和第二11d源区的DRAM，它们中的每一个沿着各自的第一和第二相对的方向(在图1和5A中分别的左和右)从公共漏区横向偏移。图1、5A和5B也示出了根据本发明的实施例的包括多个在集成电路衬底1中的第一和第二有源区3a、3b的等间距分开的交叉的行的DRAM，第二有源区3b从第一有源区横向偏移，以便各个第二有源区3b等间距地与在毗邻的行中的两个最接近的第一有源区3a分离。每个第一有源区3a包括第一和第二源区以及其间的第一公共漏区，它们中的每一个从公共漏区沿着各自的第一和第二相对的方向横向偏移。此外，每个第二有源区包括第三和第四源区以及其间的第二公共漏区，它们中的每一个从公共漏区沿着各自的第一和第二相对的方向横向偏移。
继续图1、5A和5B的说明，在一些实施例中，在有源区3a和3b上的栅电极7a、7b、7c和7d的宽度大于在隔离层3上的栅电极7a、7b、7c和7d的宽度。如图1和5A所示。这可以抑制单元晶体管的可能是由于短沟道效应的泄漏电流，通过增加或者最大化第一到第四MOS晶体管的沟道长度。这也可以改善DRAM器件的更新特性。
此外，在其他的实施例中，与栅电极7a、7b、7c和7d重叠的第一和第二有源区3a和3b的宽度比第一到第四杂质区(源区)的宽度要大。这可以通过增加或者最大化第一到第四MOS晶体管的沟道宽度来加强第一到第四MOS晶体管(单元晶体管)的电流驱动性能。具体地，当隔离层3是通过使用沟槽隔离技术形成的情况下，诸如第一到第四MOS晶体管的小晶体管可以具有由于翻转窄宽度效应(inversingnarrow width effect)的低阈值电压。因此，可能很难降低MOS晶体管的关断电压。因此，第一到第四MOS晶体管的沟道宽度的增加可以导致更新循环时间和感应余量(sensing margin)的增加。
因此，图1、5A和5B也示出了第一10c和第二11d栅电极，它们中的每一个位于在公共漏区11e和各自的第一11c和第二11d源区之间的集成电路衬底1上，并且第三和第四栅电极10b和10a中的每一个位于靠近各自的第一和第二源区11c和11d中的一个的集成电路衬底上，并且远离公共漏区11e，第三和第四栅电极10b和10a窄于靠近第一和第二源区11c和11d的第二栅电极11d。
第一到第四栅图形10a、10b、10c和10d的侧壁可以用绝缘间隔层13覆盖。该具有间隔层13的衬底用第一层间绝缘层15覆盖。第一到第四杂质区分别通过穿过第一层间绝缘层5的预定区的第一到第四接触孔17a、17b、17c和17d露出。此外，第五杂质区11e可以通过第五接触孔17e露出。在一些实施例中，第一到第四接触孔17a、17b、17c和17d的中心线穿过第一到第四杂质区的各自的中心点。第一到第五接触孔17a、17b、17c、17d和17e分别用第一接触栓塞(未示出)、第二接触栓塞19b、第三接触栓塞19c、第四接触栓塞19d和第五接触栓塞19e填充。有源区可以具有从它们的中心部分(即，公共漏区)向着Y轴的正方向延伸的突起，如图1所示。此时，第五接触栓塞19e被延伸以覆盖突起。
因此，图1、5A和5B示出了在集成电路衬底1上的第一和第二接触栓塞19a和19b，它们的每一个都电连接到各自的第一和第二源区11a和11b中的一个，该第一和第二接触栓塞与各自的第一和第二源区横向对齐。此外，在集成电路衬底1上也具有第三和第四接触栓塞19c和19d，它们的每一个都电连接到各自的第三和第四源区11c和11d中的一个，该第三和第四接触栓塞与各自的第三和第四源区横向对齐。
第二层间绝缘层20c覆盖了具有第一到第五接触栓塞的衬底。该第二层间绝缘层20c可以包括下蚀刻停止层20a和绝缘层20b，它们是顺序层叠的。第五接触栓塞19e通过穿透第二层间绝缘层20c的位线接触孔(未示出)露出。在第二层间绝缘层20c上放置有多个平行的位线21。该位线21通过位线接触孔电连接到第五接触栓塞11e。位线21的放置与X轴平行。同样，在一些实施例中，位线21位于沿着Y轴横跨在相邻的源区11b和11c之间的隔离层3的位置上。此外，在一些实施例中，位线覆盖层图形23是叠层在位线21上的。其上的各自的位线21和各自的位线覆盖层图形23组成了位线图形24。位线图形24的侧壁在一些实施例中给位线间隔层25覆盖。
用第三层间绝缘层27覆盖具有位线间隔层25的衬底。第一到第四接触栓塞分别与穿过第二和第三绝缘层20c和27的第一到第四存储节点焊盘31a、31b、31c和31d接触。第一和第二存储节点焊盘31a和31b分别覆盖第一和第二接触栓塞，并且向着X轴的负方向延伸。相反，第三和第四存储节点焊盘31c和31d分别覆盖第三和第四接触栓塞，并且向着X轴的正方向延伸。
因此，图1、5A和5B也示出了在集成电路衬底1上的第一和第二存储节点焊盘31a和31b，它们中的每一个位于各自的第一和第二接触栓塞19a和19b中的一个与各自的第一和第二存储节点39a和39b中的一个之间，第一和第二存储节点焊盘沿着第一方向从各自的第一和第二源区横向偏移。图1、5A和5B也示出了在集成电路衬底1上的第三和第四存储节点焊盘31c和31d，它们中的每一个位于各自的第三和第四接触栓塞19c和19d中的一个与各自的第三和第四存储节点39c和39d中的一个之间。第三和第四存储节点焊盘沿着第二方向从各自的第三和第四源区11c和11d横向偏移。可以理解，如在这里使用的术语横向偏移意味着在制造器件中使用的系统或者工艺的固有的偏移量之外的横向偏移，以便该横向偏移是故意引入的。
具有第一到第四存储节点焊盘31a、31b、31c和31d的衬底被第四层间绝缘层36覆盖。第四层间绝缘层36可以包括上蚀刻停止层33和牺牲绝缘层35，它们是顺序叠层的。该第一到第四存储节点焊盘31a、31b、31c和31d分别通过穿透第四层间绝缘层36的第一存储节点接触孔(未示出)、第二存储节点接触孔31b、第三存储节点接触孔31c和第四存储节点接触孔31d露出。第一到第四存储节点39a、39b、39c和39d位于第一到第四存储节点孔中。
第一存储节点39a的中心轴线穿过从第一接触孔17a向着X轴的负方向以第一预定距离分开的第一点A。此外，第二存储节点39b的中心轴线穿过从第二接触孔17b向着X轴的负方向以第二预定距离分开的第二点B。该预定的距离小于在有源区中的有源区的中心点和第一接触孔17a的中心点(或者第二接触孔17b)之间的间距。当第一有源区3a的长度增加以便增加第一和第二MOS晶体管的沟道长度的情况下，第一预定距离可以不同于第二预定距离，如图1所示。可以理解，如在此所用的，术语预定距离意味着在制造器件中使用的系统/工艺的固有的偏移距离之外的预定距离，以便该预定距离是故意引入的。
因此，图1、5A和5B也示出了在集成电路衬底1上的第一和第二存储节点39a和39b，它们中的每一个都电连接到各自的第一和第二源区11a和11b中的一个，该第一和第二存储节点沿着第一方向从各自的第一和第二源区横向偏移。此外，图1、5A和5B也示出了在集成电路衬底1上的第三和第四存储节点39c和39d，它们中的每一个都电连接到各自的第三和第四源区11c和11d中的一个。第三和第四存储节点沿着第二方向从各自的第三和第四源区11c和11d横向偏移。
在一些实施例中，第一存储节点3a的中心轴线穿过部分与第一有源区3a相邻并且位于第二MOS晶体管的对面的隔离层，并且第二存储节点39b的中心轴线穿过第二MOS晶体管的沟道区。更具体地，第一存储节点焊盘31a的中心轴线位于第一存储节点39a的中心轴线和第一接触孔17a的中心轴线之间，并且，第二存储节点焊盘31b的中心轴线位于第二存储节点39b的中心轴线和第二接触孔17b的中心轴线之间。中心轴线是垂直于X-Y平面的法线。
同时，第三存储节点39c的中心轴线穿过从第三接触孔17c向着X轴的正方向以第三预定距离分开的第三点C。此外，第四存储节点39d的中心轴线穿过从第四接触孔17d向着X轴的正方向以第四预定距离分开的第四点D。当第二有源区3b的长度增加，以便增加第三和第四MOS晶体管的沟道长度的情况下，第三预定距离可以不同于第四预定距离，如图1所示。在一些实施例中，第三存储节点39c的中心轴线穿过第三MOS晶体管的沟道区，并且第四存储节点39d的中心轴线穿过靠近第二有源区3b并且位于与第三MOS晶体管相对的位置上的隔离层的部分。更具体地，第三存储节点焊盘31c的中心轴线位于第三存储节点39c的中心轴线和第三接触孔17c的中心轴线之间，并且，第四存储节点焊盘31d的中心轴线位于第四存储节点39d的中心轴线和第四接触孔17d的中心轴线之间。
因此，图1、5A和5B示出了本发明的实施例，其中，第一和第二存储节点39a和39b沿着第一方向从各自的第一和第二源区11a和11b以小于第一源区11a的中心点和第一公共漏区的中心点的距离横向偏移，并且，其中，第三和第四存储节点39c和39d沿着第二方向从各自的第三和第四源区11c和11d以小于第三源区11c的中心点和第二公共漏区11e的中心点的距离横向偏移。此外，这些结构也示出了本发明的实施例，其中第一存储节点3a的中心点A位于第一源区19a和第一公共漏区之间，并且第三存储节点39c的中心点41c位于第四源区11d和第二公共漏区之间。
根据上面的说明，相邻的存储节点的中心轴线之间的距离可以彼此相同。因此，可以设计具有从顶视平面图的角度来看类似于规则的多边形形状或者圆形形状的结构的存储节点。具体地，当第二间距P2是第一间距P1的一半的时候，存储节点的顶视平面图可以具有规则的多边形状或者圆形形状。因此，这些形状可以减少或者避免存储节点在后续的工艺中的破损和倾倒。因此，在本发明的一些实施例中，第一到第四存储节点展示出了规则的平面视图的多边形形状或者圆形形状。此外，在本发明的一些实施例中，每个第一到第四存储节点是从其各自的四个相邻的存储节点等间距分开的。
接下来，参照附图来说明在根据本发明的实施例中的DRAM单元。
参照图1、2A和2B，隔离层3形成在半导体衬底1的预定的区中，以定义两维排列的第一有源区3a和第二有源区3b。该隔离层3可以使用传统的沟槽隔离技术和/或其他的技术来形成。第一有源区3a被定义为具有分别沿着X和Y轴的第一间距P1以及第二间距P2，如图1所示。同样，第二有源区3b被定义在第一有源区3a分别沿着X和Y轴平行偏移半的第一间距P1以及半个第二间距P2的位置上。
因此，图1、2A和2B示出了在集成电路衬底1上制造多个等间距分开的第一和第二源区3a和3b的交叉的行，第二有源区3b从第一有源区3a横向偏移，以便各个第二有源区从在相邻的行中的最接近的第一有源区等间距分开。
栅绝缘层5形成在有源区3a和3b上。栅导电层和覆盖绝缘层顺序地形成在具有栅绝缘层5的衬底上。在一些实施例中，覆盖绝缘层是通过具有相对于作为传统的层间绝缘层的硅氧化物层的蚀刻选择性的绝缘层形成的。例如，覆盖绝缘层可以由硅氮化物层形成。
该覆盖绝缘层和栅导电层被连续构图以形成横跨源区3a和3b的第一到第四栅图形10a、10b、10c和10d。第一和第二栅图形10a和10b横跨第一有源区3a，并且第三和第四栅图形10c和10d横跨第二有源区3b。每个第一栅图形10a包括顺序层叠的第一栅电极7a和覆盖绝缘层图形9，并且，每个第二栅图形10b包括顺序层叠的第二栅电极7b和覆盖绝缘层图形9。同样地，每个第三栅图形10c包括顺序层叠的第三栅电极7c和覆盖绝缘层图形9，并且每个第四栅图形10d包括顺序层叠的第四栅电极7d和覆盖绝缘层图形9。在一些实施例中，覆盖绝缘层和栅导电层被构图以便重合有源区的栅电极的宽度W1比与隔离层3重合的栅电极的宽度W2宽。
杂质离子采用栅图形10a、10b、10c和10d作为离子注入掩模注入到有源区，因此，形成了第一杂质区(未示出)、第二杂质区11b、第三杂质区11c、和第四杂质区11d和第五杂质区11e。第一和第二杂质区形成在第一有源区3a的两端，并且，第三和第四杂质区11c和11d形成在第二有源区3b的两端。同样，第五杂质区11e形成在第一和第二栅电极7a和7b之间的第一有源区3a，以及第三和第四栅电极7c和7d之间的第二有源区3b。因此，第一MOS晶体管第二MOS晶体管形成在每个第一有源区3a，并且第三MOS晶体管和第四MOS晶体管MOS形成在每个第二有源区3b。
因此，这些图示出了在每个第一有源区和其间的第一公共漏区中制造第一和第二源区，它们中的每一个都从公共漏区沿着各自的第一和第二相对的方向横向偏移。这些图也示出了在个第二有源区和其间的第二公共漏区中制造第三和第四源区，它们中的每一个都从公共漏区沿着各自的第一和第二相对的方向横向偏移。
第一杂质区作为第一MOS晶体管的源区并且第二杂质区11b作为第二MOS晶体管的源区。同样，第三杂质区11c作为第三MOS晶体管的源区，并且第四杂质区11d作为第四MOS晶体管的源区。此外，在第一有源区3a中的第五杂质区11e作为第一和第二MOS晶体管的公共漏区，并且在第二有源区3b中的第五杂质区11e作为第三和第四MOS晶体管的公共漏区。绝缘间隔层13随后使用传统的方法形成在栅图形10a、10b、10c和10d的侧壁上。该绝缘间隔层13用与覆盖绝缘层相同的材料形成。
参照图1、3A和3B，第一层间绝缘层15形成在具有间隔层13的衬底上。第一层间绝缘层15被构图来形成分别露出第一到第五杂质区的第一到第五接触孔17a、17b、17c、17d和17e。覆盖绝缘层图形9和间隔层13在形成第一到第五接触孔17a、17b、17c、17d和17e期间作为蚀刻停止层。换句话讲，第一到第五接触孔17a、17b、17c、17d和17e可以使用自对齐接触技术来形成。第一接触栓塞(未示出)、第二接触栓塞19b、第三接触栓塞19c、第四接触栓塞19d和第五接触栓塞19e是采用传统的方式在第一到第五接触孔17a、17b、17c、17d和17e中形成的。
第二层间绝缘层20c是形成在具有第一到第五接触栓塞的衬底上的。在一些实施例中，第二层间绝缘层20c是通过连续叠层下蚀刻停止层20a和绝缘层20b来形成的。该下蚀刻停止层20a是用具有相对于绝缘层20b、第一层间绝缘层15和接触栓塞的蚀刻选择性的绝缘层形成的。例如，下蚀刻停止层20c可以用硅氮化物层形成。第二层间绝缘层20c被构图来形成露出第五接触栓塞19e的位线接触孔。
在第二层间绝缘层20c上形成了覆盖位线接触孔的多个平行的位线图形24。每个位线图形24包括顺序叠层的位线21和位线覆盖层图形23。位线21通过位线接触孔电连接到第五接触栓塞19e。同样，位线图形24通过传统的方法形成在位线图形24的侧壁上。位线覆盖层图形23和位线间隔层25在一些实施例中是用与栅覆盖层图形9和栅间隔层13相同的材料形成的。
参照图1、4A和4B，第三层间绝缘层27形成在包括位线间隔层25的衬底上。该第三层间绝缘层27和绝缘层20b被连续构图以形成分别在第一到第四接触栓塞上的第一到第四初始的存储节点焊盘接触孔。该第一和第二初始存储节点焊盘接触孔被形成为具有分别从第一和第二杂质区向着X轴的负方向偏移的中心轴线。因此，第一初始存储节点焊盘接触孔可以露出在第四栅电极7d上的下蚀刻停止层20a，并且，第二初始存储节点焊盘接触孔可以露出在第二栅电极7b上的下蚀刻停止层20a。
相反，第三和第四初始存储节点焊盘接触孔被形成为具有分别从第三和第四杂质区向着X轴的负方向横向偏移的中心轴线。因此，第三初始存储节点焊盘接触孔可以露出在第三栅电极7c上的下蚀刻停止层20a，并且，第四初始存储节点焊盘接触孔可以露出在第一栅电极7a上的下蚀刻停止层20a。
随后，通过第一到第四初始存储节点接触孔露出的下蚀刻停止层20a被选择性地蚀刻，来形成分别露出第一到第四接触栓塞的第一到第四存储节点焊盘接触孔。第一到第四存储节点焊盘31a、31b、31c和31d分别形成在第一到第四存储节点焊盘接触孔中。
参照图1、5A和5B，第四层间存储节点焊盘36形成在具有第一到第四存储节点焊盘31a、31b、31c和31d的衬底上。第四层间绝缘层36在一些实施例中，是通过顺序地层叠上蚀刻停止层33和牺牲绝缘层35形成的。给上蚀刻停止层33在一些实施例中，是通过具有相对于牺牲绝缘层35、存储节点焊盘31a、31b、31c和31d以及第三层间绝缘层27的蚀刻选择性的绝缘层形成的。例如，上蚀刻停止层33可以用硅氮化物层形成。相反，牺牲绝缘层优选地用硅氧化物层形成。
牺牲绝缘层35和上蚀刻停止层33被连续地构图，以形成分别露出第一到第四存储节点焊盘31a、31b、31c和31d的第一存储节点接触孔、第二存储节点接触孔37b、第三存储节点接触孔37c和第四存储节点接触孔37d。第一和第二存储节点接触孔被形成为具有分别穿过从第一和第二存储节点焊盘31a和31b向着X轴的负方向偏移的第一位置A和第二位置B的第一和第二中心轴线。相反，第三和第四存储节点接触孔被形成为具有分别穿过从第三和第四存储节点焊盘31c和31d向着X轴的正方向偏移的第三位置C和第四位置D的第三和第四中心轴线41c和41d。具体地，第一中心轴线可以穿过靠近第一杂质区并且在第二MOS晶体管的相对的位置上的部分隔离层3。并且，第二中心轴线可以穿过第二MOS晶体管的沟道区。同样，第三中心轴线41c可以穿过第三MOS晶体管的沟道区，而第四中心轴线可以穿过靠近第四杂质区11d并且在第三MOS晶体管的相对的位置上的部分隔离层3。
第一到第四存储节点39a、39b、39c和39d形成在存储节点接触孔中。该存储节点39a、39b、39c和39d可以展示出圆柱形状的透视图形或者盒形状的透视图形。同样，存储节点39a、39b、39c和39d可以被列阵以便在39a、39b、39c和39d中的相邻的存储节点之间的中心轴线彼此相同。如果第二间距P2是第一间距P1的一半，则存储节点39a、39b、39c和39d可以被形成为具有从顶视平面图角度看的规则的多边形状或者圆形形状。牺牲绝缘层35可以被随后选择性地除去，以便露出存储节点39a、39b、39c和39d的侧壁。
因此，这些图示出了在集成电路衬底上生成第一和第二存储节点，它们中的每一个电连接到各自的第一和第二源区中的一个。该第一和第二存储节点从各自的第一和第二源区沿着第一方向横向偏移。这些图也示出了在集成电路衬底上生成第三和第四存储节点，它们中的每一个电连接到各自的第三和第四源区中的一个。该第三和第四存储节点从各自的第三和第四源区沿着第二方向横向偏移。
根据本发明的实施例，可以减少或者最小化在存储节点之间的长度和宽度的差异，并且使得单元晶体管的沟道泄漏电流减少。因此，可以显著地改善DRAM器件的更新特性和/或其生产。
在附图和说明书中，公开了本发明的实施例，尽管采用了特定的术语，但是它们只是一般意义上的并且是陈述性的，而且不是为了限定的目的，本发明的范围被限定在下面的权利要求中。

Claims (71)

1.一种DRAM单元阵列区，包括
隔离层，位于半导体衬底的预定区域，来定义有源区；
第一和第二MOS晶体管，位于有源区并且彼此串联，第一MOS晶体管具有在有源区的一端的第一杂质区以用作第一MOS晶体管的源区，并且第二MOS晶体管具有在有源区的另一端的第二杂质区以用作第二MOS晶体管的源区；并且
第一存储节点和第二存储节点位于包括第一和第二MOS晶体管的衬底上，该第一和第二存储节点分别电连接到第一和第二杂质区，并且第一和第二存储节点的中心轴线穿过分别从第一和第二杂质区的中心点向着单一的方向以预定距离分开的第一位置和第二位置，该单一的方向与有源区的长度方向平行。
2.根据权利要求1所述的DRAM单元阵列区，其中，第一和第二MOS晶体管包括横跨有源区的一对栅电极，并且其中栅电极延伸到横跨过隔离层。
3.根据权利要求2所述的DRAM单元阵列区，其中，有源区上的栅电极的宽度大于隔离层上的栅电极的宽度。
4.根据权利要求2所述的DRAM单元阵列区，其中，与栅电极重叠的有源区的宽度大于源区的宽度。
5.根据权利要求1所述的DRAM单元阵列区，还包括：第一接触栓塞和第二接触栓塞，分别位于第一和第二杂质区。
6.根据权利要求5所述的DRAM单元阵列区，其中，第一和第二接触栓塞的中心轴线分别穿过第一和第二杂质区的中心点。
7.根据权利要求5所述的DRAM单元阵列区，还包括：第一存储节点焊盘，插入到第一接触栓塞和第一存储节点之间；以及
第二存储节点焊盘，插入到第二接触栓塞和第二存储节点之间。
8.根据权利要求7所述的DRAM单元阵列区，其中，第一存储节点焊盘的中心线位于第一接触栓塞的中心轴线和第一存储节点的中心轴线之间；并且第二存储节点焊盘的中心线位于第二接触栓塞的中心轴线和第二存储节点的中心轴线之间。
9.根据权利要求1所述的DRAM单元阵列区，其中，预定的距离小于有源区的中心点和第一或者第二杂质区的中心点之间的距离。
10.根据权利要求1所述的DRAM单元阵列区，其中，第一存储节点的中心轴线通过靠近第一杂质区并且位于第二MOS晶体管的对面的隔离层的部分，并且第二存储节点的中心轴线通过第二MOS晶体管的沟道区。
11.根据权利要求1所述的DRAM单元阵列区，其中，第一存储节点的中心轴线穿过第一MOS晶体管的沟道区，并且第二存储节点的中心轴线穿过靠近第二杂质区并且位于第一MOS晶体管对面的隔离层的部分。
12.根据权利要求1所述的DRAM单元阵列区，其中，从顶视平面图的角度看，第一和第二存储节点展示为规则的多边形形状或者圆形。
13.根据权利要求1所述的DRAM单元阵列区，其中，从透视图的角度看，第一和第二存储节点具有圆柱形状。
14.根据权利要求1所述的DRAM单元阵列区，还包括电连接到形成在有源区的中心区域的作为第一和第二MOS晶体管的公共漏区的杂质区的与有源区的长度方向平行放置的位线。
15.一种DRAM单元阵列区，包括：
第一有源区和第二有源区，它们是两维地沿着行和列排列，该有源区是隔离层定义的，第一有源区具有分别沿着平行于行的X轴和平行于列的Y轴的第一和第二间距，第二有源区位于以便第一有源区分别平行地沿着X和Y轴平移半个第一间距和半个第二间距的位置上；
第一MOS晶体管和第二MOS晶体管，在每个第一有源区并且彼此串联连接，第一MOS晶体管具有位于第一有源区的一个末端的第一杂质区，以作为第一MOS晶体管的源区，并且第二MOS晶体管具有位于第一有源区的另一个末端的第二杂质区，以作为第二MOS晶体管的源区；
第三MOS晶体管和第四MOS晶体管，在每个第二有源区并且彼此串联连接，第三MOS晶体管具有位于第二有源区的一个末端的第三杂质区，以作为第三MOS晶体管的源区，并且第四MOS晶体管具有位于第二有源区的另一个末端的第四杂质区，以作为第四MOS晶体管的源区；
第一到第四存储节点位于具有第一到第四MOS晶体管的衬底上，并且第一和第二存储节点分别电连接到第一和第二杂质区，并且第三和第四存储节点分别电连接到第三和第四杂质区，第一和第二存储节点的中心轴线分别穿过从第一和第二杂质区的中心点以第一和第二预定的距离向着X轴的负方向彼此分开的第一和第二位置，并且，第三和第四存储节点的中心轴线分别穿过从第三和第四杂质区的中心点以第三和第四预定的距离向着X轴的正方向彼此分开的第三和第四位置。
16.根据权利要求15所述的DRAM单元阵列区，其中，第一和第二MOS晶体管包括第一和第二横跨过第一有源区的第一和第二平行栅电极，并且第三和第四MOS晶体管包括横跨第二有源区的第三和第四平行栅电极。
17.根据权利要求16所述的DRAM单元阵列区，其中，与第一和第二有源区重叠的第一到第四栅电极的宽度大于与隔离层上重叠的第一到第四栅电极的宽度。
18.根据权利要求16所述的DRAM单元阵列区，其中与栅电极重叠的有源区的宽度大于源区的宽度。
19.根据权利要求15所述的DRAM单元阵列区，还包括第一接触栓塞到第四接触栓塞，分别位于第一到第四杂质区。
20.根据权利要求19所述的DRAM单元阵列区，其中，第一到第四接触栓塞的中心轴线分别穿过第一到第四杂质区的中心点。
21.根据权利要求19所述的DRAM单元阵列区，还包括：第一存储节点焊盘，插入到第一接触栓塞和第一存储节点之间；
第二存储节点焊盘，插入到第二接触栓塞和第二存储节点之间；
第三存储节点焊盘，插入到第三接触栓塞和第三存储节点之间；并且
第四存储节点焊盘，插入到第四接触栓塞和第四存储节点之间。
22.根据权利要求21所述的DRAM单元阵列区，其中，第一存储节点焊盘的各个中心轴线位于各自的第一杂质区的中心轴线和第一存储节点的各自的中心轴线之间，第二存储节点焊盘的各个中心轴线位于各自的第二杂质区的中心轴线和第二存储节点的各自的中心轴线之间，第三存储节点焊盘的各个中心轴线位于各自的第三杂质区的中心轴线和第三存储节点的各自的中心轴线之间，第四存储节点焊盘的各个中心轴线位于各自的第四杂质区的中心轴线和第四存储节点的各自的中心轴线之间。
23.根据权利要求15所述的DRAM单元阵列区，其中，第一到第四预定距离小于在每个有源区的中心点和在其中的第一、第二、第三和第四杂质区的一个中心点之间的距离。
24.根据权利要求15所述的DRAM单元阵列区，其中，第一存储节点的中心轴线通过靠近第一杂质区，并且位于与第二MOS晶体管相对的位置的隔离层的部分，第二存储节点的中心轴线通过第二MOS晶体管的沟道区，第三存储节点的中心轴线穿过第三MOS晶体管的沟道区，并且第四存储节点的中心轴线通过靠近第四杂质区，并且位于与第三MOS晶体管相对的位置上的隔离层的部分。
25.根据权利要求15所述的DRAM单元阵列区，其中，第一到第四存储节点从顶视平面图来看，呈现出规则的多边形状或者圆形形状。
26.根据权利要求15所述的DRAM单元阵列区，其中，从透视的角度来看，第一到第四存储节点具有圆柱形状。
27.根据权利要求16所述的DRAM单元阵列区，还包括位线，连接到形成在第一和第二栅电极之间的第一有源区的杂质区，以及形成在第三和第四栅电极之间的第二有源区的杂质区，位线横跨栅电极。
28.一种动态随机存取存储器DRAM，包括：
在集成电路衬底中的公共漏区；
位于集成电路衬底中的第一和第二源区，它们中的每一个从公共漏区沿着各自的第一和第二相对的方向从公共漏区横向偏移；以及
第一和第二存储节点，位于集成电路衬底上，它们的每一个都电连接到第一和第二源区中的各自的一个，第一和第二存储节点横向从第一和第二源区中的每一个沿着第一方向偏移。
29.根据权利要求28所述的DRAM，还包括：
第一和第二栅电极，其中的每一个位于在公共漏区和第一和第二源区的各自的一个之间的集成电路衬底中；以及
第三和第四栅电极，它们中的每一个位于靠近第一和第二源区的各自的集成电路衬底中的一个上，并且远离公共漏区，该第三和第四栅电极比靠近第一和第二源区的第一和第二栅电极窄。
30.根据权利要求28所述的DRAM，还包括：
第一和第二接触栓塞，位于集成电路衬底上，它们中的各自的一个电连接到各自的第一和第二源区中的一个，第一和第二接触栓塞与各自的第一和第二源区横向对准。
31.根据权利要求30所述的DRAM，还包括：
第一和第二存储节点焊盘，位于集成电路衬底上，它们中的每一个位于第一和第二接触栓塞中的各自的一个和第一和第二存储节点中的各自的一个之间，第一和第二存储节点焊盘横向从各自的第一和第二源区沿着第一方向偏移。
32.根据权利要求31所述的DRAM，其中，第一和第二存储节点横向从各自的第一和第二存储节点焊盘沿着第一方向偏移。
33.根据权利要求28所述的DRAM，其中，第一和第二存储节点横向从各自的第一和第二源区沿着第一方向以小于在第一源区的中心点和公共漏区的中心点之间的距离的距离偏移。
34.根据权利要求28所述的DRAM，其中，第一存储节点的中心点位于第一源区和公共漏区之间。
35.根据权利要求28所述的DRAM，其中，第一和第二存储节点展示出了规则的多边形或者圆形。
36.一种动态随机存取存储器DRAM，包括：
多个等间距分开的在集成电路衬底中的第一有源区和第二有源区的交叉行，第二有源区从第一有源区横向偏移，以便各个第二有源区等间距地从两个在相邻的行中的最接近的第一有源区分开；
每个第一有源区包括第一和第二源区和在其间的公共的第一漏区，第一和第二源区的各自的一个横向从公共漏区沿着各自的第一和第二相对的方向偏移；
每个第二有源区包括第三和第四源区以及在其间的第二公共漏区，第三和第四源区的各自的一个横向从第二公共漏区沿着各自的第一和第二相对的方向偏移；
在集成电路衬底上的第一和第二存储节点的阵列，各自的第一和第二存储节点中的一个电连接到各自的第一和第二源区中的一个，各自的第一和第二存储节点横向地从各自的第一和第二源区沿着第一方向偏移；
在集成电路衬底的第三和第四存储节点阵列，各自的第三和第四存储节点中的一个电连接到各自的第三和第四源区中的一个，各自的第三和第四存储节点横向地从各自的第三和第四源区沿着第二方向偏移。
37.根据权利要求36中的DRAM，还包括：
第一和第二栅电极阵列，其中的每一个位于在各个第一公共漏区和各自的第一和第二源区中的一个之间的集成电路衬底和各个第二公共漏区和各自的第三和第四源区中的一个之间的集成电路衬底上；以及
第三和第四栅电极阵列，其中的每一个位于邻近各自的第一和第二源区中的一个，并且远离第一公共漏区的各自的集成电路衬底中的一个上，以及邻近各个第三和第四源区中的一个，并且远离第二公共漏区的各个集成电路衬底中的一个上，各个第一和第四栅电极比邻近各个第一和第二源区中的一个的各个第一和第二栅电极窄。
38.根据权利要求36所述的DRAM，还包括：
第一和第二接触栓塞阵列，位于集成电路衬底上，它们中的各自的一个电连接到各自的第一和第二源区中的一个，各个第一和第二接触栓塞与各个第一和第二源区横向对准；以及
第三和第四接触栓塞阵列，位于集成电路衬底上，它们中的各自的一个电连接到各自的第三和第四源区中的一个，各个第三和第四接触栓塞与各个第三和第四源区横向对准。
39.根据权利要求38所述的DRAM，还包括：
第一和第二存储节点焊盘阵列，位于集成电路衬底上，它们中的每一个位于各自的第一和第二接触栓塞中的一个和各自的第一和第二存储节点中的一个之间，各个第一和第二存储节点焊盘横向从各自的第一和第二源区沿着第一方向偏移；以及
第三和第四存储节点焊盘阵列，位于集成电路衬底上，它们中的每一个位于各自的第三和第四接触栓塞中的一个和各自的第三和第四存储节点中的一个之间，各个第三和第四存储节点焊盘横向从各自的第三和第四源区沿着第二方向偏移。
40.根据权利要求39所述的DRAM，其中，各自的第一和第二存储节点横向从各自的第一和第二存储节点焊盘沿着第一方向偏移，并且其中，各自的第三和第四存储节点横向从各自的第三和第四存储节点焊盘沿着第二方向偏移。
41.根据权利要求36所述的DRAM，其中，各自的第一和第二存储节点横向从各自的第一和第二源区沿着第一方向，以小于在第一源区的中心点和第一公共漏区的中心点之间的距离的距离偏移，并且其中，各自的第三和第四存储节点横向从各自的第三和第四源区沿着第二方向，以小于在第三源区的中心点和第二公共漏区的中心点之间的距离的距离偏移。
42.根据权利要求36所述的DRAM，其中，各个第一存储节点的中心点位于各个第一源区和各个第一公共漏区之间，并且，各个第三存储节点的中心点位于各个第四源区和各个第二公共漏区之间。
43.根据权利要求36所述的DRAM，其中，第一到第四存储节点从平面图的角度看上去是规则的多边形或者圆形。
44.根据权利要求43所述的DRAM，其中，每个第一到第四存储节点等间距地从其各自的四个最接近的相邻的存储节点分离。
45.一种动态随机存取存储器DRAM，包括：
在集成电路衬底上的存储器单元晶体管的阵列，它们中的每一个包括源区；以及
在集成电路衬底上的存储节点阵列，它们从平面图角度看是规则的多边形或者圆形形状，它们中的每一个电连接到源区中的各自的一个并且从其横向偏移。
46.根据权利要求45所述的DRAM，其中，存储节点在集成电路衬底上等间距分开。
47.根据权利要求45所述的DRAM，还包括：
接触栓塞阵列，在集成电路衬底上，它们中的各自的一个连接到各自的源区中的一个，该接触栓塞与各自的源区横向对齐。
48.根据权利要求47所述的DRAM，还包括：
存储节点焊盘阵列，在集成电路衬底上，它们中的各自的一个位于各个接触栓塞中的一个和各个存储节点中的一个之间，该存储节点焊盘从各自的源区横向偏移。
49.根据权利要求48所述的DRAM，其中各个存储节点从各自的存储节点焊盘横向偏移。
50.一种制造动态随机存取存储器DRAM的方法，包括：
在集成电路衬底上制造公共漏区和第一和第二源区，所述第一源区和第二源区中的每一个从公共漏区沿着各自的第一和第二相反的方向横向偏移；以及
在集成电路衬底上制造第一和第二存储节点，它们中的每一个电连接到第一和第二源区中的各自的一个，第一和第二存储节点从各自的第一和第二源区沿着第一方向横向偏移。
51.根据权利要求50所述的方法，其中制造公共漏区和第一以及第二源区是通过在集成电路衬底上制造第一到第四栅电极进行的，其中制造公共漏区和第一以及第二源区包括制造在第一和第二栅电极之间的公共漏区、在第三和第一栅电极之间的第一源区，以及在第二栅电极和第四栅电极之间的第二源区，并且其中，第三和第四栅电极窄于与第一和第二源区相邻的第一和第二栅电极。
52.根据权利要求50所述的方法，其中，下面的过程是在制造公共漏区和第一和第二源区以及制造第一和第二存储节点之间进行的：
在集成电路衬底上制造第一和第二接触栓塞，它们中的各自的一个电连接到各自的第一和第二源区中的一个，该第一和第二接触栓塞与各自的第一和第二源区横向对齐。
53.根据权利要求52所述的方法，其中，下面的过程是在制造第一和第二接触栓塞以及制造第一和第二存储节点之间进行的：
在集成电路衬底上制造第一和第二存储节点焊盘，它们中的各自的一个位于各自的第一和第二接触栓塞中的一个以及各自的第一和第二存储节点中的一个之间，该第一和第二存储节点焊盘从各自的第一和第二源区沿着第一方向横向偏移。
54.根据权利要求53所述的方法，其中，第一和第二存储节点从第一和第二存储节点焊盘沿着第一方向横向偏移。
55.根据权利要求50所述的方法，其中，第一和第二存储节点从各自的第一和第二源区沿着第一方向，以小于在第一源区的中心点和公共漏区的中心点之间的距离的距离横向偏移。
56.根据权利要求50所述的方法，其中，第一存储节点的中心点位于第一源区和公共漏区之间。
57.根据权利要求50所述的方法，其中，第一和第二存储节点展示出了规则的多边形状和圆形形状。
58.一种制造动态随机存取存储器的方法，包括：
在集成电路衬底中制造多个等间距分开的第一和第二有源区的交叉行，第二有源区横向从第一有源区偏移，以便各个第二有源区从在相邻的行中的两个最靠近的第一有源区等间距分开；
制造每个第一有源区中的第一和第二源区和在其间的第一公共漏区，它们中的每一个从公共漏区沿着各自的第一和第二相对的方向横向偏移，以及在每个第二有源区中的第三和第四源区和位于其间的第二公共漏区，它们中的每一个都沿着各自的第一和第二相对方向从公共漏区横向偏移；以及
在集成电路衬底上制造第一和第二存储节点的阵列，第一和第二存储节点中的每一个电连接到第一和第二源区中的各自的一个，各自的第一和第二存储节点沿着第一方向从各自的第一和第二源区横向偏移，以及在集成电路衬底上的第三和第四存储节点的阵列，第三和第四存储节点中的每一个电连接到第三和第四源区中的各自的一个，并且各自的第三和第四存储节点沿着第二方向从各自的第三和第四源区横向偏移。
59.根据权利要求58所述的方法，其中制造第一和第二源区是通过在集成电路衬底上制造第一到第四栅电极来进行的，其中各自的第三和第四栅电极窄于与各自的第一和第二源区相邻的各自的第一和第二栅电极；并且其中，制造第一和第二源区包括制造在第一和第二栅电极之间的第一公共漏区、在第三栅电极和第一栅电极之间的第一源区，以及在第四栅电极和第二栅电极之间的第二源区。
60.根据权利要求58所述的方法，其中，下面的过程是在制造第一和第二源区以及制造第一和第二存储节点之间进行的：
在集成电路衬底上制造第一和第二接触栓塞阵列，它们中的各自的一个电连接到各自的第一和第二源区中的一个，各自的第一和第二接触栓塞与各自的第一和第二源区横向对齐，以及，在集成电路衬底上的第三和第四接触栓塞阵列，它们中的各自的一个电连接到各自的第三和第四源区中的一个，各自的第三和第四接触栓塞与各自的第三和第四源区横向对齐。
61.根据权利要求60所述的方法，其中，下面的过程是在制造第一和第二接触栓塞阵列以及制造第一和第二存储节点阵列之间进行的：
在集成电路衬底上制造第一和第二存储节点焊盘阵列，它们中的各自的一个位于各自的第一和第二接触栓塞中的一个以及各自的第一和第二存储节点中的一个之间，该第一和第二存储节点焊盘从各自的第一和第二源区沿着第一方向横向偏移；以及，在集成电路衬底上的第三和第四存储节点焊盘阵列，它们中的各自的一个位于各自的第三和第四接触栓塞中的一个以及各自的第三和第四存储节点中的一个之间，该第三和第四存储节点焊盘从各自的第三和第四源区沿着第二方向横向偏移。
62.根据权利要求61所述的方法，其中，各自的第一和第二存储节点从各自的第一和第二存储节点焊盘沿着第一方向横向偏移，并且，各自的第三和第四存储节点从各自的第三和第四存储节点焊盘沿着第二方向横向偏移。
63.根据权利要求62所述的方法，其中，各自的第一和第二存储节点从各自的第一和第二源区沿着第一方向，以小于在第一源区的中心点和第一公共漏区的中心点之间的距离的距离横向偏移；并且其中，各自的第三和第四存储节点从各自的第三和第四源区沿着第二方向，以小于在第三源区的中心点和第二公共漏区的中心点之间的距离的距离横向偏移。
64.根据权利要求58所述的方法，其中，各自的第一存储节点的中心点位于各自的第一源区和各自的第一公共漏区之间；并且其中，各自的第三存储节点的中心点位于各自的第四源区和各自的第二公共漏区之间。
65.根据权利要求58所述的方法，其中，第一到第四存储节点展示出了规则的多边形状和圆形形状。
66.根据权利要求58所述的方法，其中每个第一到第四存储节点从其各自的四个最接近的相邻的存储节点等间距地分开。
67.一种制造动态随机存取存储器DRAM的方法，包括：
制造在集成电路衬底中存储器单元晶体管阵列，它们中的每一个包括源区；以及
制造在集成电路衬底上的规则的多边形状和圆形形状的存储节点阵列，它们中的各自的一个电连接到各自的源区中的一个并且从其横向偏移。
68.根据权利要求67所述的方法，其中制造存储节点阵列包括制造在集成电路衬底上的等间距分开的存储节点的阵列。
69.根据权利要求67所述的方法，其中，下面的过程是在制造存储器单元晶体管阵列和制造等间距分开的存储节点阵列之间进行的：
制造在集成电路衬底上的接触栓塞阵列，它们中的各自的一个电连接到各自的源区中的一个，各自的接触栓塞与各自的源区横向对齐。
70.根据权利要求69所述的方法，进一步地其中，下面的过程是在制造接触栓塞阵列和制造等间距地分开的存储节点之间进行的：
制造在集成电路衬底上的存储节点焊盘阵列，它们中的各自的一个位于各自的接触栓塞中的一个和各自的存储节点中的一个之间，该各自的存储节点焊盘从各自的源区横向偏移。
71.根据权利要求70所述的方法，其中各自的存储节点从各自的存储节点焊盘横向偏移。
CNB031471684A 2002-07-08 2003-07-08 具有侧向偏移存储节点的动态随机存取存储器单元及其制造方法 Expired - Fee Related CN100461422C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR39386/2002 2002-07-08
KR10-2002-0039386A KR100502410B1 (ko) 2002-07-08 2002-07-08 디램 셀들

Publications (2)

Publication Number Publication Date
CN1495906A CN1495906A (zh) 2004-05-12
CN100461422C true CN100461422C (zh) 2009-02-11

Family

ID=29997481

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031471684A Expired - Fee Related CN100461422C (zh) 2002-07-08 2003-07-08 具有侧向偏移存储节点的动态随机存取存储器单元及其制造方法

Country Status (5)

Country Link
US (2) US7119389B2 (zh)
JP (1) JP4837884B2 (zh)
KR (1) KR100502410B1 (zh)
CN (1) CN100461422C (zh)
DE (1) DE10330072B4 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463203B1 (ko) * 2002-12-10 2004-12-23 삼성전자주식회사 활성 영역을 구비하는 반도체 소자
KR100481183B1 (ko) * 2003-03-17 2005-04-07 삼성전자주식회사 이중 캐핑막 패턴들을 갖는 반도체 장치 및 그 제조방법
JP4398829B2 (ja) * 2004-09-17 2010-01-13 株式会社東芝 半導体装置
US7547936B2 (en) 2004-10-08 2009-06-16 Samsung Electronics Co., Ltd. Semiconductor memory devices including offset active regions
KR100706233B1 (ko) 2004-10-08 2007-04-11 삼성전자주식회사 반도체 기억 소자 및 그 제조방법
US8405216B2 (en) * 2005-06-29 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for integrated circuits
KR100745069B1 (ko) * 2005-06-29 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 스토리지 노드 콘택과 스토리지 노드의 배치방법, 상기 배치 방법에 따른 반도체 소자
JP2007103862A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 半導体装置およびその製造方法
KR100649313B1 (ko) * 2005-12-29 2006-11-24 동부일렉트로닉스 주식회사 반도체 소자의 이중 금속배선 및 그 제조 방법
JP5694625B2 (ja) * 2006-04-13 2015-04-01 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置
JP4191203B2 (ja) * 2006-05-01 2008-12-03 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7960797B2 (en) * 2006-08-29 2011-06-14 Micron Technology, Inc. Semiconductor devices including fine pitch arrays with staggered contacts
KR101353343B1 (ko) * 2007-09-18 2014-01-17 삼성전자주식회사 활성 영역 상에서 비트라인 패턴의 일 측부로부터 서로다른 거리들로 각각 이격되는 스토리지 노드들을 가지는반도체 장치들 및 그 형성방법들
JP2009182114A (ja) * 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法
JP2010161173A (ja) * 2009-01-07 2010-07-22 Renesas Electronics Corp 半導体記憶装置
KR101102764B1 (ko) 2009-07-31 2012-01-03 주식회사 하이닉스반도체 반도체 소자의 레이아웃 및 반도체 소자의 형성방법
KR101129936B1 (ko) * 2010-12-13 2012-03-23 주식회사 하이닉스반도체 라인 타입의 액티브 영역을 갖는 반도체 소자 및 그 제조 방법
KR101168559B1 (ko) 2011-08-01 2012-07-27 에스케이하이닉스 주식회사 반도체 소자의 레이아웃 및 반도체 소자의 형성방법
US10790041B2 (en) 2011-08-17 2020-09-29 23Andme, Inc. Method for analyzing and displaying genetic information between family members
TW201414295A (zh) * 2012-09-20 2014-04-01 Sony Corp 收訊裝置、收訊方法、播送裝置、播送方法、程式、及連動應用程式控制系統
US9735382B2 (en) * 2012-11-08 2017-08-15 Palo Alto Research Center Incorporated Circuit layout for thin film transistors in series or parallel
US9536746B2 (en) * 2014-03-13 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Recess and epitaxial layer to improve transistor performance
CA2967013C (en) 2014-11-06 2023-09-05 Ancestryhealth.Com, Llc Predicting health outcomes
KR102274738B1 (ko) * 2016-01-08 2021-07-07 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9953883B2 (en) * 2016-04-11 2018-04-24 Samsung Electronics Co., Ltd. Semiconductor device including a field effect transistor and method for manufacturing the same
CN107845633B (zh) * 2017-10-30 2023-05-12 长鑫存储技术有限公司 存储器及其制造方法
US10381351B2 (en) * 2017-12-26 2019-08-13 Nanya Technology Corporation Transistor structure and semiconductor layout structure
US10818729B2 (en) * 2018-05-17 2020-10-27 Macronix International Co., Ltd. Bit cost scalable 3D phase change cross-point memory
CN111009522A (zh) * 2018-10-08 2020-04-14 无锡华润上华科技有限公司 半导体器件的制造方法、半导体器件
US10622030B1 (en) * 2018-10-28 2020-04-14 Nanya Technology Corporation Memory structure with non-straight word line
US11967531B2 (en) 2020-12-29 2024-04-23 Changxin Memory Technologies, Inc. Semiconductor structure and forming method thereof
CN114695353B (zh) 2020-12-29 2023-10-13 长鑫存储技术有限公司 半导体结构及其形成方法
CN114695355A (zh) 2020-12-29 2022-07-01 长鑫存储技术有限公司 半导体结构以及半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084091A (ja) * 1996-09-09 1998-03-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5899739A (en) * 1995-09-18 1999-05-04 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2000150824A (ja) * 1998-11-12 2000-05-30 Nec Corp 半導体記憶装置とその製造方法
CN1272687A (zh) * 1999-03-26 2000-11-08 因芬尼昂技术北美公司 叠层电容器存储单元及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2741857B2 (ja) * 1987-05-11 1998-04-22 株式会社日立製作所 半導体記憶装置
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
DE4222467C1 (zh) 1992-07-08 1993-06-24 Siemens Ag, 8000 Muenchen, De
JPH06120447A (ja) * 1992-10-05 1994-04-28 Mitsubishi Electric Corp 半導体装置の導電層接続構造およびその構造を備えたｄｒａｍ
JP3319869B2 (ja) * 1993-06-24 2002-09-03 三菱電機株式会社 半導体記憶装置およびその製造方法
JP3368002B2 (ja) 1993-08-31 2003-01-20 三菱電機株式会社 半導体記憶装置
JPH0992717A (ja) * 1995-09-21 1997-04-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6686288B1 (en) * 1996-02-21 2004-02-03 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
JP3519545B2 (ja) * 1996-05-31 2004-04-19 株式会社日立製作所 半導体集積回路装置の製造方法
JPH10144882A (ja) * 1996-11-13 1998-05-29 Oki Electric Ind Co Ltd 半導体記憶素子のキャパシタ及びその製造方法
JP2930110B2 (ja) * 1996-11-14 1999-08-03 日本電気株式会社 半導体記憶装置およびその製造方法
JPH10242147A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法
JP3445495B2 (ja) * 1997-07-23 2003-09-08 株式会社東芝 半導体装置
JP3599548B2 (ja) * 1997-12-18 2004-12-08 株式会社日立製作所 半導体集積回路装置の製造方法
KR100278654B1 (ko) 1998-03-12 2001-02-01 윤종용 디램소자의셀커패시터형성방법
KR100283028B1 (ko) * 1998-03-19 2001-03-02 윤종용 디램 셀 캐패시터의 제조 방법
KR100270210B1 (ko) 1998-04-25 2000-10-16 윤종용 디램 셀 커패시터 및 그의 제조 방법
JP2000049306A (ja) * 1998-07-29 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
JP2000183313A (ja) * 1998-12-21 2000-06-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000269460A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 半導体記憶装置及びその製造方法
JP3250665B2 (ja) * 1999-06-09 2002-01-28 ソニー株式会社 誘電体メモリおよびその製造方法並びに誘電体キャパシタ
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
KR100363328B1 (ko) * 2001-01-11 2002-12-05 삼성전자 주식회사 콘택 패드를 갖는 반도체 소자의 제조방법
US6665207B2 (en) * 2001-11-14 2003-12-16 Micron Technology, Inc. ROM embedded DRAM with dielectric removal/short

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5899739A (en) * 1995-09-18 1999-05-04 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JPH1084091A (ja) * 1996-09-09 1998-03-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000150824A (ja) * 1998-11-12 2000-05-30 Nec Corp 半導体記憶装置とその製造方法
CN1272687A (zh) * 1999-03-26 2000-11-08 因芬尼昂技术北美公司 叠层电容器存储单元及其制造方法

Also Published As

Publication number Publication date
US20040004257A1 (en) 2004-01-08
US20070026603A1 (en) 2007-02-01
KR20040005092A (ko) 2004-01-16
DE10330072B4 (de) 2010-07-22
DE10330072A1 (de) 2004-01-29
JP4837884B2 (ja) 2011-12-14
KR100502410B1 (ko) 2005-07-19
US7119389B2 (en) 2006-10-10
JP2004047999A (ja) 2004-02-12
US7504295B2 (en) 2009-03-17
CN1495906A (zh) 2004-05-12

Similar Documents

Publication Publication Date Title
CN100461422C (zh) 具有侧向偏移存储节点的动态随机存取存储器单元及其制造方法
US7541632B2 (en) Relaxed-pitch method of aligning active area to digit line
US5442212A (en) Semiconductor memory device
US10607997B2 (en) Semiconductor device
US9761602B2 (en) Semiconductor memory device
KR101961322B1 (ko) 매립 채널 어레이를 갖는 반도체 소자
US8394680B2 (en) Layout for semiconductor device and method of fabricating the semiconductor device
CN1779978A (zh) 包括偏移有源区的半导体存储器件
US9257522B2 (en) Memory architectures having dense layouts
CN113451270A (zh) 位线结构和半导体存储器
US10692727B2 (en) Integrated circuit, construction of integrated circuitry, and method of forming an array
CN112542459A (zh) 半导体器件及其制备方法
KR20010073289A (ko) 디램 소자
KR101168559B1 (ko) 반도체 소자의 레이아웃 및 반도체 소자의 형성방법
CN213401205U (zh) 半导体器件
WO2023048832A1 (en) Three dimensional memory device and method of fabrication
KR20240125171A (ko) 반도체 메모리 소자
KR20010061596A (ko) 반도체소자의 캐패시터 형성방법
KR20100040551A (ko) 반도체소자 및 그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20140708

EXPY Termination of patent right or utility model