CN113053897B - 存储器及其制备方法 - Google Patents

Abstract

本发明提供一种存储器及其制备方法，涉及半导体技术领域，该存储器包括基底，基底上设置有隔离层，隔离层内设置有阵列排布的多个有源区，多个有源区和隔离层内形成有多条字线，每条字线包括设置在有源区内的栅极和设置在隔离层内的字线结构，每条字线由间隔排布的多个栅极和多个字线结构依次连接构成，每条字线中包括的多个栅极设置在对应的相邻两列有源区内，且每条字线中的任意相邻的两个栅极设置在对应的相邻两行有源区。该存储器的制备方法包括如下步骤：提供基底；在基底上形成隔离层；在隔离层内形成阵列排布的多个有源区；在隔离层和有源区内形成多条字线。本发明实施例的存储器以及采用该存储器的制备方法制备的存储器，集成度高。

Description

存储器及其制备方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种存储器及其制备方法。

背景技术

动态随机存储器(dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。

现有的动态随机存储器，一般是先形成浅沟槽隔离结构定义出有源区，然后在有源区中刻蚀形成埋入式字线，在埋入式字线之间形成位线接触柱塞，再通过位线连接各位线接触柱塞；且现有技术中较主流的动态随机存储器是3HPAA乘2HPWL结构，3HPAA乘2HPWL确定一个位单元(英文全称为cell bit)面积，3HPAA乘2HPWL指3倍的有源区(英文全称为active region，英文简称为AA)的半节距(英文全称为half pitch，英文简称为HP)乘以2倍的字线(英文全称为word line，英文简称为WL)的半节距。然而，这种结构的动态随机存储器集成度较低。

发明内容

鉴于上述问题，本发明实施例提供一种存储器及其制备方法，用于提高存储器的集成度。

为了实现上述目的，本发明实施例提供如下技术方案：

本发明实施例的第一方面提供一种存储器，包括基底，基底上设置有隔离层，隔离层内设置有按行且按列阵列排布的多个有源区，多个有源区和隔离层内形成有多条字线；多条字线沿多个有源区的行方向排布，每条字线为S形，每条字线包括设置在有源区内的栅极和设置在隔离层内的字线结构，每条字线由间隔排布的多个栅极和多个字线结构依次连接构成，每条字线中包括的多个栅极设置在对应的相邻两列有源区内，且每条字线中的任意相邻的两个栅极设置在对应的相邻两行有源区。

本发明实施例的存储器，基底的隔离层内设置有按行且按列排布的多个有源区，隔离层和有源区内设置有多条字线，每条字线成S形，每条字线由间隔设置的多个栅极和多个字线结构依次间隔连接，且每条字线中的多个栅极依次交替设置在对应相邻两列有源区内，且每条字线中的任意相邻两个栅极设置在对应的相邻两行有源区，如此，在单位尺寸的基底上的隔离层内设置的有源区的数量更多，后续设置与有源区一一对应的电容器后，存储器的集成度更高。

在一些实施方式中，字线结构包括第一字线结构和第二字线结构，每条字线中，任意相邻的第一字线结构的一端和第二字线结构的一端之间通过对应的栅极电连接，第一字线结构沿第一方向延伸，第一方向与多个有源区的行方向和列方向呈锐角设置，第二字线结构沿第二方向延伸，第二方向与多个有源区的行方向和列方向呈锐角设置。

在一些实施方式中，字线包括金属层和介质层，介质层包括第一介质层、第二介质层和第三介质层，第一介质层的顶面设置金属层和第二介质层，第二介质层设置在金属层的相对两侧面，金属层的顶面和第二介质层的顶面设置第三介质层。

在一些实施方式中，在基底上还设置有多条位线，每条位线沿多个有源区的行方向延伸，多条位线沿多个有源区的列方向排布。

在一些实施方式中，在位线上间隔分布多个位线接触柱塞，多个位线接触柱塞沿多个有源区的行方向排布，多个位线接触柱塞均位于隔离层内，每个位线接触柱塞的底端与对应的位线电连接，每个位线接触柱塞的顶端与对应的有源区电连接。

在一些实施方式中，在每条字线背离基底的一端设置多个节点接触柱塞，每个节点接触柱塞与对应的有源区电连接，节点接触柱塞与位线接触柱塞一一对应。

本发明实施例的第二方面提供一种存储器的制备方法，其包括如下步骤：提供基底；在基底上形成隔离层；在隔离层内形成按行且按列阵列排布的多个有源区；在隔离层和有源区内形成多条字线，多条字线沿多个有源区的行方向排布，每条字线为S形，每条字线包括设置在有源区内的栅极和设置在隔离层内的字线结构，每条字线由间隔排布的多个栅极和多个字线结构依次连接构成，每条字线中包括的多个栅极位于对应的相邻两列有源区内，且每条字线中的任意相邻两个栅极位于对应的相邻两行有源区。

本发明实施例的存储器的制备方法，通过在基底上设置隔离层，在隔离层内设置有源区，在隔离层和有源区内设置字线，且使得多条字线沿多个有源区的行方向排布，每条字线为S形，每条字线中包括的多个栅极位于对应的相邻两列有源区内，且每条字线中的任意相邻两个栅极位于对应的相邻两行有源区，如此，使得形成的存储器内，在单位尺寸的基底上的隔离层内设置的有源区的数量更多，后续设置与有源区一一对应的电容器后，存储器的集成度更高。

在一些实施方式中，在隔离层内形成按行且按列阵列排布的多个有源区，包括：在隔离层内形成开口背离基底的多个凹孔，在每个凹孔中填满第二多晶硅，刻蚀每个凹孔中的第二多晶硅，保留每个凹孔侧壁的部分第二多晶硅以形成有源区，多个凹孔中保留的有源区阵列排布且彼此隔离。

在一些实施方式中，在隔离层和有源区内形成多条字线，包括：在隔离层和有源区内形成槽口背离基底的多条字线槽，每条字线槽包括多个凹孔和间隔排布的多个第一字线槽和多个第二字线槽，任意相邻两个第一字线槽和第二字线槽具有一夹角且通过对应的一个凹孔连通；在字线槽内形成金属层和包覆在金属层的底面、顶面以及相对的两个侧面的介质层，以形成字线，字线包括多个第一字线结构、多个第二字线结构以及多个栅极，每个第一字线结构形成在对应一个第一字线槽中，每个第二字线结构形成在对应一个第二字线槽中，每个栅极形成在对应一个凹孔中，任意相邻的两个第一字线结构和第二字线结构通过对应的栅极电连接。

在一些实施方式中，在字线槽内形成金属层和包覆在金属层的底面、顶面以及相对的两个侧面的介质层，以形成字线，包括：在字线槽的底部形成第一介质层；在字线槽内的第一介质层上形成第二介质层，第二介质层形成在有源区的侧壁上；在字线槽内的第一介质层上、且第二介质层远离有源区的侧部形成金属层，金属层填满字线槽；回刻金属层的顶部；在字线槽的金属层上形成第三介质层。

在一些实施方式中，在基底上形成隔离层的步骤之前，还包括：在基底上形成多条位线，每条位线沿多个有源区的行方向延伸，多条位线沿多个有源区的列方向排布。

在一些实施方式中，在隔离层内形成按行且按列阵列排布的多个有源区之前，还包括：在每个凹孔底部沉积第一多晶硅以形成位线接触柱塞，位线接触柱塞与对应的位线电连接。

在一些实施方式中，在每个凹孔中填满多第二晶硅之后，刻蚀每个凹孔中的第二多晶硅之前，还包括：在第二多晶硅上形成保护层；刻蚀每个凹孔中的第一多晶硅，包括：刻蚀保护层和第二多晶硅以形成节点接触槽和字线槽，节点接触槽位于字线槽上方且与字线槽连通，节点接触槽的宽度大于字线槽的宽度，节点接触槽形成在保护层中，字线槽形成在隔离层中以及有源区中；在字线槽中形成字线，且在节点接触槽中形成节点接触柱塞，并且使得形成的节点接触柱塞与对应的有源区电连接。

在一些实施方式中，在基底上形成隔离层包括：在位线的底面、顶面以及相对两个侧面形成绝缘层，刻蚀绝缘层以形成隔离层。

除了上面所描述的本发明实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本发明实施例提供的存储器及其制备方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例的存储器的制备方法的流程图；

图2为本发明实施例中位线的制备流程图；

图3a为本发明实施例中基底上设置位线槽的结构示意图；

图3b为图3a中的AA位置的断面图；

图3c为图3a中的BB位置的断面图；

图4a为本发明实施例中位线槽中设置第一绝缘材料的结构示意图；

图4b为图4a中的AA位置的断面图；

图4c为图4a中的BB位置的断面图；

图5a为本发明实施例中去除位线槽中靠近槽口位置的第一绝缘材料后的结构示意图；

图5b为图5a中的AA位置的断面图；

图5c为图5a中的BB位置的断面图；

图6a为本发明实施例中在位线槽中设置导电材料后的结构示意图；

图6b为图6a中的AA位置的断面图；

图6c为图6a中的BB位置的断面图；

图7a为本发明实施例中在位线槽中形成位线后的结构示意图；

图7b为图7a中的AA位置的断面图；

图7c为图7a中的BB位置的断面图；

图8为本发明实施例中隔离层的制备流程图；

图9a为本发明实施例中在位线槽中设置第二绝缘材料后的结构示意图；

图9b为图9a中的AA位置的断面图；

图9c为图9a中的BB位置的断面图；

图10a为本发明实施例中去除基底顶面的第二绝缘材料后的结构示意图；

图10b为图10a中的AA位置的断面图；

图10c为图10a中的BB位置的断面图；

图11a为本发明实施例中去除部分基底后的结构示意图；

图11b为图11a中的AA位置的断面图；

图11c为图11a中的BB位置的断面图；

图12a为本发明实施例中在基底上设置第三绝缘材料后的结构示意图；

图12b为图12a中的AA位置的断面图；

图12c为图12a中的BB位置的断面图；

图13为本发明实施例中有源区的制备流程图；

图14a为本发明实施例中在隔离层中设置凹孔后的结构示意图；

图14b为图14a中的AA位置的断面图；

图14c为图14a中的BB位置的断面图；

图15a为本发明实施例中在凹孔中形成位线接触柱塞的结构示意图；

图15b为图15a中的AA位置的断面图；

图15c为图15a中的BB位置的断面图；

图16a为本发明实施例中在凹孔中填充多晶硅后的结构示意图；

图16b为图16a中的AA位置的断面图；

图16c为图16a中的BB位置的断面图；

图17a为本发明实施例中刻蚀多晶硅并设置第一介质层后的结构示意图；

图17b为图17a中的AA位置的断面图；

图17c为图17a中的BB位置的断面图；

图18a为本发明实施例中在凹孔中设置金属层和第二介质层后的结构示意图；

图18b为图18a中的AA位置的断面图；

图18c为图18a中的BB位置的断面图；

图19a为本发明实施例中在凹孔中设置第三介质层并形成节点接触柱塞后的结构示意图；

图19b为图19a中的AA位置的断面图；

图19c为图19a中的BB位置的断面图；

图20为本发明实施例中字线的制备流程图；

图21为本发明实施例中介质成的制备流程图。

附图标记：

100：基底； 101：位线；

102：位线槽； 103：第一绝缘材料；

104：导电材料； 105：第二绝缘材料；

106：第三绝缘材料； 107：位线接触柱塞；

200：隔离层； 201：有源区；

202：凹孔； 203：第二多晶硅；

204：保护层； 205：节点接触槽；

206：字线槽； 207：字线；

208：栅极； 209：字线结构；

210：第一字线槽； 211：第二字线槽；

212：第一字线结构； 213：第二字线结构；

214：金属层； 215：介质层；

216：第一介质层； 217：第二介质层；

218：第三介质层； 219：节点接触柱塞。

具体实施方式

在相关技术中，动态随机存储器一般包括基底、设置在基底内的隔离结构、以及设置在隔离结构中的多个有源区，每个有源区内设置有栅极，隔离结构内设置有用于将位于同一列的多个栅极连接的字线结构，栅极和字线结构共同形成字线。隔离结构内还设置有与有源区接触的位线接触柱塞，与同一行的有源区接触的多个位线接触柱塞通过位线连接。每个有源区的两端上还设置有电容器，电容器用于存储电荷。

然而，这种结构的动态随机存储器，单位尺寸的基底上，对应设置的有源区的数量较少，对应设置的电容器的数量较少，存储器的集成度低。为此，本发明实施例提供一种存储器及其制备方法，该存储器以及该存储器的制备方法制备的存储器中，基底内设置有隔离层，隔离层内设置有按行且按列排布的多个有源区，隔离层和有源区内设置有多条字线，每条字线成S形，每条字线由间隔设置的多个栅极和多个字线结构依次间隔连接，且每条字线中的多个栅极依次交替设置在对应相邻两列有源区内，且每条字线中的任意相邻两个栅极设置在对应的相邻两行有源区内，如此，在单位尺寸的基底上，对应设置的有源区的数量更多，后续设置与有源区一一对应的电容器的数量更多，存储器的集成度更高。

为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。

如图1所示，本实施例提供的一种存储器的制备方法，其包括如下步骤：

S1：提供基底，基底的材料可以是硅、锗等本领域技术人员熟知的半导体基底材料。

S2：在基底上形成隔离层，隔离层的材料例如可以是二氧化硅。

在一些实施方式中，在基底上形成隔离层的步骤之前，存储器的制备方法还包括：

J1：在基底上形成多条位线，每条位线沿后续提到的有源区的行方向延伸，多条位线沿后续提到的多个有源区的列方向排布。

请参阅图2，在基底上形成多条位线，包括如下步骤：

J11：在基底上形成多条位线槽，多条位线槽平行设置，该步骤形成的结构如图3a、图3b以及图3c所示，该步骤形成的结构中，基底100上设置有平行设置的多条位线槽102，每条位线槽102沿x方向延伸。

J12：在每条位线槽102中填充第一绝缘材料103，第一绝缘材料103还设置在基底100的顶面，第一绝缘材料103例如可以是氧化物，该步骤形成的结构如图4a、图4b以及图4c所示，该步骤形成的结构中，位线槽102中填充有第一绝缘材料103，基底100的顶面也设置有第一绝缘材料103。

J13：去除基底100顶面上的第一绝缘材料103，以及每条位线槽102内靠近槽口的部分第一绝缘材料103，该步骤形成的结构如图5a、图5b以及图5c所示，该步骤形成的结构中，位线槽102中填充的第一绝缘材料103的顶面低于基底100的顶面，例如，位线槽102的深度为240-300纳米(nm)，保留下的第一绝缘材料103的厚度为20-30nm。

J14：在每条位线槽102内的第一绝缘材料103上、以及基底100上设置导电材料104，导电材料104例如可以是钨，该步骤形成的结构如图6a、图6b以及图6c所示，该步骤形成的结构中，位线槽102内的第一绝缘材料103上、以及基底100的顶面上设置有导电材料104。

J15：去除基底100顶面上的导电材料104，以及每条位线槽102内靠近槽口位置的部分导电材料104，保留在位线槽102中的导电材料104形成位线101，该步骤形成的结构如图7a、图7b以及图7c所示，该步骤形成的结构中，保留的导电材料104设置在第一绝缘材料103上，位线槽102内的导电材料104的顶面低于基底100的顶面，例如，保留的导电材料104的厚度为20nm，此时，位线槽102内的导电材料104的顶面低于基底100的顶面。

在一些实施方式中，在基底100上形成隔离层200，包括：在位线101的底面、顶面以及相对两个侧面形成绝缘层，刻蚀绝缘层以形成隔离层200，隔离层200包覆在位线101的四周，其中，上述第一绝缘材料103即为位线101底面的部分隔离层200，下述的第二绝缘材料为位线101顶面的部分隔离层200，下述的第三绝缘材料为位线101相对两侧的部分隔离层200。

请参阅图8，在位线101的顶面以及相对两个侧面形成绝缘层，刻蚀绝缘层以形成隔离层200，包括如下步骤：

S21：在位线槽102内的位线101上、以及基底100的顶面上设置第二绝缘材料105，第二绝缘材料105例如可以是氧化物，该步骤形成的结构如图9a、图9b以及图9c所示，该步骤形成的结构中，位线槽102内的位线101上、以及基底100的顶面设置有第二绝缘材料105。

S22：去除基底100顶面上的第二绝缘材料105，剩余的第二绝缘材料105的顶面与基底100顶面平齐，该步骤形成的结构如图10a、图10b以及图10c所示，该步骤形成的结构中，位线槽102中从下往上依次层叠设置有第一绝缘材料103、位线101以及第二绝缘材料105，第二绝缘材料105的顶面与基底100顶面平齐。

S23：去除位线槽102的槽底上方的基底100，保留第一绝缘材料103、位线101、第二绝缘材料105以及位线槽102的槽底面下方的基底100，该步骤形成的结构如图11a、图11b以及图11c所示，该步骤形成的结构中，保留下的基底100的顶面与第一绝缘材料103的底面平齐，第一绝缘材料103上设置有位线101，位线101上设置有第二绝缘材料105。

S24：在保留的第二绝缘材料105以及保留的基底100上设置第三绝缘材料106，第一绝缘材料103、第二绝缘材料105以及第三绝缘材料106构成上述绝缘层，第一绝缘材料103、刻蚀后保留下的第二绝缘材料105以及第三绝缘材料106形成隔离层200，第三绝缘材料106例如可以是氧化物，该步骤形成的结构如图12a、图12b以及图12c所示，该步骤形成的结构中，基底100上设置有间隔设置的第一绝缘材料103和第三绝缘材料106，第一绝缘材料103上设置位线101，位线101上设置第二绝缘材料105，第二绝缘材料105的顶面与第三绝缘材料106的顶面平齐。

S3：在隔离层200内形成按行且按列阵列排布的多个有源区201。

请参阅图13，在隔离层200内形成按行且按列阵列排布的多个有源区201包括如下步骤：

S31：在隔离层200内形成开口背离基底100的多个凹孔202，该步骤形成的结构如图14a、图14b以及图14c所示，该步骤形成的结构中，隔离层200内设置有凹孔202，凹孔202按列且按行阵列排布，凹孔202的底部的暴露出位线101，且位于同一行的凹孔202暴露出同一位线101。

S33：在每个凹孔202中填满第二多晶硅203。

S35：刻蚀每个凹孔202中的第二多晶硅203，保留每个凹孔202侧壁的部分第二多晶硅203以形成有源区201，多个凹孔202中保留的有源区201阵列排布且彼此隔离，该步骤中，可以对第二多晶硅203进行离子掺杂。该步骤形成的结构请参阅图17a和图17b所示，该步骤形成的结构中，每个凹孔202中形成一个有源区201，每个凹孔202中的有源区201设置在凹孔202的侧壁上。

请参阅图13，其中，在隔离层200内形成开口背离基底100的多个凹孔202之后，且每个凹孔202中填满第二多晶硅203之前，还包括如下步骤：

S32：在每个凹孔202底部沉积第一多晶硅以形成位线接触柱塞107，位线接触柱塞107与对应的位线101电连接，每个凹孔202底部沉积第一多晶硅可以采用化学气相沉积法(英文名称为Chemical Vapor Deposition，英文简称为CVD)沉积而成，之后，再进行离子掺杂以形成位线接触柱塞107，该步骤形成的结构如图15a、图15b以及图15c所示，该步骤形成的结构中，每个凹孔202中填充有第一多晶硅，第一多晶硅的底面与位线101电接触，且第一多晶硅的顶面低于隔离层200的顶面，形成在凹孔202的第一多晶硅构成位线接触柱塞107，在位线接触柱塞107的顶面上设置步骤S33中的第二多晶硅203，第二多晶硅203形成在位线接触柱塞107上且填满凹孔202。

请参阅图13，其中，在每个凹孔202中填满第二多晶硅203之后，且在刻蚀每个凹孔202中的第二多晶硅203之前，还包括如下步骤：

S34：在第二多晶硅203上形成保护层204，保护层204还设置在隔离层200上，保护层204的材料例如可以是氮化硅，该步骤形成的结构如图16a、图16b以及图16c所示，该步骤形成的结构中，第二多晶硅203填充在每一个凹孔202中，且凹孔202内填充的第二多晶硅203和隔离层200上设置有保护层204。

请参阅图13，刻蚀每个凹孔202中的第二多晶硅203，还包括：

S35：刻蚀保护层204和第二多晶硅203层以形成节点接触槽和字线槽，节点接触槽位于字线槽上方且与字线槽连通，节点接触槽的宽度大于字线槽206的宽度，节点接触槽形成在保护层204中，字线槽形成在隔离层200中以及有源区201中，在字线槽中形成字线，且在节点接触槽中形成节点接触柱塞，并且使得形成的节点接触柱塞与对应的有源区201电连接。该步骤形成的结构如图17a、图17b以及图17c所示，隔离层200和有源区201内设置有字线槽206，保护层204内设置有节点接触槽205，节点接触槽205与字线槽206连通，节点接触槽205的槽宽大于字线槽206的宽度。

在节点接触槽205中形成节点接触柱塞，可以通过化学气相沉积法沉积第三多晶硅，并进行离子掺杂制备得到。

S4：在隔离层200和有源区201内形成多条字线，多条字线沿多个有源区201的行方向排布，每条字线为S形，每条字线包括设置在有源区201内的栅极208和设置在隔离层200内的字线结构209，每条字线207由间隔排布的多个栅极和多个字线结构依次连接构成，每条字线中包括的多个栅极位于对应的相邻两列有源区201内，且每条字线中的任意相邻两个栅极位于对应的相邻两行有源区201内。该步骤形成的结构请参阅图18a、图19a、图19b以及图19c，每条字线207由间隔连接的栅极208和字线结构209形成，其中，栅极208设置在有源区201内，字线结构209设置在隔离层200内，且每条字线207上的各栅极208所在的有源区201对应位于相邻两列，每条字线207上的任意相邻两个栅极208所在的有源区201的行数相差一行。

请参阅图20，在隔离层200和有源区201内形成多条字线207，包括：

S41：在隔离层200和有源区201内形成槽口背离基底100的多条字线槽，每条字线槽包括多个凹孔202和间隔排布的多个第一字线槽和多个第二字线槽，任意相邻的两个第一字线槽和第二字线槽具有一夹角且通过对应的一个凹孔202连通；该步骤形成的结构如图17a、图17b以及图17c所示，其中，凹孔202设置在有源区201内，第一字线槽210和第二字线槽211设置在隔离层200内，且第一字线槽210和第二字线槽211具有一夹角，第一字线槽210和第二字线槽211之间通过凹孔202连通。

S42：在字线槽206内形成金属层和包覆在金属层的底面、顶面以及相对的两个侧面的介质层，以形成字线207，字线207包括多个第一字线结构、多个第二字线结构以及多个栅极，每个第一字线结构形成在对应一个第一字线槽210中，每个第二字线结构形成在对应一个第二字线槽211中，每个栅极形成在对应一个凹孔202中，任意相邻两个第一字线结构和第二字线结构通过对应的栅极电连接。该步骤形成的结构请参阅图18a、图18b、图18c、图19a、图19b以及图19c所示，其中，栅极208设置在有源区201内，第一字线结构212形成在隔离层200的第一字线槽210中，第二字线结构213形成在隔离层200的第二字线槽211中，第一字线结构212和第二字线结构213通过栅极208连接。

请参阅图21，在字线槽206内形成金属层214和包覆在金属层214的底面、顶面以及相对的两个侧面的介质层215，以形成字线207，包括：

S421：在字线槽206的底部形成第一介质层216，第一介质层216例如可以是氧化硅层，该步骤形成的结构如图17a、图17b以及图17c所示，其中，第一介质层216的材料设置在字线槽206内，且第一介质层216的高度小于字线槽206的槽深，也即，第一介质层216的顶面低于字线槽206的顶面。

S422：在字线槽206内的第一介质层216上形成第二介质层217，第二介质层217形成在有源区201的侧壁上；第二介质层217的材料例如可以是氧化硅层，第二介质层217可以通过原位水汽法(英文名称为in-situ steam generation，英文简称为ISSG)制备，第二介质层217的厚度大约可以为5nm，该步骤形成的结构可以参阅如图18a、图18b以及图18c，其中，第二介质层217设置在字线槽206内，第二介质层217设置在第一介质层216上，且设置在有源区201的侧壁上。

S423：在字线槽206内的第一介质层216上、且第二介质层217远离有源区201的侧部形成金属层214，金属层214填满字线槽206，金属层214的材料例如可以金属钨，该步骤形成的结构如图18a、图18b以及图18c，其中，金属层214设置在字线槽206内，第二介质层217设置在金属层214的相对的两侧面。

S424：回刻金属层214的顶部，该步骤形成的结构可以参阅如图19a、图19b以及图19c，金属层214的顶面低于第二介质层217的顶面。

S425：在字线槽206的金属层214上形成第三介质层218，第三介质层218的材料例如可以是氧化硅，该步骤形成的结构如图19a、图19b以及图19c，其中，第三介质层218设置在金属层214和第二介质层217上。

本发明实施例的存储器的制备方法，通过在基底100上设置隔离层200，在隔离层200内设置有源区201，在隔离层200和有源区201内设置字线207，且使得多条字线207沿多个有源区201的行方向排布，每条字线207为S形，每条字线207中包括的多个栅极208位于对应的相邻两列有源区201内，且每条字线207中的任意相邻两个栅极208位于对应的相邻两行有源区201，如此，使得形成的存储器内，在单位尺寸的基底100上，对应设置的有源区201的数量更多，后续设置与有源区201一一对应的电容器的数量更多，存储器的集成度更高。

本发明实施例的存储器的制备方法制备的存储器是2HPAA乘2HPWL结构，2HPAA乘2HPWL确定一个位单元面积，2HPAA乘2HPWL指2倍的有源区的半节距乘以2倍的字线的半节距，2HPAA乘2HPWL结构形成的4F2存储单元的面积会缩小至3HPAA乘2HPWL结构形成的6F2存储单元的三分之二左右，相当于4F2存储结构的存储密度更大，集成度更高。

请参阅图18a、图18b、图18c、图19a、图19b以及图19c，本发明实施例提供的存储器，包括基底100，基底100的材料可以为硅、锗等，基底100上设置有隔离层200，隔离层200的材料例如可以是二氧化硅，隔离层200内设置有按行且按列阵列排布的多个有源区201，多个有源区201和隔离层200内形成有多条字线207，多条字线207沿多个有源区201的行方向排布，每条字线207为S形，每条字线207沿多个有源区201的列方向延伸，每条字线207包括设置在有源区201内的栅极208和设置在隔离层200内的字线结构209，每条字线207由间隔排布的多个栅极208和多个字线结构209依次连接构成，每条字线207中包括的多个栅极208设置在对应的相邻两列有源区201内，且每条字线207中的任意相邻两个栅极208设置在对应的相邻两行有源区201。

本发明实施例的存储器，基底100上的隔离层200内设置有按行且按列排布的多个有源区201，隔离层200和有源区201内设置有多条字线207，每条字线207成S形，每条字线207包括的多个栅极208和多个字线结构209依次间隔设置并连接，且每条字线207中的多个栅极208依次交替设置在对应相邻两列有源区201内，且每条字线207中的任意相邻两个栅极208设置在对应的相邻两行有源区201内，如此，在单位尺寸的基底100上的隔离层200内设置的有源区201的数量更多，后续设置与有源区201一一对应的电容器的数量更多，存储器的集成度更高。

请参阅图18a、图18b、图18c、图19a、图19b以及图19c，字线结构209包括第一字线结构212和第二字线结构213，每条字线207中，任意相邻的第一字线结构212的一端和第二字线结构213的一端之间通过对应的栅极208电连接，第一字线结构212沿第一方向延伸，第一方向与多个有源区201的行方向和列方向呈锐角设置，第二字线结构213沿第二方向延伸，第二方向与多个有源区201的行方向和列方向呈锐角设置，相邻的第一字线结构212和第二字线结构213之间呈锐角设置。

本实施例的存储器，字线结构209包括第一字线结构212和第二字线结构213，相邻的第一字线结构212的一端和第二字线结构213的一端之间通过栅极208连接，且第一字线结构212和第二字线结构213之间呈锐角设置，可以实现字线207为S形。

请继续参阅图19a、图19b以及图19c，字线207包括金属层214和介质层215，介质层215包括第一介质层216、第二介质层217和第三介质层218，第一介质层216的顶面设置金属层214和第二介质层217，第二介质层217设置在金属层214的相对两侧面，金属层214的顶面和第二介质层217的顶面设置第三介质层218，第一介质层216、第二介质层217以及第三介质层218的材质例如可以为二氧化硅，金属层214的材质例如可以是金属钨。

本实施例的存储器，第一介质层216的顶面设置金属层214和第二介质层217，第二介质层217设置在金属层214的相对两侧面，金属层214的顶面和第二介质层217的顶面设置第三介质层218，可以使得第一介质层216、第二介质层217、以及第三介质层218将金属层214与有源区201隔开，进而形成金属氧化物半导体场效应晶体管结构。

请继续参阅图19a、图19b以及图19c，在基底100上还设置有多条位线101，每条位线101沿多个有源区201的行方向延伸，多条位线101沿多个有源区201的列方向排布。

本实施例的存储器，在基底100上形成多条位线101，且使得每条位线101沿多个有源区201的行方向延伸，多条位线101沿多个有源区201的列方向排布，如此，实现与上述形成的金属氧化物半导体场效应晶体管结构电连接。

请继续参阅图19a、图19b以及图19c，在位线101上间隔分布多个位线接触柱塞107，多个位线接触柱塞107沿多个有源区201的行方向排布，多个位线接触柱塞107均位于隔离层200内，每个位线接触柱塞107的底端与对应的位线101电连接，每个位线接触柱塞107的顶端与对应的有源区201电连接。位线接触柱塞107的厚度例如可以是50nm左右，如此，位线101和字线207之间的距离大约为50nm。

本实施例的存储器，在位线101上间隔分布多个位线接触柱塞107，且使得多个位线接触柱塞107沿多个有源区201的行方向排布，多个位线接触柱塞107均位于隔离层200内，每个位线接触柱塞107的底端与对应的位线101电连接，每个位线接触柱塞107的顶端与对应的有源区201电连接，如此，可以使得上述形成的同一行的多个金属氧化物半导体场效应晶体管结构通过同一个位线101电连接，简化存储器的结构。

请继续参阅图19a、图19b以及图19c，在每条字线207背离基底100的一端设置多个节点接触柱塞219，每个节点接触柱塞219与对应的有源区201电连接，节点接触柱塞219与位线接触柱塞107一一对应。

本实施例的存储器，在每条字线207背离基底100的一端设置多个节点接触柱塞219，且使得每个节点接触柱塞219与对应的有源区201电连接，节点接触柱塞219与位线接触柱塞107一一对应，可以使得每条字线207与多个节点接触柱塞219电连接，进而使得每条字线207和与每个节点接触柱塞219电接触的电容器电连接。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种存储器，其特征在于，包括基底，所述基底上设置有隔离层，所述隔离层内设置有按行且按列阵列排布的多个有源区，多个所述有源区和所述隔离层内形成有多条字线；

多条所述字线沿多个所述有源区的行方向排布，每条所述字线为S形，每条所述字线包括设置在所述有源区内的栅极和设置在所述隔离层内的字线结构，每条所述字线由间隔排布的多个所述栅极和多个所述字线结构依次连接构成，每条所述字线中包括的多个所述栅极设置在对应的相邻两列所述有源区内，且每条所述字线中的任意相邻的两个所述栅极设置在对应的相邻两行所述有源区；

在所述基底上还设置有多条位线，在所述位线上间隔分布多个位线接触柱塞，每个所述位线接触柱塞的顶端与对应的所述有源区电连接；

在每条所述字线背离所述基底的一端设置多个节点接触柱塞，每个所述节点接触柱塞与对应的所述有源区电连接，所述节点接触柱塞与所述位线接触柱塞一一对应。

2.根据权利要求1所述的存储器，其特征在于，所述字线结构包括第一字线结构和第二字线结构，每条所述字线中，任意相邻的所述第一字线结构的一端和所述第二字线结构的一端之间通过对应的所述栅极电连接，所述第一字线结构沿第一方向延伸，所述第一方向与多个所述有源区的行方向和列方向呈锐角设置，所述第二字线结构沿第二方向延伸，所述第二方向与多个所述有源区的行方向和列方向呈锐角设置。

3.根据权利要求1所述的存储器，其特征在于，所述字线包括金属层和介质层，所述介质层包括第一介质层、第二介质层和第三介质层，所述第一介质层的顶面设置所述金属层和所述第二介质层，所述第二介质层设置在所述金属层的相对两侧面，所述金属层的顶面和所述第二介质层的顶面设置所述第三介质层。

4.根据权利要求1-3任一项所述的存储器，其特征在于，每条所述位线沿多个所述有源区的行方向延伸，多条所述位线沿多个所述有源区的列方向排布。

5.根据权利要求4所述的存储器，其特征在于，多个所述位线接触柱塞沿多个所述有源区的行方向排布，多个所述位线接触柱塞均位于所述隔离层内，每个所述位线接触柱塞的底端与对应的所述位线电连接。

6.一种存储器的制备方法，其特征在于，所述存储器的制备方法用于制备权利要求1-5任一项所述的存储器，所述方法包括如下步骤：

提供基底；

在所述基底上形成隔离层；

在所述隔离层内形成按行且按列阵列排布的多个有源区；

在所述隔离层和所述有源区内形成多条字线，多条所述字线沿多个所述有源区的行方向排布，每条所述字线为S形，每条所述字线包括设置在所述有源区内的栅极和设置在所述隔离层内的字线结构，每条所述字线由间隔排布的多个所述栅极和多个所述字线结构依次连接构成，每条所述字线中包括的多个所述栅极位于对应的相邻两列所述有源区内，且每条所述字线中的任意相邻两个所述栅极位于对应的相邻两行所述有源区。

7.根据权利要求6所述的存储器的制备方法，其特征在于，在所述隔离层内形成按行且按列阵列排布的多个有源区，包括：

在所述隔离层内形成开口背离所述基底的多个凹孔，在每个所述凹孔中填满第二多晶硅，刻蚀每个所述凹孔中的所述第二多晶硅，保留每个所述凹孔侧壁的部分所述第二多晶硅以形成所述有源区，多个所述凹孔中保留的所述有源区阵列排布且彼此隔离。

8.根据权利要求7所述的存储器的制备方法，其特征在于，在所述隔离层和所述有源区内形成多条字线，包括：

在所述隔离层和所述有源区内形成槽口背离所述基底的多条字线槽，每条所述字线槽包括多个所述凹孔和间隔排布的多个第一字线槽和多个第二字线槽，任意相邻两个所述第一字线槽和所述第二字线槽具有一夹角且通过对应的一个所述凹孔连通；

在所述字线槽内形成金属层和包覆在所述金属层的底面、顶面以及相对的两个侧面的介质层，以形成所述字线，所述字线包括多个第一字线结构、多个第二字线结构以及多个栅极，每个所述第一字线结构形成在对应一个所述第一字线槽中，每个所述第二字线结构形成在对应一个所述第二字线槽中，每个所述栅极形成在对应一个所述凹孔中，任意相邻的两个所述第一字线结构和所述第二字线结构通过对应的所述栅极电连接。

9.根据权利要求8所述的存储器的制备方法，其特征在于，在所述字线槽内形成金属层和包覆在所述金属层的底面、顶面以及相对的两个侧面的介质层，以形成所述字线，包括：

在所述字线槽的底部形成第一介质层；

在所述字线槽内的所述第一介质层上形成第二介质层，所述第二介质层形成在所述有源区的侧壁上；

在所述字线槽内的所述第一介质层上、且所述第二介质层远离所述有源区的侧部形成所述金属层，所述金属层填满所述字线槽；

回刻所述金属层的顶部；

在所述字线槽的所述金属层上形成第三介质层。

10.根据权利要求7-9任一项所述的存储器的制备方法，其特征在于，在所述基底上形成隔离层的步骤之前，还包括：

在所述基底上形成多条位线，每条所述位线沿多个所述有源区的行方向延伸，多条所述位线沿多个所述有源区的列方向排布。

11.根据权利要求10所述的存储器的制备方法，其特征在于，在所述隔离层内形成按行且按列阵列排布的多个有源区之前，还包括：

在每个所述凹孔底部沉积第一多晶硅以形成位线接触柱塞，所述位线接触柱塞与对应的所述位线电连接。

12.根据权利要求10所述的存储器的制备方法，其特征在于，在每个所述凹孔中填满第二多晶硅之后，刻蚀每个所述凹孔中的所述第二多晶硅之前，还包括：

在所述第二多晶硅上形成保护层；

刻蚀每个所述凹孔中的所述第二多晶硅，包括：

刻蚀所述保护层和所述第二多晶硅以形成节点接触槽和字线槽，所述节点接触槽位于所述字线槽上方且与所述字线槽连通，所述节点接触槽的宽度大于所述字线槽的宽度，所述节点接触槽形成在所述保护层中，所述字线槽形成在所述隔离层中以及所述有源区中；在所述字线槽中形成字线，且在所述节点接触槽中形成节点接触柱塞，并且使得形成的所述节点接触柱塞与对应的所述有源区电连接。

13.根据权利要求10所述的存储器的制备方法，其特征在于，在所述基底上形成所述隔离层包括：

在所述位线的底面、顶面以及相对两个侧面形成绝缘层，刻蚀所述绝缘层以形成所述隔离层。

Images