CN101673744A - 晶体管结构、动态随机存取存储器结构及其制造方法 - Google Patents

Abstract

本发明揭示一种晶体管结构、动态随机存取存储器结构及其制造方法。该动态随机存取存储器结构，其有源区域为环形柱体状，具有新颖的垂直式晶体管结构，其栅极填充于环形柱体的中空内部，上下源/漏极分别位于环形柱体的上下部。其埋入式位线位于晶体管结构下方的基底内，其字线是水平配置于栅极上方，其电容结构位于字线及栅极上方，经由一节点接触与上源/漏极电性连接。节点接触具有ㄇ形盖体状，并以ㄇ形盖体状的顶面与电容结构电性连接，及以ㄇ形盖体状的侧边底部与上源/漏极电性连接，字线通过节点接触ㄇ形盖体状的中空处。

Description

晶体管结构、动态随机存取存储器结构及其制造方法

技术领域

本发明涉及一种垂直式晶体管及包括此垂直式晶体管的动态随机存取存储器(dynamic random access memory，DRAM)结构及其制法。

背景技术

随着各种电子产品朝小型化发展的趋势，DRAM元件的设计也必须符合高集成度、高密度的要求。DRAM元件包括一晶体管与一记忆存储装置。此记忆存储装置通常是一个电容结构。沟槽式(trench)电容结构与堆叠式电容结构即为业界所广泛采用，可有效缩小存储单元的尺寸，妥善利用芯片空间，以制造高密度DRAM架构。一般而言，沟槽式电容是先在半导体基材中蚀刻出深沟槽并于其内制成沟槽电容，再开始制造晶体管。堆叠式(stacked)电容一般是在晶体管制作完成后，再往上堆叠制作，它有各种堆叠型式，例如平板型(planner)、柱状型(pillar)、鳍型(fin-type)、和圆桶型(cylinder)等。晶体管结构也有多种发展，以栅极通道(channel)区域相对于半导体基材原始表面(primary surface)的方位来分类，可分为平面式晶体管装置(planar transistordevice)与垂直式晶体管装置(vertical transistor device)二种。平面晶体管的栅极通道电流方向与半导体基材原始表面平行，而垂直式晶体管的栅极通道电流方向与半导体基材原始表面垂直。

目前有围绕式栅极晶体管(surrounding gate transistor，SGT)的垂直式晶体管应用于4F²(F表示特征尺寸)存储单元单元的设计。此等SGT结构大都是将栅极通道设计于柱体(pillar)本身，在柱体外包覆一层栅极绝缘层，再于栅极绝缘层外包覆一层栅极材料层以作为栅极，因此栅极围绕于柱体外部，源/漏极位于柱体的顶部与底部。然而，已知形成柱体的方式有两种，一是直接对基底蚀刻以获得，可进行量产；另一是使用外延技术以在基底上形成外延层，再予以蚀刻而形成柱体，技术较简单。例如美国专利第7,042,047号揭示的存储器结构，使用围绕式栅极，是将栅极包围一外延柱体，即，以外延柱体作为栅极通道。但是外延技术制得的硅品质较硅晶片的单晶硅差，因此所得的晶体管元件性质会较差。

因此，仍需要一种具有良好栅极通道品质的新颖SGT结构、DRAM结构及其制法。

发明内容

本发明的目的是提供一种DRAM结构，其SGT结构的栅极设计于一环形柱体(donut type pillar)内部，特别是以晶片的单晶硅基底形成的环形柱体内部，因此，可使用单晶硅作为栅极通道，而免除外延硅通道品质差的疑虑。本发明的DRAM结构亦可应用于4F²存储单元的设计。

依据本发明的动态随机存取存储器结构，包括一基底、一晶体管结构、一位线、一字线、及一电容结构。基底具有一平面及突起于平面的一环形柱体。晶体管结构位于环形柱体，包括一栅极绝缘层，覆盖于环形柱体的内壁上，一栅极，填充于环形柱体的中空内部，与环形柱体的内壁隔着栅极绝缘层，一上源/漏极，位于环形柱体的上部，及一下源/漏极，位于环形柱体的下部。位线位于晶体管结构下方的基底内，与下源/漏极电性连接，与栅极电性隔离。字线水平配置于栅极上方，经由一导电插塞与栅极电性连接。电容结构位于字线及栅极上方，经由一节点接触(node contact)与上源/漏极电性连接，其中，节点接触具有ㄇ形盖体状，并以ㄇ形盖体状的顶面与电容结构电性连接，及以ㄇ形盖体状的侧边底部与上源/漏极电性连接，字线通过节点接触ㄇ形盖体状的中空处。

依据本发明的晶体管结构，包括一基底、一栅极绝缘层、一栅极、一上源/漏极、及一下源/漏极。基底为一环形柱体。栅极绝缘层覆盖于环形柱体的内壁上。栅极填充于环形柱体的中空内部，与环形柱体的内壁隔着栅极绝缘层。上源/漏极位于环形柱体的上部。下源/漏极位于环形柱体的下部。

依据本发明的制造动态随机存取存储器结构的方法，包括下列步骤。首先，提供一基底。在基底形成至少一环形柱体，环形柱体包括一半导体材料。在基底形成一埋入式位线。然后，将环形柱体下方的基底及其附近的基底部分蚀空，形成一蚀空区。进行一气相掺杂(gas phase doping)工艺，以在环形柱体的下部形成一下源/漏极。接着，进行一金属硅化反应，以在蚀空区形成一金属硅化物层，填满蚀空区而作为下源/漏极与埋入式位线的接触。接着，全面性沉积一介电层并平坦化，以露出环形柱体顶表面。进行一掺杂工艺，以在环形柱体的上部形成一上源/漏极。将位于环形柱体中空内部的介电层部分移除，留下一部分介电层位于环形柱体中空内部的基底上。然后，在环形柱体的中空内部形成一栅极绝缘层并填入一栅极导电材料而形成一栅极。在栅极上形成一导电插塞。在导电插塞上形成一字线，字线为水平配置。形成一ㄇ形盖体状的节点接触跨越字线，而以侧边底部与上源/漏极接触。最后，在ㄇ形盖体状的节点接触上形成一电容结构。

相较于已知技术，在本发明的DRAM结构中，SGT是制作于一环形柱体的基底上，以环形柱体作为栅极通道，具有下列优点：可利用硅基底蚀刻(bulk silicon etching)直接定义出环形柱体，所以可以量产；栅极通道以单晶硅形成，品质优选；及栅极结构经由具独特结构的节点接触可以与电容结构轻易的结合。

附图说明

图1显示依据本发明的DRAM结构的一具体实施例的截面示意图。

图2至7显示一制造本发明的DRAM结构的方法的一具体实施例的示意图。

图8显示依据本发明的DRAM结构应用于最密排列的存储器阵列配置的示意图。

图9显示依据本发明的DRAM结构应用于棋盘式存储器阵列配置的示意图。

附图标记说明

10        基底                        10a       平面

10b       环形柱体                    12        晶体管结构

14        位线                        16        字线

18        电容结构                    20        栅极绝缘层

22        栅极                        24        上源/漏极

26        下源/漏极                   28        栅极通道

30        导电插塞                    32        节点接触

34        间隙壁                      36        蚀空区

38        金属硅化物层                40        介电层

42        间隙壁                  44        介电层

46        下电极板                48        介电层

50        上电极板                52        保护层

54        间隙壁

具体实施方式

请参阅图1，图1显示依据本发明的DRAM结构的一具体实施例的截面示意图。依据本发明的动态随机存取存储器结构，包括一基底10、一晶体管结构12、一位线14、一字线16、及一电容结构18。基底10具有一平面10a及突起于平面10a上的一环形柱体10b，环形柱体10b作为有源区(activearea)。环形柱体10b为环形，因此具有中空内部、在外围的外壁及在中空处的内壁。“环形”在本文中并不特定指圆的环形，方形或其他形状的环形均可，无特别限制。环形柱体的环形厚度并无特别限制，优选为例如

至

更佳为至可视工艺技术及元件特性而定。晶体管结构12位于环形柱体10b内，包括栅极绝缘层20、栅极22、上下源/漏极24及26、及栅极通道28。栅极绝缘层20覆盖于环形柱体10b的内壁上，环绕一周。栅极22是由填充于环形柱体10b的中空内部的栅极材料层所形成。栅极22与环形柱体10b的内壁隔着栅极绝缘层20。上源/漏极24位于环形柱体10b的上部。下源/漏极26位于环形柱体10b的下部。上下源/漏极之间的环形柱体形成栅极通道28。

位线14位于晶体管结构12下方的基底10内，与下源/漏极26电性连接，但与栅极22隔着绝缘结构而电性隔离。字线16以水平方向配置于栅极22上方，经由一导电插塞30与栅极22电性连接，亦即是说导电插塞30形成在字线16和栅极22之间，并分别地和字线16和栅极22电性连接。电容结构18位于字线16上方，也是在栅极22上方。电容结构18经由一节点接触32与上源/漏极24电性连接。节点接触32是类似“倒沟槽状”，像个盖体而没有前边及后边；以截面视之，是ㄇ形盖体状，并以ㄇ形盖体状的顶面与电容结构18电性连接，及以ㄇ形盖体状的侧边底部与上源/漏极24电性连接。字线16通过节点接触32的ㄇ形盖体状的中空处，字线16与节点接触32之间为电性绝缘。

图2至7显示一制造本发明的DRAM结构的方法的一具体实施例的示意图。首先，如图2所示，提供一基底10，例如半导体基底或硅基底。在基底10形成至少一环形柱体10b作为有源区。形成环形柱体10b的方法没有特别限制，例如可使用蚀刻方法在硅基底本身的表面直接蚀刻出环形柱体的形状，也可使用外延方法，在半导体基底表面进行选择性外延，形成环形柱体状的硅外延结构，或是形成一外延层，再经蚀刻而形成环形柱体。优选为在硅基底本身的表面直接蚀刻出环形柱体的形状，因为所形成的环形柱体是由硅基板本身的单晶硅所构成，以此作为栅极通道的话，品质优选。蚀刻可为一阶段或二阶段，一阶段是可利用图案化的硬掩模，一次蚀刻即形成所欲的环形柱体形状；二阶段是指可先第一次蚀刻形成一实心圆柱体，再第二次蚀刻以将实心圆柱体中央蚀空，形成中空的环形柱体，或反之，先第一次蚀刻形成一中心空洞，再第二次蚀刻以将外部蚀去，形成环形柱体。

然后，形成一覆毯状的氮化硅层，覆盖环形柱体10b及基底10的平面10a，再将位于环形柱体外部的基底平面10a上的氮化硅层利用例如蚀刻方法移除，留下氮化硅层覆盖环形柱体(包括其内部的基底平面10a)，以作为间隙壁(spacer)34。接着，利用间隙壁34作为掩模，进行注入工艺，以在环形柱体下方的基底形成位线14。因此，位线14为一埋入式位线，位于同一列的各环形柱体10b下方。

请参阅图3，在环形柱体10b的下部形成垂直式晶体管的下源/漏极。首先，将环形柱体10b下方的位线14处的基底10蚀空，而使环形柱体10b的底部与外界相通。此可利用例如化学下游蚀刻(chemical downstream etching，CDE)或湿式蚀刻(wet etching)而达成，此等蚀刻方法为等向蚀刻，有往回拉(pull back)的效果，即，在蚀刻露出的硅基底平面之后，利用蚀刻各向同性质，还可进一步横向蚀刻到环形柱体的下方的基底，及又可进一步往上方的环形柱体蚀刻。蚀空一部分的基底10之后，对环形柱体10b的底部进行掺杂，例如使用气相掺杂工艺，例如通入砷的气体作为N+型掺质，由于蚀空区36的基底是裸露的，可被掺杂，并且由于气相掺杂的掺质浓度高，可使环形柱体10b的下部形成掺杂区，可再进行回火，以作为下源/漏极26。由于柱体是环形，所以所形成的下源/漏极26具有甜甜圈形状。蚀空区36可进一步向外延伸，使得二相邻的环形柱体下方的蚀空区彼此相连通。

接着，请参阅图4，进行一金属硅化工艺，可在蚀空区裸露的硅基底表面形成金属硅化物层38，例如钛化硅(titanium silicide)、钴化硅(cobalt silicide)等，由于金属硅化物具有体积，因此可使其填满蚀空区36，作为下源/漏极26与位线14之间的良好接触，以减少阻值。

接着，请参阅图5，沉积一介电层40(例如正硅酸乙酯(tetraethylorthosilicate，TEOS)层)填满基底平面10a及环形柱体10b的中空内部，然后平坦化至环形柱体10b顶部的间隙壁34，移除位于顶部的间隙壁34，对环形柱体10b的顶部进行掺杂，而在环形柱体10b的上部形成上源/漏极24，其亦具有甜甜圈形状。接着，先后将环形柱体10b内部的介电层40及间隙壁34部分蚀刻移除，使环形柱体10b再度成为中空。移除的深度可为到达或稍微露出下源/漏极26的顶部，如此露出环形柱体10b本身的内壁。所以，剩余的间隙壁34，包覆环形柱体10b的整个外壁及内壁的下部、以及环形柱体10b中空内部的基底10的平面10a上并环绕剩余的介电层40。

接着，请参阅图6，在环形柱体10b的内壁上形成栅极绝缘层20。例如，可进行一热工艺，以形成氧化硅层，或是可使用高介电常数(high-k)材料形成栅极绝缘层。然后于环形柱体10b的中空内部填入栅极导电材料，以形成栅极22。栅极导电材料可举例有多晶硅与金属等等导电材料。可将栅极导电材料填满此中空内部，平坦化后，再进行回蚀刻。当元件尺寸更小时，或可利用原子层沉积(atomic layer deposition，ALD)法，将金属填入中空内部中，作为金属栅极(metal gate)。所形成的栅极22的高度可到达上源/漏极24的底部或是与上源/漏极24稍微重叠。而栅极22的底部与位线14之间尚隔着一残留的介电层40及间隙壁34的绝缘结构，以作为绝缘之用。如此，在上下源/漏极24及26之间且与栅极22隔着栅极绝缘层20的环形柱体10b本身的硅基底，即作为栅极通道。

接着，进行导电插塞30的制作。导电插塞30作为字线16与栅极22之间的接触，且和上源/漏极24电性隔离。首先，在栅极22上方，形成间隙壁54于环状柱体10b中空内部的侧壁上并于中央预留一孔洞，然后，将接触材料例如钨金属填入中央的孔洞内部后，再平坦化，亦即在栅极22上方形成被间隙壁54环绕的导电插塞30。

接着，请参阅图7，在导电插塞30上形成水平方向配置的字线16，字线16跨越位于晶体管12下方的位线14，二者可实质上正交，但不限于此。字线的制作可为例如，形成一字线材料层，及一图案化的氮化硅层作为硬掩模，经过蚀刻工艺，例如光刻工艺(photoengraving process，PEP)及反应性离子蚀刻工艺(reactive ion etching，RIE)，以获得所欲的字线16的图案线条。字线16的材料可为多晶硅，或是其他导电材料，例如金属。

然后，形成一介电层，例如氮化硅层，经光刻与蚀刻(例如RIE)工艺，以进一步形成覆盖字线16的顶面及两侧的间隙壁42。但须露出上源/漏极24的顶部。接着，进行节点接触32的制作。首先，沉积一介电层44，填满凹处，并平坦化，且使其高度高于间隙壁42的高度。例如可形成一硼磷硅玻璃(BPSG)层，然后使其再热流(reflow)，并可进一步平坦化。将介电层44部分移除，使露出上源/漏极24以及位于环形柱体10b上方的间隙壁42，如此以形成空洞。此可利用蚀刻实现，例如PEP/RIE。接着填入节点接触材料，例如沉积钨金属，在空洞中，再平坦化，使其约与介电层44共平面，以制得包括两侧边及一顶边的节点接触32。如此形成的节点接触32为ㄇ字形盖体状，其两侧边的底部与上源/漏极24接触，其顶边将用来与电容结构的下电极板接触。节点接触32的中空部分供字线16通过，节点接触32与字线16利用位于二者之间的间隙壁42互相电性隔离。

接着，进行电容结构18的制作，使其与节点接触32的顶部电性连接。电容结构并无特别的限制，可使用已知的电容结构，例如堆叠式电容结构。因为电容结构18与节点接触32的接触是整个面的接触，因此可降低阻值，而有良好的电性连接。如图1所示，电容结构18是一个已知的堆叠式电容结构，可使用已知的方法制得，例如，先形成一圆筒状下电极板46；再形成一介电层48毯覆式的覆盖下电极板46，优选使用高介电常数材料；然后形成一上电极板50覆盖于介电层48。最后可覆盖一保护层52，例如TEOS层。获得如图1所示的DRAM结构。

依据本发明的DRAM结构可应用于最密排列的存储器阵列配置，如图8所示，或是应用于棋盘式的存储器阵列配置，如图9所示。存储单元单元的面积尺寸均可小至4F²。可注意到的是，字线16在晶体管上方部分内缩。留出空间供间隙壁42与节点接触32的配置。

另外可注意的是，在本发明的DRAM结构的制作中，尚可利用其中的工艺步骤同步制造周边电路，因此可做工艺的整合。例如，当制作DRAM结构的字线或节点接触时，因为此二者已位于硅基底的原始平面上方，可便利的与周边区域的栅极或字线同时制作。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种动态随机存取存储器结构，其特征在于包括：

一基底，具有一平面及突起于该平面的一环形柱体；

一晶体管结构，位于该环形柱体，包括：

一栅极，填充于该环形柱体的中空内部；

一上源/漏极，位于该环形柱体的上部，及

一下源/漏极，位于该环形柱体的下部；

一位线，位于该晶体管结构下方的该基底内，与该下源/漏极电性连接，与该栅极电性隔离；

一字线，水平配置于该栅极上方，并与该栅极电性连接；及

一电容结构，位于该字线及该栅极上方，并与该上源/漏极电性连接。

2.如权利要求1的动态随机存取存储器结构，其特征在于，该上源/漏极具有甜甜圈形状。

3.如权利要求1的动态随机存取存储器结构，其特征在于，该下源/漏极具有甜甜圈形状。

4.如权利要求1、2或3的动态随机存取存储器结构，其特征在于，该栅极与该位线以一绝缘结构电性隔离。

5.如权利要求1、2或3的动态随机存取存储器结构，其特征在于，该位线与该下源/漏极经由一金属硅化物层电性连接。

6.如权利要求4的动态随机存取存储器结构，其特征在于，进一步包括一间隙壁，其包覆环形柱体的外壁及部分内壁、以及环形柱体中空内部的基底平面上，并且在该环形柱体的内壁上亦形成有一栅极绝缘层。

7.如权利要求1的动态随机存取存储器结构，其特征在于，一节点接触将该电容结构以及该上源/漏极彼此电性连接，且包括两侧边及一顶边，其中该顶边与该电容结构电性连接，及该两侧边与该上源/漏极电性连接，且该节点接触跨越该字线。

8.如权利要求7的动态随机存取存储器结构，其特征在于，该节点接触为一ㄇ字形。

9.如权利要求7的动态随机存取存储器结构，其特征在于，一导电插塞提供该字线以及该栅极间的电性连接。

10.一种晶体管结构，其特征在于包括：

一基底，其为一环形柱体；

一栅极绝缘层，覆盖于该环形柱体的内壁上；

一栅极，填充于该环形柱体的一中空内部，与该环形柱体的内壁隔着该栅极绝缘层；

一上源/漏极，位于该环形柱体的上部；及

一下源/漏极，位于该环形柱体的下部。

11.如权利要求10的晶体管结构，其特征在于，该下源/漏极具有甜甜圈形状。

12.如权利要求10的晶体管结构，其特征在于，该上源/漏极具有甜甜圈形状。

13.如权利要求10的晶体管结构，其特征在于进一步包括一间隙壁，其包覆该环形柱体的外壁及部分内壁、以及该环形柱体的该中空内部的该基底平面上。

14.一种制造动态随机存取存储器结构的方法，其特征在于包括：

提供一基底；

在该基底上形成至少一环形柱体；

在该基底中形成一埋入式位线；

在该环形柱体的下部形成一下源/漏极；

电性连接该下源/漏极与该埋入式位线；

沉积一介电层并露出该环形柱体顶表面；

在该环形柱体的上部形成一上源/漏极；

部分移除该介电层，以形成一中空内部；

在该环形柱体的该中空内部形成一栅极；

在该栅极上形成一导电插塞；

在该导电插塞上形成一字线；

形成一节点接触并跨越该字线，且与该上源/漏极接触；及

在该节点接触上形成一电容结构。

15.如权利要求14的制造动态随机存取存储器结构的方法，其特征在于，在该环形柱体的下部形成该下源/漏极的步骤包含：蚀空部分该基底以裸露出该环形柱体下方的基底，并进行一气相掺杂工艺，以在该环形柱体的下部形成该下源/漏极。

16.如权利要求14的制造动态随机存取存储器结构的方法，其特征在于，在该基底形成一埋入式位线之前，进一步包括在该环形柱体的表面及位于其中空内部的基底上形成一间隙壁。

Images