CN114068811A - 电容器结构及其制作方法、存储器 - Google Patents
电容器结构及其制作方法、存储器 Download PDFInfo
- Publication number
- CN114068811A CN114068811A CN202010752934.6A CN202010752934A CN114068811A CN 114068811 A CN114068811 A CN 114068811A CN 202010752934 A CN202010752934 A CN 202010752934A CN 114068811 A CN114068811 A CN 114068811A
- Authority
- CN
- China
- Prior art keywords
- conductive structure
- conductive
- substrate
- material layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 102
- 239000004020 conductor Substances 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 13
- 239000003989 dielectric material Substances 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 167
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000005137 deposition process Methods 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005452 bending Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000003667 anti-reflective effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001125 extrusion Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910002244 LaAlO3 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- AUEPDNOBDJYBBK-UHFFFAOYSA-N [Si].[C-]#[O+] Chemical compound [Si].[C-]#[O+] AUEPDNOBDJYBBK-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种电容器结构及其制作方法、存储器。其中方法包括：提供衬底；于所述衬底上形成柱状的第一导电结构；于所述衬底上形成第二导电结构，其中所述第二导电结构环绕所述第一导电结构，且与所述第一导电结构间隔设置，所述第一导电结构和所述第二导电结构共同构成下电极；形成电容介质层，所述电容介质层覆盖所述衬底和所述下电极的表面；形成覆盖所述电容介质层表面的上电极。
Description
技术领域
本发明涉及半导体存储器件技术领域，特别是涉及一种电容器结构及其制备方法、存储器。
背景技术
动态随机存取存储器(DRAM)包括用于存储电荷的电容器和存取电容器的晶体管。DRAM以电容器上的电荷的形式存储数据，所以需要在每几个毫秒的间隔即将电容器作规则性的再充电，而电容器的电容越大，储存在DRAM中的数据也可被维持得越久。
为了在一片晶圆上做出更多的芯片，一个方法是尺寸微缩，另外一个方法则是改变存储器结构。目前DRAM主要是6F2结构；当尺寸微缩到一定时，4F2结构将会开启新的时代。在4F2结构中，电容结构也发生了相应的变化，目前主要是堆叠式电容，且随着尺寸越来越小，柱状3D的电容结构即将成为主要趋势；但是目前在形成柱状3D的电容结构时由于电极的厚度较小，因此在收到挤压时容易发生弯曲或坍塌现象。
发明内容
基于此，有必要针对现有技术中3D电容器结构在制作过程中电极因受挤压容易发生坍塌或弯曲的问题，提供一种电容器结构及其制备方法、存储器。
为了实现上述目的，本发明提供了一种电容器结构的制作方法，包括：
提供衬底；
于所述衬底上形成柱状的第一导电结构；
于所述衬底上形成第二导电结构，其中所述第二导电结构环绕所述第一导电结构，且与所述第一导电结构间隔设置，所述第一导电结构和所述第二导电结构共同构成下电极；
形成电容介质层，所述电容介质层覆盖所述衬底和所述下电极的表面；
形成覆盖所述电容介质层表面的上电极。
在其中一个实施例中，所述于所述衬底上形成第二导电结构，包括：
形成牺牲材料层，所述牺牲材料层覆盖所述第一导电结构的侧表面；
形成覆盖所述牺牲材料层侧表面的第二导电材料层；
去除位于所述第一导电结构侧表面上的所述牺牲材料层，保留的所述第二导电材料层作为所述第二导电结构。
在其中一个实施例中，利用湿法刻蚀工艺去除位于所述第一导电结构侧表面上的所述牺牲材料层。采用多晶硅材料形成所述第一导电结构。
在其中一个实施例中，所述第二导电结构和所述上电极的制作材料为钛、氮化钛或钨中的一种或多种。
在其中一个实施例中，所述于所述衬底上形成柱状的第一导电结构，包括：
在所述衬底表面形成第一导电材料层；
在所述第一导电材料层上形成硬掩膜层，所述硬掩膜层中具有定义所述第一导电结构的第一图形化目标图案；
以所述硬掩膜层为掩膜，对所述第一导电材料层进行刻蚀，形成若干柱状所述第一导电结构。
在其中一个实施例中，在形成第一导电结构之前，还包括形成覆盖所述衬底表面的电容接触材料层的步骤；
在所述电容接触材料层上形成所述第一导电结构、所述牺牲材料层以及所述第二导电结构之后，对所述电容接触材料层进行刻蚀，直至暴露出所述衬底，保留的所述电容接触材料层形成电容接触垫，所述电容接触垫与所述第一导电结构位置与数量一一对应。
在其中一个实施例中，所述电容介质层采用介电常数大于7的介电材料制作。
基于同一发明构思，本发明实施例还提供了一种电容器结构，包括：
衬底；
下电极，包括位于所述衬底表面的第一导电结构和第二导电结构，其中所述第一导电结构呈柱状，所述第二导电结构环绕所述第一导电结构，且与所述第一导电结构间隔设置；
电容介质层，位于所述衬底和所述下电极的表面；以及
上电极，位于所述电容介质层的表面。
在其中一个实施例中，所述第一导电结构呈圆柱状，所述第一导电结构的底直径的尺寸为30nm～50nm。
在其中一个实施例中，所述电容器结构还包括电容接触垫，所述电容接触垫位于所述衬底与所述下电极之间，所述下电极与所述电容接触垫电性连接。
在其中一个实施例中，所述电容介质层还位于所述电容接触垫的侧表面以及相邻所述电容接触垫之间的区域。
在其中一个实施例中，所述下电极的顶部相对所述衬底的高度为500nm～800nm。
在其中一个实施例中，所述电容介质层采用介电常数大于7的介电材料制作。
基于同一发明构思，本发明实施例还提供了一种存储器，所述存储器采用如上述任一实施例所述的电容器结构。
综上，本发明实施例提供了一种电容器结构及其制作方法、存储器。其中，所述电容器结构的制作方法包括：提供衬底；于所述衬底上形成柱状的第一导电结构；于所述衬底上形成第二导电结构，其中所述第二导电结构环绕所述第一导电结构，且与所述第一导电结构间隔设置，所述第一导电结构和所述第二导电结构共同构成下电极；形成电容介质层，所述电容介质层覆盖所述衬底和所述下电极的表面；形成覆盖所述电容介质层表面的上电极。本实施例中，通过先形成柱状的第一导电结构，然后形成环绕所述第一导电结构的第二导电结构，最后依次形成覆盖所述衬底和所述下电极的表面的电容介质层，以及覆盖所述电容介质层表面的上电极；由于柱状的第一导电结构比较直且尺寸较大，承载能力较强，因此后续制程不会导致其发生倒塌或弯曲，同时还可以防止后续形成的上/下电极因受到挤压而发生坍塌或弯曲；此外，所述上电极、所述下电极以及所述电容介质层共同构成3D柱状电容，可有效增大上电极和下电极之间的相对面积，从而增大电容器结构的电容。
附图说明
为了更清楚地说明本发明实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种电容器结构的制备方法的流程图；
图2-14为本发明实施例提供的逐步形成的电容器结构的结构示意图。
附图标记说明：衬底-100，下电极-200，第一导电结构-210，第一导电材料层-210a，第二导电结构-220，第二导电材料层-220a，电容介质层-300，下电极400，电容接触材料层-500a，电容接触垫-500，硬掩膜层-600，第一有机掩膜材料层-610，第一硬掩膜材料层-620，第一光刻胶层-630，第二硬掩膜材料层-640，牺牲材料层-700。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。所以图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围
请参见图1，本发明实施例提供了一种电容器结构的制作方法，包括：
步骤S110，提供衬底100；
步骤S120，于所述衬底100上形成柱状的第一导电结构210；
步骤S130，于所述衬底100上形成第二导电结构220，其中所述第二导电结构220环绕所述第一导电结构210，且与所述第一导电结构210间隔设置，所述第一导电结构210和所述第二导电结构220共同构成下电极200；
步骤S140，形成电容介质层300，所述电容介质层300覆盖所述衬底100和所述下电极200的表面；
步骤S150，形成覆盖所述电容介质层300表面的上电极400。
可以理解，在目前在制作柱状电容结构时，首先形成叠层结构，所述叠层解雇包括上下两个支撑层以及位于两个支撑层之间的填充层，并在所述叠层结构中形成电容孔；然后，通常沉积工艺在所述电容孔的表面形成下电极；再然后，去除所述填充层，并形成覆盖所述下电极表面的介电材料层；最后，再填充节点材料层之间的间隙，形成上电极。但是，在去除所述填层后，由于下电极的厚度较小，因此容易在后续制程中出现弯曲或坍塌。为解决该问题，本实施例中首先形成柱状的第一导电结构210，然后形成环绕所述第一导电结构210的第二导电结构220，最后依次形成覆盖所述衬底100和所述下电极200的表面的电容介质层300，以及覆盖所述电容介质层300表面的上电极400；由于柱状的第一导电结构210比较直且尺寸较大，承载能力较强，因此后续制程不会导致其发生倒塌或弯曲，同时还可以防止后续形成的上电极400/下电极200因受到挤压而发生坍塌或弯曲；此外，所述上电极400、所述下电极200以及所述电容介质层300共同构成3D柱状电容，可有效增大上电极400和下电极200之间的相对面积，从而增大电容器结构的电容。
本实施例中，所述衬底100包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘基底，但不以此为限。本领域的技术人员可以根据需要在衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述衬底100为P型晶体硅衬底。
所述衬底100包括基底和形成于基底内形成的浅沟槽结构，通过所述浅沟槽结构定出多个平行交错设置的多个有源区，且所述浅沟槽结构内填充有绝缘材料以形成浅沟槽隔离结构。所述衬底100还包括字线结构和位线结构，其中所述字线结构为埋入式字线结构，该埋入式字线结构的延伸方法与所述位线结构的延伸方向交叉。
请参见图2，为了降低电容器结构与衬底100之间的接触电阻，在形成第一导电结构210之前，还包括形成覆盖所述衬底100表面的电容接触材料层500a的步骤；
本实施例中，采用沉积工艺在所述衬底表面沉积导电材料，例如氮化钛、钛、硅化钨、氮化钨中的任一中或任意组合，在所述衬底100表面形成电容接触材料层500a。所述沉积工艺可以包括化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)以及等离子体增强ALD(PEALD)等。在所述电容接触材料层上形成所述第一导电结构、所述牺牲材料层以及所述第二导电结构之后，对所述电容接触材料层500a进行刻蚀，直至暴露出所述衬底100，保留的所述电容接触材料层500a形成电容接触垫，所述电容接触垫与所述第一导电结构位置与数量一一对应。
在其中一个实施例中，于所述衬底100上形成柱状的第一导电结构210的具体步骤包括：
在所述衬底100表面形成第一导电材料层210a；
在所述第一导电材料层210a上形成硬掩膜层600，所述硬掩膜层600中具有定义所述第一导电结构210的第一图形化目标图案；
以所述硬掩膜层600为掩膜，对所述第一导电材料层210a进行刻蚀，形成若干柱状所述第一导电结构210。
请参见图3-图8，本实施例中为了保证刻蚀的精准度，在刻蚀过程中利用了一次光刻工艺和两次干法刻蚀工艺，具体步骤如下：
步骤一，首先在形成所述电容接触材料层500a的衬底100上通过沉积工艺依次形成第一导电材料层210a、第一有机掩膜材料层610和第一硬掩膜材料层620，并在所述第一硬掩膜材料层表面涂覆一层光刻胶，形成光刻胶层630。其中，所述第一硬掩膜材料层620的材料可以为氮化物、氧化物，例如氮氧化硅、氧化硅碳等，所述第一有机掩膜材料层610可以为抗反射材料、有机碳材料等。其次，对所述光刻胶层630进行曝光、清洗等步骤后形成定义第一导电结构210的第一图形化目标图案。再次，以光刻胶层630掩膜板，对所述第一有机掩膜材料层和所述第一硬掩膜材料层进行刻蚀，直至露出所述第一导电材料层210a，将所述第一导电结构210的第一图形化目标图案转移到所述第一有机掩膜材料层610和第一硬掩膜材料层620中，形成贯穿所述第一有机掩膜材料层610和所述第一硬掩膜材料层620的通孔，然后去除掉剩余的光刻胶，请参见图3和图4。
步骤二，通过沉积工艺形成第二硬掩膜材料层640，所述第二硬掩膜材料层640填充贯穿所述第一有机掩膜材料层610和所述第一硬掩膜材料层620的通孔，并覆盖所述第一硬掩膜材料层620的表面。然后，通过刻蚀工艺或化学机械研磨工艺去除覆盖所述第一硬掩膜材料层620的表面的第二硬掩膜材料层640。最后，利用有机溶剂去除所述第一有机掩膜材料层610和所述第一硬掩膜材料层620，保留的所述第二硬掩膜材料层640作为所述硬掩膜层600，所述硬掩膜层600中具有定义所述第一导电结构210的第一图形化目标图案，请参见图5-图7。
步骤三，以所述硬掩膜层600为掩膜，对所述第一导电材料层210a进行刻蚀，形成所述第一导电结构210，请参见图8。
此外，在其他一些实施例中，还可以通过在所述第一导电材料上形成硬掩膜材料层和抗反射材料层，然后再在所述抗反射材料层表面形成一光刻胶层，通过光刻构图工艺在光刻胶层中定义出第一导电结构210的第一图形化目标图案，并以图案化的光刻胶层为掩膜，对硬掩膜材料层和抗反射材料层进行刻蚀，直至露出所述第一导电材料层210a；最后，去除所述光刻胶层和所述抗反射材料层，将保留的硬掩膜材料层作为所述硬掩膜层600，并以此为掩膜对第一导电材料层210a进行刻蚀，形成所述第一导电结构210。
在其中一个实施例中，所述第一导电结构210呈圆柱状，所述第一导电结构210的底面直径的尺寸为30nm～50nm。可以理解，将所述第一导电结构210设置为圆柱状时，有利于增大电容器结构中电容结构的数量。在其他一些实施例中，所述第一导电结构210的截面也可以呈长方形、正方向、三角形或者不规则图形。本实施中在形成所述通孔时，一般利用垂直交叉的条状掩膜结构作为硬掩膜，对有机掩膜材料层和硬掩膜材料层进行刻蚀，但由于刻蚀工艺的限制，在图形转移的过程中，形成的通孔的截面通常为圆形。此外，将所述第一导电结构210的底面直径的尺寸控制在30nm～50nm范围内，既可以防止第一导电结构210因过细而发生弯曲或坍塌，还可以最大程度的增大电容器结构的电容。
在其中一个实施例中，采用多晶硅材料形成所述第一导电结构210。可以理解，在制作电容电极时，可采用任何具有导电性的金属材料或半导体导电材料。本实施例中由于需要形成的第一导电材料层210a厚度较大，而多晶硅材料的沉积速度远大于其它常用导电材料层沉积速度，因此本实施例采用多晶硅材料形成所述第一导电结构210，以缩短制作周期。
在其中一个实施例中，所述于所述衬底100上形成第二导电结构220，包括：
形成牺牲材料层700，所述牺牲材料层700覆盖所述第一导电结构210的侧表面；
形成覆盖所述牺牲材料层700侧表面的第二导电材料层220a；
去除位于所述第一导电结构210侧表面上的所述牺牲材料层700，保留的所述第二导电材料层220a作为所述第二导电结构220。
本实施例中，形成第二导电结构220的步骤具体包括：
1)通过沉积工艺形成牺牲材料层700，所述牺牲材料层700覆盖所述衬底100和所述第一导电结构210的表面，请参见图9。在实施工艺中，可利用氧化硅、氮化硅、氮氧化硅等绝缘材料形成所述牺牲材料层700。本实施例中，具体采用氧化硅材料制作所述牺牲材料层700。
2)通过沉积工艺沉积氮化钛、钛、硅化钨、氮化钨中的任一中或任意组合，形成覆盖所述牺牲材料层700表面的第二导电材料层220a，请参见图10。本实施例中，具体采用氮化钛形成所述第二导电材料层220a，以增大所述第二导电材料层220a的导电能力。
3)通过干法刻蚀工艺对所述第二导电材料层220a和所述牺牲材料层700进行刻蚀，去除位于所述第一导电结构210顶部和所述电容接触材料层500a表面的所述第二导电材料层220a和所述牺牲材料层700，保留位于所述第一导电结构210侧表面上的所述第二导电材料层220a和所述牺牲材料层700。
4)以所述第一导电结构210以及剩余的所述第二导电材料层220a和所述牺牲材料层700为掩膜，对所述电容基础材料层进行刻蚀，直至暴露出所述衬底100，保留的所述电容接触材料层500a形成电容接触垫500，通过所述电容接触垫500降低电容器结构与所述衬底100之间的接触电阻，请参见图11。
5)去除所述牺牲材料层700，请参见图12。
本实施例中，所述第二导电结构的截面图形呈环状，环绕所述第一导电结构210，且与所述第一导电结构210之间的距离不小于所述牺牲材料层700与所述第二导电材料层220a的厚度之和的2倍，以防止在形成所述牺牲材料材层后，牺牲材料材层之间的用于形成所述第二导电材料层220a的间隙的深宽比太大而产生空气间隙，影响第二导电材料层220a的导电能力。基于此，本实施例中采用原子层沉积技术形成第二导电材料层220a。可以理解，原子层沉积技术是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法，相对于普通的化学沉积，利用原子层沉积技术形成的第二导电材料层220a其表面具有极均匀的膜厚和一致性。
在其中一个实施例中，所述第二导电结构220和所述下电极200的制作材料为钛、氮化钛或钨中的一种或多种。鉴于氮化钛具有良好的稳定性和导电性，本实施例中所述第二导电结构220和所述上电极400的均采用氮化钛材料制作；并且，利用同一材料制作所述第二导电结构220和所述上电极400，还有利于物料管理，简化工艺设计，降低生产成本。
在其中一个实施例中，利用湿法刻蚀工艺去除位于所述第一导电结构210侧表面上的所述牺牲材料层700。
本实施例中，利用氢氟酸HF去除所述牺牲材料层700，由于本实施例中所述牺牲材料层700相对所述下电极200、所述电容接触材料层500a以及所述衬底100具有较高的选择刻蚀比，因此利用氢氟酸HF去除所述牺牲材料层700的过程中对所述下电极200、所述电容接触材料层500a以及所述衬底100的刻蚀可以忽略。
请参见图13，在形成所述下电极200后，利用沉积工艺沉积介电材料以形成电容介质层300，所述电容介质层300覆盖所述第一导电结构210、所述第二导电结构220、所述电容接触垫500和所述衬底100的表面。
在其中一个实施例中，所述电容介质层300采用介电常数大于7的介电材料制作。可以理解，当上电极400与下电极200之间的相对面积确定时，可通过增大上电极400与下电极200之间的电容介质层300的介电系数来增大电容，因此本实施例中所述电容介质层300采用介电常数大于7的介电材料制作。常用的高K介质材料包括Ta2O5、TiO2、Al2O3、Pr2O3、La2O3、LaAlO3、HfO2、ZrO2或其它组分的金属氧化物。
请参见图14，在形成电容介质层300之后，利用沉积工艺沉积氮化钛材料，形成覆盖所述电容介质层300表面的上电极400，所述下电极200(包括第一导电结构210和第二导电结构220)和所述上电极400共同构成所述电容器结构。
基于同一发明构思，本发明实施例还提供了一种利用上述制作方法形成的电容器结构，请继续参见图14。所述电容器结构包括衬底100、下电极200、电容介质层300和上电极400。
所述下电极200包括位于所述衬底100表面的第一导电结构210和第二导电结构220，其中所述第一导电结构210呈柱状，所述第二导电结构220环绕所述第一导电结构210，且与所述第一导电结构210间隔设置。
所述电容介质层300位于所述衬底100和所述下电极200的表面。
所述上电极400位于所述电容介质层300的表面。
本实施例中由于柱状的第一导电结构210比较直且尺寸较大，承载能力较强，因此后续制程不会导致其发生倒塌或弯曲，同时还可以防止后续形成的上/下电极200因受到挤压而发生坍塌或弯曲；此外，所述上电极400、所述下电极200以及所述电容介质层300共同构成3D柱状电容，可有效增大上电极400和下电极200之间的相对面积，从而增大电容器结构的电容。
在其中一个实施例中，所述第一导电结构210呈圆柱状，所述第一导电结构210的底面直径的尺寸为30nm～50nm。
可以理解，所述第一导电结构210呈圆柱状时，有利于增大电容器结构中电容结构的数量。在其他一些实施例中，所述第一导电结构210的截面也可以呈长方形、正方向、三角形或者不规则图形。本实施中在形成所述通孔时，一般利用垂直交叉的条状掩膜结构作为硬掩膜，对有机掩膜材料层和硬掩膜材料层进行刻蚀，但由于刻蚀工艺的限制，在图形转移的过程中，形成的通孔的截面通常为圆形。此外，将所述第一导电结构210的底面直径的尺寸控制在30nm～50nm范围内，既可以防止第一导电结构210因过细而发生弯曲或坍塌，还可以最大程度的增大电容器结构的电容。
在其中一个实施例中，所述第二导电结构220的厚度范围为2nm～8nm。
在其中一个实施例中，所述电容器结构还包括电容接触垫500，所述电容接触垫500位于所述衬底100与所述下电极200之间，所述下电极200与所述电容接触垫500电性连接。本实施例中，可通过所述电容接触垫500降低电容器结构与所述衬底100之间的接触电阻。
在其中一个实施例中，所述下电极200的顶部相对所述衬底100的高度为500nm～800nm。可以理解，通过增大电极的高度同样可以增大上电极400与下电极200之间的相对面积，从而增大电容器结构的电容。另，将下电极200的顶部相对所述衬底100的高度控制在500nm～800nm范围内，减小存储器的尺寸，同时尽量保持电容器结构具有较大的电容。
在其中一个实施例中，所述电容介质层300还位于所述电容接触垫500的侧表面以及相邻所述电容接触垫之间的区域，用于将所述上电极400与所述电容接触垫500以及衬底100绝缘，防止上电极400与所述电容接触垫之间和/或上电极400与衬底100之间产生接触漏电。
在其中一个实施例中，所述电容介质层300采用介电常数大于7的介电材料制作。本实施例中采用介电常数大于7的介电材料制作所述电容介质层300，以通过增大上电极400与下电极200之间的电容介质层300的介电系数来增大电容。常用的高K介质材料包括Ta2O5、TiO2、Al2O3、Pr2O3、La2O3、LaAlO3、HfO2、ZrO2或其它组分的金属氧化物。
在其中一个实施例中，所述电容介质层300的厚度范围为2nm～12nm。
基于同一发明构思，本发明实施例还提供了一种存储器，所述存储器采用如上述任一实施例所述的电容器结构。所述存储器还包括：所述衬底100的表面形成有晶体管(未图示)和一端与所述晶体管相连的电容接触结构(未图示)，所述下电极200底部与所述电容接触结构的另一端相连。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (15)
1.一种电容器结构的制作方法，其特征在于，包括：
提供衬底；
于所述衬底上形成柱状的第一导电结构；
于所述衬底上形成第二导电结构，其中所述第二导电结构环绕所述第一导电结构，且与所述第一导电结构间隔设置，所述第一导电结构和所述第二导电结构共同构成下电极；
形成电容介质层，所述电容介质层覆盖所述衬底和所述下电极的表面；
形成覆盖所述电容介质层表面的上电极。
2.如权利要求1所述的电容器结构的制作方法，其特征在于，所述于所述衬底上形成第二导电结构，包括：
形成牺牲材料层，所述牺牲材料层覆盖所述第一导电结构的侧表面；
形成覆盖所述牺牲材料层侧表面的第二导电材料层；
去除位于所述第一导电结构侧表面上的所述牺牲材料层，保留的所述第二导电材料层作为所述第二导电结构。
3.如权利要求2所述的电容器结构的制作方法，其特征在于，利用湿法刻蚀工艺去除位于所述第一导电结构侧表面上的所述牺牲材料层。
4.如权利要求1所述的电容器结构的制作方法，其特征在于，采用多晶硅材料形成所述第一导电结构。
5.如权利要求1～4任一项所述的电容器结构的制作方法，其特征在于，所述第二导电结构和所述上电极的制作材料为钛、氮化钛或钨中的一种或多种。
6.如权利要求1所述的电容器结构的制作方法，其特征在于，所述于所述衬底上形成柱状的第一导电结构，包括：
在所述衬底表面形成第一导电材料层；
在所述第一导电材料层上形成硬掩膜层，所述硬掩膜层中具有定义所述第一导电结构的第一图形化目标图案；
以所述硬掩膜层为掩膜，对所述第一导电材料层进行刻蚀，形成若干柱状所述第一导电结构。
7.如权利要求2所述的电容器结构的制作方法，其特征在于，在形成第一导电结构之前，还包括形成覆盖所述衬底表面的电容接触材料层的步骤；
在所述电容接触材料层上形成所述第一导电结构、所述牺牲材料层以及所述第二导电结构之后，对所述电容接触材料层进行刻蚀，直至暴露出所述衬底，保留的所述电容接触材料层形成电容接触垫，所述电容接触垫与所述第一导电结构位置与数量一一对应。
8.如权利要求1所述的电容器结构的制作方法，其特征在于，所述电容介质层采用介电常数大于7的介电材料制作。
9.一种电容器结构，其特征在于，包括：
衬底；
下电极，包括位于所述衬底表面的第一导电结构和第二导电结构，其中所述第一导电结构呈柱状，所述第二导电结构环绕所述第一导电结构，且与所述第一导电结构间隔设置；
电容介质层，位于所述衬底和所述下电极的表面；以及
上电极，位于所述电容介质层的表面。
10.如权利要求9所述的电容器结构，其特征在于，所述第一导电结构呈圆柱状，所述第一导电结构的底面直径的尺寸为30nm～50nm。
11.如权利要求9所述的电容器结构，其特征在于，还包括电容接触垫，所述电容接触垫位于所述衬底与所述下电极之间，所述下电极与所述电容接触垫电性连接。
12.如权利要求11所述的电容器结构，其特征在于，所述电容介质层还位于所述电容接触垫的侧表面以及相邻所述电容接触垫之间的区域。
13.如权利要求9所述的电容器结构，其特征在于，所述下电极的顶部相对所述衬底的高度为500nm～800nm。
14.如权利要求9所述的电容器结构，其特征在于，所述电容介质层采用介电常数大于7的介电材料制作。
15.一种存储器，其特征在于，采用如权利要求9～14任一项所述的电容器结构。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010752934.6A CN114068811A (zh) | 2020-07-30 | 2020-07-30 | 电容器结构及其制作方法、存储器 |
| PCT/CN2021/097117 WO2022022048A1 (zh) | 2020-07-30 | 2021-05-31 | 电容器结构及其制作方法、存储器 |
| US17/401,502 US20220037459A1 (en) | 2020-07-30 | 2021-08-13 | Capacitor structure and method of manufacturing same, and memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010752934.6A CN114068811A (zh) | 2020-07-30 | 2020-07-30 | 电容器结构及其制作方法、存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114068811A true CN114068811A (zh) | 2022-02-18 |
Family
ID=80036837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010752934.6A Pending CN114068811A (zh) | 2020-07-30 | 2020-07-30 | 电容器结构及其制作方法、存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114068811A (zh) |
| WO (1) | WO2022022048A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023197440A1 (zh) * | 2022-04-11 | 2023-10-19 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、存储器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114566490B (zh) * | 2022-04-15 | 2023-06-27 | 中国电子科技集团公司第十研究所 | 垂直布局msm电容结构及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102473658B1 (ko) * | 2016-05-27 | 2022-12-02 | 삼성전자주식회사 | 반도체 소자 |
| KR102623547B1 (ko) * | 2016-12-08 | 2024-01-10 | 삼성전자주식회사 | 반도체 소자 |
| KR102387945B1 (ko) * | 2017-12-15 | 2022-04-18 | 삼성전자주식회사 | 집적회로 장치 및 그 제조 방법 |
| CN108550568B (zh) * | 2018-04-26 | 2020-04-10 | 长鑫存储技术有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN209183578U (zh) * | 2018-11-30 | 2019-07-30 | 长鑫存储技术有限公司 | 一种电容器及半导体器件 |
-
2020
- 2020-07-30 CN CN202010752934.6A patent/CN114068811A/zh active Pending
-
2021
- 2021-05-31 WO PCT/CN2021/097117 patent/WO2022022048A1/zh active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023197440A1 (zh) * | 2022-04-11 | 2023-10-19 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022022048A1 (zh) | 2022-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11069569B2 (en) | Semiconductor devices | |
| US6114201A (en) | Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs | |
| US8470668B2 (en) | Method for forming pillar type capacitor of semiconductor device | |
| US11626405B2 (en) | Semiconductor device having hybrid capacitors | |
| KR100517577B1 (ko) | 자기-정렬된 다중 크라운 저장 캐패시터 형성방법 | |
| US7732296B2 (en) | Method of fabricating metal-insulator-metal capacitor and metal-insulator-metal capacitor manufactured by the method | |
| CN111223843A (zh) | 电容器阵列结构及其制造方法和包含它的半导体存储器 | |
| US20120208340A1 (en) | Methods of fabricating a storage node in a semiconductor device and methods of fabricating a capacitor using the same | |
| CN113130748A (zh) | 包括存储节点电极的半导体器件及制造半导体器件的方法 | |
| CN113675146A (zh) | 半导体结构及其形成方法和存储器 | |
| WO2022022048A1 (zh) | 电容器结构及其制作方法、存储器 | |
| CN109411472A (zh) | 动态随机存取存储器及其制造方法 | |
| TW201535681A (zh) | 電容器、電容儲存節點及其製造方法 | |
| WO2022033001A1 (zh) | 电容器结构及其制作方法、存储器 | |
| KR101845977B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN115241372A (zh) | 存储器件、半导体结构及其形成方法 | |
| CN113948473B (zh) | 半导体结构及其制作方法 | |
| US20220037459A1 (en) | Capacitor structure and method of manufacturing same, and memory | |
| US5783848A (en) | Memory cell | |
| TW202221893A (zh) | 半導體記憶體元件 | |
| CN115206885A (zh) | 半导体结构及其制造方法 | |
| US11723185B2 (en) | Capacitor structure, method for manufacturing same, and memory | |
| US6825094B2 (en) | Method for increasing capacitance of deep trench capacitors | |
| WO2022198953A1 (zh) | 一种半导体存储装置及其制作方法 | |
| JP2003007855A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |