CN114284268A - 电容器、其制作方法及电子设备 - Google Patents
电容器、其制作方法及电子设备 Download PDFInfo
- Publication number
- CN114284268A CN114284268A CN202011036209.5A CN202011036209A CN114284268A CN 114284268 A CN114284268 A CN 114284268A CN 202011036209 A CN202011036209 A CN 202011036209A CN 114284268 A CN114284268 A CN 114284268A
- Authority
- CN
- China
- Prior art keywords
- layer
- nitride layer
- truncated cone
- capacitor
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000012670 alkaline solution Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 21
- 230000008901 benefit Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本公开提供一种电容器、其制作方法及一种电子设备。本公开的电容器包括：所述电容器为圆台型，包括上电极、介电层、下电极、衬底，其中，下电极的远离衬底一侧的临界尺寸小于靠近所述衬底一侧的临界尺寸。所述方法包括：在衬底上制备圆台型氧化物层，所述圆台型氧化物层的顶部直径大于底部直径；在所述圆台型氧化物层的上表面、侧面及衬底上沉积形成第一氮化钛层，并通过回刻去除所述圆台型氧化物层上表面的第一氮化钛层；去除所述圆台型氧化物层，并在所述第一氮化钛层上沉积形成ZAZ介电膜；在ZAZ介电膜上沉积第二氮化钛层。本公开与现有技术相比的优点在于：(1)能够稳定的确保电容的底部临界尺寸。(2)稳定的管理电阻值和电容值。(3)电容的泄漏电流较小，改善了电容器的刷新特性。
Description
技术领域
本公开涉及半导体技术领域，具体涉及一种电容器、其制作方法及电子设备。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种电容器，通常包括位单元的阵列，每一个单元能够存储信息的位。
DRAM上重要的工艺是形成晶体管的工艺和形成电容的工艺，随着晶体管的尺寸大幅地缩小，电容的高度大幅增加，电容的纵横比也上升到了25:1水准的状态。电容的底部临界尺寸约60nm以下，而高度接近1500nm。
为了确保电容具有好的刷新特性，以及确保更大的电容容量的方法如下：缩小厚度，增加面积，或使用具有高诱电率的材料等。因此，充分地满足确保电容底部临界尺寸的这些条件，对于充分确保底部临界尺寸也是非常重要的。
目前，DRAM尺寸在8F2上缩成6F2，电容的顶部/底部尺寸也一样地缩小，电容容量也缩小，由于电容的高纵横比，导致圆柱形电容器容易产生弯曲现象(LEANING)，电容间由于桥接导致失效。为了防止这种桥接现象，增加了MESH(Mechanically Enhanced Storagenode for unlimited Height，高度不受限的机械强化存储节点)工艺来解决这种问题。
发明内容
本公开的目的是提供一种电容器、一种电容器的制作方法及一种电子设备。
本公开第一方面提供一种电容器，所述电容器为圆台型，包括：上电极、介电层、下电极、衬底，其中，下电极的远离衬底一侧的临界尺寸小于靠近所述衬底一侧的临界尺寸。
本公开第二方面提供一种电容器的制作方法，包括：
在衬底上制备圆台型氧化物层，所述圆台型氧化物层的顶部直径大于底部直径；
在所述圆台型氧化物层的上表面、侧面及衬底上沉积形成第一氮化钛层，并通过回刻去除所述圆台型氧化物层上表面的第一氮化钛层；
去除所述圆台型氧化物层，并在所述第一氮化钛层上沉积形成ZAZ介电膜；
在ZAZ介电膜上沉积第二氮化钛层。
本公开第三方面提供一种电子设备，包括：
如第一方面中所述的电容器。
本公开与现有技术相比的优点在于：
(1)能够稳定的确保电容的底部临界尺寸。
(2)稳定的管理电阻值和电容值。
(3)电容的泄漏电流较小，改善了电容器的刷新特性。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本公开的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了本公开所提供的一种电容器的制造方法步骤S1所获得的结构示意图；
图2示出了本公开所提供的一种电容器的制造方法步骤S2所获得的结构示意图；
图3示出了本公开所提供的一种电容器的制造方法步骤S3所获得的结构示意图；
图4示出了本公开所提供的一种电容器的制造方法步骤S4所获得的结构示意图；
图5示出了本公开所提供的一种电容器的制造方法步骤S5所获得的结构示意图；
图6示出了本公开所提供的一种电容器的制造方法步骤S6所获得的结构示意图；
图7示出了本公开所提供的一种电容器的制造方法步骤S7所获得的结构示意图；
图8示出了现有技术中电容器的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
为了解决上述现有技术中存在的问题，本公开实施例提供一种电容器、一种电容器的制作方法及一种电子设备，下面结合附图进行说明。
图1-图7示出了本公开所提供的一种电容器的制造方法。具体的，包括如下步骤：
S1、如图1所示，在衬底1上依次沉积形成氮化硅层2、多晶硅层3、氮化硅层4的叠层结构。优选的，叠层结构的厚度在2um以内,氮化硅层2、多晶硅层3、氮化硅层4各自的厚度为1um以内。
S2、使用干法刻蚀自上而下依次除去部分氮化硅层4、多晶硅层3、氮化硅层2，从而使得步骤S1中的叠层结构中形成多个间距相等的圆台型凹槽，形成直径界面如图2所示的结构，该圆台型凹槽的顶部直径大于底部直径。
这个步骤中，进行干法刻蚀之前，可以提供光刻图案覆盖一部分氮化硅层4，也可以使用硬质掩蔽层覆盖一部分氮化硅层4，以刻蚀没有被覆盖的氮化硅层4及其下面的多晶硅层3、氮化硅层2。
S3、在圆台型凹槽内形成氧化物层5。在本实施例中，可以采用高强度的TEOS(正硅酸乙酯，Tetraethyl orthosilicate)生长膜质制备的氧化物层5，并使用化学机械抛光(CMP)使得氧化物层5的表面与氮化硅层4的表面齐平，形成如图3所示的结构。
S4、使用磷酸或氨洗涤依次除去剩余的氮化硅层4、多晶硅层3、氮化硅层2的叠层结构，而只留下氧化物层5，形成如图4所示的结构，该氧化物层5为圆台型，其顶部的直径大于底部的直径。
在这个步骤中，首先利用磷酸，去除氮化硅层4；然后使用碱性溶液,即氨混合液来去除多晶硅层3，之后剩下的氮化硅层2利用磷酸来去除。此时，氧化物层5会根据选择比不会被去除,而留了下来。
S5、在氧化物层5的上表面、侧面及衬底1上沉积形成氮化钛层6，并通过回刻去除氧化物层5的上表面的氮化钛层6，形成如图5所示的结构。氮化钛层6作为要制备的电容器的下电极。
S6、通过湿法刻蚀去除氧化物层5，并在氮化钛层6上沉积形成ZAZ介电膜7(ZrO2/Al2O3/ZrO2)，形成如图6所示的结构。
为了防止导致圆柱形电容器容易产生弯曲现象，在步骤S6后，可以增加MESH(高度不受限的机械强化存储节点)工艺来进一步制造电容器，以解决弯曲问题。
S7、在ZAZ介电膜7上沉积氮化钛层8，作为要制备的电容器的上电极，如此完成了电容器三个层(上电极、介电层、下电极)的制作，形成如图7所示的结构。
后续电容器的制作工艺，例如电容接触点的制作等，与现有技术相同，因此在此不再赘述。
最终，本发明的实施例制备方法得到了一种新型电容器结构，如图7所示，该电容器为圆台型，包括上电极8、介电层7、下电极6、衬底，其中，下电极6的远离衬底一侧的临界尺寸小于靠近衬底一侧的临界尺寸。
图8示出了现有技术中电容器的结构示意图。该电容器包括上电极8、介电层7、下电极6，其中，下电极6的顶部临界尺寸大于底部临界尺寸。
因此，对比图7和图8，可以得出本发明的新型电容器，相对于现有电容器具有如下优势：(1)能够稳定的确保电容的底部临界尺寸。(2)稳定的管理电阻值和电容值。(3)电容的泄漏电流较小，改善了电容器的刷新特性。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之。
Claims (10)
1.一种电容器，其特征在于，包括：
所述电容器为圆台型，包括上电极、介电层、下电极、衬底，其中，下电极的远离衬底一侧的临界尺寸小于靠近所述衬底一侧的临界尺寸。
2.根据权利要求1所述的电容器，其特征在于，
所述上电极、下电极为氮化钛，所述介电层为ZAZ介电膜。
3.一种电容器的制作方法，其特征在于，包括如下步骤：
在衬底上制备圆台型氧化物层，所述圆台型氧化物层的顶部直径大于底部直径；
在所述圆台型氧化物层的上表面、侧面及衬底上沉积形成第一氮化钛层，并通过回刻去除所述圆台型氧化物层上表面的第一氮化钛层；
去除所述圆台型氧化物层，并在所述第一氮化钛层上沉积形成ZAZ介电膜；
在ZAZ介电膜上沉积第二氮化钛层。
4.根据权利要求3所述电容器的制作方法，其特征在于，
所述在衬底上制备圆台型氧化物层，包括：
在衬底上依次沉积形成第一氮化硅层、多晶硅层、第二氮化硅层的叠层结构；
自上而下依次除去部分第二氮化硅层、多晶硅层、第一氮化硅层，使得所述叠层结构中形成多个圆台型凹槽，所述圆台型凹槽的顶部直径大于底部直径；
在所述圆台型凹槽内形成氧化物层，并使用化学机械抛光使得氧化物层的表面与第二氮化硅层的表面齐平；
依次除去剩余的第二氮化硅层、多晶硅层、第一氮化硅层的叠层结构。
5.根据权利要求3所述电容器的制作方法，其特征在于，
所述叠层结构的厚度在2um以内,第一氮化硅层、多晶硅层、第二氮化硅层各自的厚度为1um以内。
6.根据权利要求3所述电容器的制作方法，其特征在于，
使用干法刻蚀自上而下依次除去部分第二氮化硅层、多晶硅层、第一氮化硅层。
7.根据权利要求3所述电容器的制作方法，其特征在于，
采用正硅酸乙酯生长膜质制备所述氧化物层。
8.根据权利要求3所述电容器的制作方法，其特征在于，
所述依次除去剩余的第二氮化硅层、多晶硅层、第一氮化硅层的叠层结构，包括：
利用磷酸去除第二氮化硅层；
使用碱性溶液去除多晶硅层；
利用磷酸去除第一氮化硅层。
9.一种电子设备，其特征在于，包括：
如权利要求1或2所述的电容器。
10.根据权利要求9所述的电子设备，其特征在于，所述电容器被纳入到智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源中的至少一者中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011036209.5A CN114284268A (zh) | 2020-09-27 | 2020-09-27 | 电容器、其制作方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011036209.5A CN114284268A (zh) | 2020-09-27 | 2020-09-27 | 电容器、其制作方法及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114284268A true CN114284268A (zh) | 2022-04-05 |
Family
ID=80867723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011036209.5A Pending CN114284268A (zh) | 2020-09-27 | 2020-09-27 | 电容器、其制作方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114284268A (zh) |
-
2020
- 2020-09-27 CN CN202011036209.5A patent/CN114284268A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9853032B2 (en) | Semiconductor devices and methods for fabricating the same | |
| US6063683A (en) | Method of fabricating a self-aligned crown-shaped capacitor for high density DRAM cells | |
| CN108550569B (zh) | 半导体集成电路的电容装置及其制作方法 | |
| TWI553885B (zh) | 電容器及其製作方法 | |
| US20120132968A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN113097148B (zh) | 半导体结构及其制备方法 | |
| TW548832B (en) | Method of producing semiconductor integrated circuit device and semiconductor integrated circuit device | |
| US5933742A (en) | Multi-crown capacitor for high density DRAMS | |
| US6432794B1 (en) | Process for fabricating capacitor | |
| CN114068811A (zh) | 电容器结构及其制作方法、存储器 | |
| KR100960471B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN113540026B (zh) | 位线结构、其制作方法、半导体存储器及电子设备 | |
| TWI466239B (zh) | 堆疊電容結構及其製作方法 | |
| CN117222307A (zh) | 电容器结构及其制造方法 | |
| CN114284268A (zh) | 电容器、其制作方法及电子设备 | |
| US5783848A (en) | Memory cell | |
| US6232648B1 (en) | Extended self-aligned crown-shaped rugged capacitor for high density DRAM cells | |
| US6060366A (en) | Method for manufacturing dram capacitor incorporating liquid phase deposition | |
| CN113540027B (zh) | 位线结构、其制作方法、半导体存储器及电子设备 | |
| CN114639638B (zh) | 半导体结构的制作方法及半导体结构 | |
| KR20140028946A (ko) | 반도체 소자 및 그 제조 방법 | |
| TW413931B (en) | Manufacturing method of the crown-type capacitor in DRAM cell | |
| JP3608324B2 (ja) | 半導体記憶装置の製造方法 | |
| KR20010016805A (ko) | 고집적 반도체 장치의 이중 실린더형 캐패시터 제조방법 | |
| US6207526B1 (en) | Method of fabricating an extended self-aligned crown-shaped rugged capacitor for high density DRAM cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |