CN111009513B - 同轴导体结构、电容器及其制造方法 - Google Patents
同轴导体结构、电容器及其制造方法 Download PDFInfo
- Publication number
- CN111009513B CN111009513B CN201811220366.4A CN201811220366A CN111009513B CN 111009513 B CN111009513 B CN 111009513B CN 201811220366 A CN201811220366 A CN 201811220366A CN 111009513 B CN111009513 B CN 111009513B
- Authority
- CN
- China
- Prior art keywords
- material layer
- layer
- opening
- forming
- patterned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 63
- 239000003990 capacitor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000000463 material Substances 0.000 claims description 263
- 229920002120 photoresistant polymer Polymers 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- -1 tungsten nitride Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种同轴导体结构、电容器及其制造方法，其中该同轴导体结构包括外表面以及内表面，且外表面的轴心以及内表面的轴心为同轴。另提供一种电容器，包括如前所述的同轴导体结构作为第一电极、第二电极以及介电层。第二电极形成于同轴导体结构的沟槽内。介电层，介于第一电极与第二电极之间。
Description
技术领域
本发明涉及一种导体结构、电容器及其制造方法，且特别是涉及一种同轴导体结构、电容器及其制造方法。
背景技术
一般应用于金属氧化物半导体(CMOS)的精密电容可为金属-绝缘-金属(MIM)电容或是多晶硅-绝缘-多晶硅(PIP)电容，而现今半导体产业中，较常选用具有较高效能的金属-绝缘-金属(MIM)电容作为金属氧化物半导体(CMOS)的精密电容。目前为了增加金属-绝缘-金属(MIM)电容的单位面积，存在通过两次曝光显影而制备出双层圆柱状结构的制作工艺方法。
然而，由于上述方法中的第二次曝光制作工艺具有较低的精准度，因此易出现相邻两层圆柱状之间的局部区域缝隙过小的情形，而无法形成高效能的电容。为了避免前述状况，使用上述方法所形成的电容结构需要一定的使用面积。换句话说，无法进一步提升金属-绝缘-金属(MIM)电容的单位面积的效率值。因此，如何在有限的面积中建构一个具有高电容值的电容结构的同时，还能够进一步提升单位面积电容的效率值，已成为本领域研究人员的一大挑战。
发明内容
本发明提供一种同轴导体结构及其制造方法，其能够在有限的面积中建构一个具有高电容值的电容结构的同时，还能够进一步提升单位面积的效率值。
本发明另提供一种电容器及其制造方法，其能够在有限的面积中建构一个具有高电容值的电容结构的同时，还能够进一步提升单位面积的效率值。
本发明的一种同轴导体结构，其中同轴导体结构包括外表面以及内表面，且外表面的轴心以及内表面的轴心为同轴。
在本发明的一实施例中，上述同轴导体结构为介层插塞(via plug)或接触插塞(contact plug)。
在本发明的一实施例中，上述同轴导体结构还包括一沟槽位于同轴导体结构内，且沟槽的轴心与内表面的轴心为同轴。
在本发明的一实施例中，上述沟槽的底面垂直于内表面。
本发明的一种电容器，包括如前所述的同轴导体结构作为第一电极、形成于同轴导体结构的沟槽内的第二电极、以及介于第一电极与第二电极之间的介电层。
在本发明的另一实施例中，上述第二电极凸出于沟槽，使第二电极的高度大于第一电极的高度。
在本发明的另一实施例中，上述第一电极与第二电极为金属。
本发明的一种同轴导体结构的制造方法，包括以下步骤。提供基底。在基底上形成绝缘层。在绝缘层内形成开口，开口是以连续线形式分布于基底上。于开口内形成同轴导体结构，其包括外表面以及内表面，且外表面的轴心以及内表面的轴心为同轴。
在本发明的又一实施例中，上述形成开口的方法包括于绝缘层上形成具有图案化开口的图案化光致抗蚀剂层，并露出部分绝缘层；以及以图案化光致抗蚀剂层为掩模，蚀刻露出的绝缘层，以形成开口。
在本发明的又一实施例中，上述同轴导体结构的制造方法，其中在形成开口之后还包括移除图案化光致抗蚀剂层。
在本发明的又一实施例中，上述同轴导体结构的制造方法，其中形成开口的方法包括以下步骤。在绝缘层上依序形成第一材料层、第二材料层、第三材料层、第四材料层以及第五材料层。在第五材料层上形成具有图案化开口的图案化光致抗蚀剂层，并露出图案化开口内的部分第五材料层。以图案化光致抗蚀剂层为掩模，蚀刻露出的第五材料层与其底下的第四材料层，直到露出图案化开口内的第三材料层。移除图案化光致抗蚀剂层。在绝缘层上共形地形成第六材料层，以覆盖第五材料层以及图案化开口的侧壁与第三材料层。在第六材料层上形成第七材料层，并填满图案化开口。回蚀刻第七材料层，直到露出第六材料层。以第七材料层为掩模，蚀刻露出的第六材料层，直到露出第五材料层以及图案化开口内的第四材料层与第三材料层，而形成连续线形开口。移除第五材料层。以第四材料层与第七材料层为掩模，蚀刻连续线形开口内的第三材料层，直到露出第二材料层。移除第四材料层与第七材料层。以第三材料层与第六材料层为掩模，蚀刻连续线形开口内的第二材料层，直到露出第一材料层。以第二材料层为掩模，蚀刻连续线形开口内的第一材料层，直到露出绝缘层。移除第二材料层、第三材料层与第六材料层。以第一材料层为掩模，蚀刻连续线形开口内的绝缘层，以形成开口。
在本发明的又一实施例中，上述同轴导体结构的制造方法，其中在形成开口之后还包括移除第一材料层。
本发明的一种电容器的制造方法，包括以下步骤。提供基底。在基底上形成绝缘层。在绝缘层内形成开口，开口是以连续线形式分布于基底上。在开口的底面与表面共形地形成第一电极。在第一电极上共形地形成介电层。在介电层上形成第二电极。
在本发明的再一实施例中，上述电容器的制造方法，其中形成开口的方法包括：在绝缘层上形成具有图案化开口的图案化光致抗蚀剂层，并露出部分绝缘层；以及以图案化光致抗蚀剂层为掩模，蚀刻露出的绝缘层，以形成开口。
在本发明的再一实施例中，上述电容器的制造方法，其中在形成开口之后更包括移除图案化光致抗蚀剂层。
在本发明的再一实施例中，上述电容器的制造方法，其中形成开口的方法包括以下步骤。在绝缘层上依序形成第一材料层、第二材料层、第三材料层、第四材料层以及第五材料层。在第五材料层上形成具有图案化开口的图案化光致抗蚀剂层，并露出图案化开口内的部分第五材料层。以图案化光致抗蚀剂层为掩模，蚀刻露出的第五材料层与其底下的第四材料层，直到露出图案化开口内的第三材料层。移除图案化光致抗蚀剂层。在绝缘层上共形地形成第六材料层，以覆盖第五材料层以及图案化开口的侧壁与第三材料层。在第六材料层上形成第七材料层，并填满图案化开口。回蚀刻第七材料层，直到露出第六材料层。以第七材料层为掩模，蚀刻露出的第六材料层，直到露出第五材料层以及图案化开口内的第四材料层与第三材料层，而形成连续线形开口。移除第五材料层。以第四材料层与第七材料层为掩模，蚀刻连续线形开口内的第三材料层，直到露出第二材料层。移除第四材料层与第七材料层。以第三材料层与第六材料层为掩模，蚀刻连续线形开口内的第二材料层，直到露出第一材料层。以第二材料层为掩模，蚀刻连续线形开口内的第一材料层，直到露出绝缘层。移除第二材料层、第三材料层与第六材料层。以第一材料层为掩模，蚀刻连续线形开口内的绝缘层，以形成开口。
在本发明的再一实施例中，上述电容器的制造方法，其中在形成开口之后还包括移除第一材料层。
在本发明的再一实施例中，上述电容器的制造方法，其中形成第一电极的方法包括以下步骤。在开口的底面与表面共形地形成一金属层。在开口内填入一光致抗蚀剂材料。回蚀刻光致抗蚀剂材料，使光致抗蚀剂材料的界面低于绝缘层的表面。移除未被光致抗蚀剂材料覆盖的金属层。移除光致抗蚀剂材料。
基于上述，本发明通过同轴导体结构的外表面的轴心以及内表面的轴心为同轴，可避免外表面与内表面之间的局部区域缝隙过小的情形。并且，使用上述的同轴导体结构作为电容体的第一电极，除了可确保电容的良率及效能外，还可以进一步提升单位面积电容的效率值。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A是本发明的第一实施例的一种同轴导体结构的立体示意图；
图1B是本发明的第二实施例的一种同轴导体结构的立体示意图；
图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A与图12A是本发明的第三实施例的一种同轴导体结构的制造流程上视示意图；
图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B与图12B分别是图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A与图12A的I-I线段的剖面示意图；
图9C是图9A的同轴导体结构的电子扫描显微镜(SEM)影像图；
图9D是图9A的局部放大图；
图13A与图14A是本发明的第四实施例的一种电容器的制造流程上视示意图；
图13B与图14B分别是图13A与图14A的I-I线段的剖面示意图。
符号说明
100、110：同轴导体结构
102：外表面
104：内表面
102a、104a、112a：轴心
112：沟槽
112b：底面
200：基底
202：绝缘层
204：导电层
206：第一材料层
208：第二材料层
210：第三材料层
212：第四材料层
214：第五材料层
300：图案化光致抗蚀剂层
302：图案化开口
302a：侧壁
500、500a：第六材料层
502、502a：第七材料层
600：连续线形开口
1000：开口
1000a、202a：表面
1000b：底面
1100、1302：金属层
1102：光致抗蚀剂材料
1102a：界面
1300：介电层
1400：电容器
D1：内径
D2：外径
L：边长
具体实施方式
下文列举一些实施例并配合所附的附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为了方便理解，下述说明中相同的元件将以相同的符号标示来说明。另外，关于文中所使用「包含」、「包括」、「具有」等等用语，均为开放性的用语；也就是指包含但不限于。而且，文中所提到的方向性用语，例如：「上」、「下」等，仅是用以参考附图的方向。因此，使用的方向性用语是用来说明，而并非用来限制本发明。
图1A是依照本发明的第一实施例的一种同轴导体结构的立体示意图。
请参照图1A，同轴导体结构100包括外表面102以及内表面104，且外表面102的轴心102a以及内表面104的轴心104a为同轴。由此，可避免外表面102与内表面104之间的局部区域缝隙过小的情形，以确保后续使用其作为第一电极的电容器具有较佳的良率，进而提升单位面积电容的效率值。
在本实施例中，同轴导体结构100可为介层插塞或接触插塞，然而本发明不以此为限。同轴导体结构100例如同心圆状导体结构。在其他实施例中，同轴导体结构100也可以是十字形状、心形状或是其他适合的形状，只要同轴导体结构100的外表面102的轴心102a以及内表面104的轴心104a为同轴即可，则本发明不以此为限。
图1B是依照本发明的第二实施例的一种同轴导体结构的立体示意图。
请参照图1B，同轴导体结构110与同轴导体结构100相比还具有一沟槽112。沟槽112位于同轴导体结构110内，且沟槽112的轴心112a与内表面104的轴心104a为同轴。在本实施例中，沟槽112的底面112b可以垂直于内表面104，但本发明不限于此。据此，同轴导体结构110可作为电容器的下电极，并增加单位面积的使用效率，进一步提升单位面积电容的效率值。
以下，将说明依照本发明的第三实施例的一种同轴导体结构的制造流程。
图2A为第三实施例的一种同轴导体结构的制造流程上视示意图；图2B为沿着图2A中的I-I线段的剖面示意图。
请参照图2A与图2B，提供基底200。基底200可为半导体基底，如硅基底或其他适合的半导体基底，但本发明不限于此。在本实施例中，在基底200上形成绝缘层202。并且，在基底200上可形成有导电层204。在本实施例中，绝缘层202的材料包括由四乙氧基硅烷(tetraethoxysilane，TEOS)源所形成的氧化硅或是其他适合的材料，然而本发明不以此为限。导电层204例如包括多晶硅层、金属层等。举例来说，导电层204可以是铜镶嵌金属层或钨镶嵌金属层。在其他实施例中，导电层204也可以是基底200的导电掺杂区，但本发明不限于此。
接着，在绝缘层202上依序形成第一材料层206、第二材料层208、第三材料层210、第四材料层212以及第五材料层214。在本实施例中，第一材料层206例如非晶碳层、氮化钛层等，第二材料层208例如氮化硅层、氮氧化硅层等，第三材料层210例如氧化硅层、氧化钛层等，第四材料层212例如光致抗蚀剂层，第五材料层214例如多层光致抗蚀剂(multi-layer resist，MLR)，但本发明不以此为限。需注意的是，虽然图1B所绘示的材料层层数为5层，且所述5层材料层彼此水平堆叠于绝缘层202上，但本发明不以此为限。在其他实施例中，绝缘层202上堆叠的材料层层数及其材料可依据制作工艺设计需求，而采用蚀刻选择比相异的材料。
图3A与图3B是图2A与图2B的下一道步骤的示意图。
请参照图3A与图3B，于第五材料层214上形成具有图案化开口302的图案化光致抗蚀剂层300，并露出图案化开口302内的部分第五材料层214。在本实施例中，图案化开口302的位置可对应导电层204，但本发明不以此为限。形成图案化光致抗蚀剂层300的方法例如涂布光致抗蚀剂材料于第五材料层214上，再对光致抗蚀剂材料进行光刻制作工艺。
图4A与图4B是图3A与图3B的下一道步骤的示意图。
请参照图4A与图4B，以图4A的图案化光致抗蚀剂层300为掩模，蚀刻露出的第五材料层214与其底下的第四材料层212，直到露出图案化开口302内的第三材料层210，再移除图案化光致抗蚀剂层300，因此图案化开口302也会形成于第五材料层214与第四材料层212内。蚀刻露出的第五材料层214与其底下的第四材料层212的方法可为各向异性蚀刻，如干式蚀刻法。
图5A与图5B是图4A与图4B的下一道步骤的示意图。为容易理解，以虚线表示图5A中的图案化开口302的位置。
请参照图5A与图5B，在绝缘层202上共形地形成第六材料层500，以覆盖第五材料层214以及图案化开口302的侧壁302a与第三材料层210。在本实施例中，第六材料层500可作为保护层，以避免于后续制作工艺中对其下的材料层的破坏。形成第六材料层500的方式例如分子式堆叠沉积(molecular layer deposition，MLD)。第六材料层500例如氧化硅层、氧化锆层等，然而本发明不以此为限。
接着，在第六材料层500上形成第七材料层502，并填满图案化开口302。在本实施例中，第七材料层502例如光致抗蚀剂层。第四材料层212与第七材料层502可以使用相同或是不同的材料，但本发明不以此为限。
图6A与图6B是图5A与图5B的下一道步骤的示意图。
请参照图6A与图6B，经由回蚀刻第七材料层502直到露出第六材料层500，而于图案化开口302内形成比图案化开口302小的第七材料层502a。然后，以第七材料层502a为掩模，蚀刻露出的第六材料层500，直到露出第五材料层214以及图案化开口302内的第四材料层212与第三材料层210，而形成连续线形开口600以及第七材料层502a底下的第六材料层500a。
图7A与图7B是图6A与图6B的下一道步骤的示意图。请参照图7A与图7B，将图6A的第五材料层214移除，而露出所有第四材料层212。
图8A与图8B是图7A与图7B的下一道步骤的示意图。
请参照图8A与图8B，以图7A中的第四材料层212与第七材料层502a为掩模，蚀刻连续线形开口600内的第三材料层210，直到露出第二材料层208，再移除第四材料层212与第七材料层502a，因此连续线形开口600也会形成于第三材料层210内。
图9A与图9B是图8A与图8B的下一道步骤的示意图。图9C是图9A的实际制作的结构的电子扫描显微镜(SEM)影像。图9D是图9A的局部放大影像。
请参照图9A与图9B，以图8A中的第三材料层210与第六材料层500a为掩模，蚀刻连续线形开口600内的图8A中的第二材料层208，直到露出第一材料层206。接着，以第二材料层208为掩模，蚀刻连续线形开口600内的第一材料层206，直到露出绝缘层202。之后，移除第二材料层208、第三材料层210与第六材料层500a，因此连续线形开口600也会形成于第一材料层206内。
根据图1A至图9A的流程实际制作出的结构请参照图9C与图9D，其中显示浅色部分即为连续线形开口，且其内径约0.11μm、外径约0.18μm。在其他实施例中，可依据元件设计需要适当地调整连续线形开口的形状及尺寸。
图10A与图10B是图9A与图9B的下一道步骤的示意图。
请参照图10A与图10B，以第一材料层206为掩模，蚀刻连续线形开口600内的绝缘层202，直到露出导电层204。换句话说，在绝缘层202内所形成的开口1000即为连续线形开口600并以连续线形式分布于基底200上。通过图1A至图10A的流程制作出的开口1000，可确保开口1000的精准度，并可突破现有光刻制作工艺的极限，以制备出尺寸更小的开口1000。举例来说，开口1000的内径约0.11μm以下、外径约0.18μm以下。
在其他实施例中，若是制作工艺条件允许，于绝缘层202内形成开口1000的方法也可直接于绝缘层202上形成具有图案化开口302的图案化光致抗蚀剂层300，并露出部分绝缘层202，而无需上述多层材料层(如206～214)。接着，以图案化光致抗蚀剂层300为掩模，蚀刻露出的绝缘层202，以形成开口1000。并且，在形成开口1000之后可以移除图案化光致抗蚀剂层300。而且，可依据制作工艺设计需求，适当地调整开口1000的形成方法。
图11A与图11B是图10A与图10B的下一道步骤的示意图。为容易理解，以虚线表示图11A中的开口1000的位置。
请参照图11A与图11B，在开口1000的表面1000a与底面1000b共形地形成一金属层1100。形成金属层1100的方法例如是化学气相沉积法、物理气相沉积法或其组合。金属层1100的材料例如是钛、氮化钛、氮化钨、钛钨合金、氮化钌、氮化铱、氮化锆、氮化铪、氮化钽或其组合。在本实施例中，金属层1100的材料例如是钛，但本发明不以此为限。接着，在开口1000内填入一光致抗蚀剂材料1102。
图12A与图12B是图11A与图11B的下一道步骤的示意图。
请参照图12A与图12B，回蚀刻光致抗蚀剂材料1102，使光致抗蚀剂材料1102的界面1102a低于绝缘层202的表面202a。接着，移除未被光致抗蚀剂材料1102覆盖的金属层1100。移除部分金属层1100的方法例如湿蚀刻、干蚀刻等。
至此，已大致上完成同轴导体结构(即金属层1100)的制作。通过上述制作工艺，可精准地制作出外表面的轴心以及内表面的轴心为同轴的同轴导体结构，有利于将其应用在电容器的制作并达到确保电容器的良率与进一步提升单位面积电容效率的功效。
以下，将说明上述第三实施例的制造流程进一步应用于电容器制造的实施例，但本发明并不限定于以下的实施形态。
图13A为依照本发明的第四实施例的一种电容器的制造流程上视示意图；图13B为沿着图13A中的I-I线段的剖面示意图，其中使用第三实施例的元件符号来表示相同或类似的构件，且相同的构件的说明可参照第三实施例，于此不再赘述。
请参照图13A与图13B，在作为第一电极的金属层1100上共形地形成介电层1300，并覆盖绝缘层202的表面202a。形成介电层1300的方法例如是化学气相沉积法、原子层沉积(ALD)制作工艺、物理气相沉积法或其组合。介电层1300的材料例如是氧化锆或其它合适的介电材料。
接着，在介电层1300上形成另一金属层1302作为第二电极。金属层1302填满开口1000。形成金属层1302的方法例如是化学气相沉积法、物理气相沉积法或其组合。金属层1302的材料例如是钨、铜、钛、钽、氮化钛、氮化钽或其组合。在本实施例中，金属层1302的材料例如是钨，但本发明不以此为限。
图14A与图14B是图13A与图13B的下一道步骤的示意图。
请参照图14A与图14B，利用如化学机械研磨制作工艺之类的平坦化制作工艺移除部分的金属层1302，直到露出介电层1300，然后再将开口1000以外的介电层1300移除，以暴露出绝缘层202的表面202a。至此，已完成由金属层1100(第一电极)、介电层1300与金属层1302(第二电极)所构成的电容器1400。
在本实施例中，由于电容器1400包括如上述实施例形成的同轴导体结构的金属层1100作为第一电极，且第二电极形成于同轴导体结构的开口1000内。由此可确保电容器1400的稳定性及良率，且可进一步提升单位面积电容的效率值。举例来说，请参照图14A，电容器1400的内径D1，如同图1B的同轴导体结构110的内表面104的直径，例如约0.06μm；电容器1400的外径D2，即同轴导体结构110的外表面102的直径，例如约0.11μm。因此，内、外表面的间距为
周长为3.14×(0.11+0.06)＝0.5338μm。在单位面积的边长L约0.22μm的情况下，计算出电容器1400于此单位面积拥有的圆周长为0.5338μm/(0.22μm)2＝11.03μm/μm2。另一方面，采用光刻制作工艺直接制作的电容器因为制作工艺限制，所形成的最小内径D1约0.11μm、外径D2约0.33μm，因此周长为3.14×(0.11+0.33)＝1.256μm。而在单位面积的边长L约0.44μm的情况下，计算出的单位面积拥有的圆周长为1.256μm/(0.44μm)2＝6.49μm/μm2。也就是说，本实施例的电容器1400与采用光刻制作工艺直接制作的电容器相比，单位面积的效率值提升70％，即(11.03-6.49)/6.49＝0.7。
综上所述，本发明通过同轴导体结构的外表面的轴心以及内表面的轴心为同轴，可避免外表面与内表面之间的局部区域缝隙过小的情形。并且，使用上述的同轴导体结构作为电容体的第一电极，除了可确保电容的良率及效能外，更可以进一步提升单位面积电容的效率值。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (16)
1.一种同轴导体结构，其特征在于：
所述同轴导体结构包括外表面、内表面以及沟槽，且
所述外表面的轴心以及所述内表面的轴心为同轴，所述外表面与所述内表面相连接，以构成电容的同一电极，
所述沟槽位于所述同轴导体结构内，且所述沟槽的轴心与所述内表面的轴心为同轴。
2.如权利要求1所述的同轴导体结构，其中所述同轴导体结构为介层插塞(via plug)或接触插塞(contact plug)。
3.如权利要求1所述的同轴导体结构，其中所述沟槽的底面垂直于所述内表面。
4.一种电容器，其特征在于，包括：
同轴导体结构，包括外表面、内表面以及沟槽，所述沟槽位于所述同轴导体结构的所述内表面与所述外表面之间，所述外表面的轴心、所述内表面的轴心以及所述沟槽的轴心为同轴，所述同轴导体结构作为第一电极；
第二电极，形成于所述同轴导体结构的所述沟槽内；以及
介电层，介于所述第一电极与所述第二电极之间。
5.如权利要求4所述的电容器，其中所述第二电极凸出于所述沟槽，使所述第二电极的高度大于所述第一电极的高度。
6.如权利要求4所述的电容器，其中所述第一电极与所述第二电极为金属。
7.如权利要求4所述的电容器，其中所述沟槽的底面垂直于所述内表面。
8.一种同轴导体结构的制造方法，包括：
提供基底；
在所述基底上形成绝缘层；
在所述绝缘层内形成开口，所述开口是以连续线形式分布于所述基底上；以及
在所述开口内形成同轴导体结构，其包括外表面以及内表面，且所述外表面的轴心以及所述内表面的轴心为同轴，
其中形成所述开口的方法包括：
在所述绝缘层上依序形成第一材料层、第二材料层、第三材料层、第四材料层以及第五材料层；
在所述第五材料层上形成具有图案化开口的图案化光致抗蚀剂层，并露出所述图案化开口内的部分所述第五材料层；
以所述图案化光致抗蚀剂层为掩模，蚀刻露出的所述第五材料层与其底下的所述第四材料层，直到露出所述图案化开口内的所述第三材料层；
移除所述图案化光致抗蚀剂层；
在所述绝缘层上共形地形成第六材料层，以覆盖所述第五材料层以及所述图案化开口的侧壁与所述第三材料层；
在所述第六材料层上形成第七材料层，并填满所述图案化开口；
回蚀刻所述第七材料层，直到露出所述第六材料层；
以所述第七材料层为掩模，蚀刻露出的所述第六材料层，直到露出所述第五材料层以及所述图案化开口内的所述第四材料层与所述第三材料层，而形成连续线形开口；
移除所述第五材料层；
以所述第四材料层与所述第七材料层为掩模，蚀刻所述连续线形开口内的所述第三材料层，直到露出所述第二材料层；
移除所述第四材料层与所述第七材料层；
以所述第三材料层与所述第六材料层为掩模，蚀刻所述连续线形开口内的所述第二材料层，直到露出所述第一材料层；
以所述第二材料层为掩模，蚀刻所述连续线形开口内的所述第一材料层，直到露出所述绝缘层；
移除所述第二材料层、所述第三材料层与所述第六材料层；以及
以所述第一材料层为掩模，蚀刻所述连续线形开口内的所述绝缘层，以形成所述开口。
9.如权利要求8所述的同轴导体结构的制造方法，其中形成所述开口的方法包括：
在所述绝缘层上形成具有图案化开口的图案化光致抗蚀剂层，并露出部分所述绝缘层；以及
以所述图案化光致抗蚀剂层为掩模，蚀刻露出的所述绝缘层，以形成所述开口。
10.如权利要求9所述的同轴导体结构的制造方法，其中在形成所述开口之后还包括移除所述图案化光致抗蚀剂层。
11.如权利要求9所述的同轴导体结构的制造方法，其中在形成所述开口之后还包括移除所述第一材料层。
12.一种电容器的制造方法，包括：
提供基底；
在所述基底上形成绝缘层；
在所述绝缘层内形成开口，所述开口是以连续线形式分布于所述基底上；
在所述开口的底面与表面共形地形成第一电极；
在所述第一电极上共形地形成介电层；以及
在所述介电层上形成第二电极，
其中形成所述开口的方法包括：
在所述绝缘层上依序形成第一材料层、第二材料层、第三材料层、第四材料层以及第五材料层；
在所述第五材料层上形成具有图案化开口的图案化光致抗蚀剂层，并露出所述图案化开口内的部分所述第五材料层；
以所述图案化光致抗蚀剂层为掩模，蚀刻露出的所述第五材料层与其底下的所述第四材料层，直到露出所述图案化开口内的所述第三材料层；
移除所述图案化光致抗蚀剂层；
在所述绝缘层上共形地形成第六材料层，以覆盖所述第五材料层以及所述图案化开口的侧壁与所述第三材料层；
在所述第六材料层上形成第七材料层，并填满所述图案化开口；
回蚀刻所述第七材料层，直到露出所述第六材料层；
以所述第七材料层为掩模，蚀刻露出的所述第六材料层，直到露出所述第五材料层以及所述图案化开口内的所述第四材料层与所述第三材料层，而形成连续线形开口；
移除所述第五材料层；
以所述第四材料层与所述第七材料层为掩模，蚀刻所述连续线形开口内的所述第三材料层，直到露出所述第二材料层；
移除所述第四材料层与所述第七材料层；
以所述第三材料层与所述第六材料层为掩模，蚀刻所述连续线形开口内的所述第二材料层，直到露出所述第一材料层；
以所述第二材料层为掩模，蚀刻所述连续线形开口内的所述第一材料层，直到露出所述绝缘层；
移除所述第二材料层、所述第三材料层与所述第六材料层；以及
以所述第一材料层为掩模，蚀刻所述连续线形开口内的所述绝缘层，以形成所述开口。
13.如权利要求12所述的电容器的制造方法，其中形成所述开口的方法包括：
在所述绝缘层上形成具有图案化开口的图案化光致抗蚀剂层，并露出部分所述绝缘层；以及
以所述图案化光致抗蚀剂层为掩模，蚀刻露出的所述绝缘层，以形成所述开口。
14.如权利要求13所述的电容器的制造方法，其中在形成所述开口之后还包括移除所述图案化光致抗蚀剂层。
15.如权利要求12所述的电容器的制造方法，其中在形成所述开口之后还包括移除所述第一材料层。
16.如权利要求12所述的电容器的制造方法，其中形成所述第一电极的方法包括：
在所述开口的底面与表面共形地形成一金属层；
在所述开口内填入一光致抗蚀剂材料；
回蚀刻所述光致抗蚀剂材料，使所述光致抗蚀剂材料的界面低于所述绝缘层的表面；
移除未被所述光致抗蚀剂材料覆盖的所述金属层；以及
移除所述光致抗蚀剂材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107135440A TW202015203A (zh) | 2018-10-08 | 2018-10-08 | 同軸導體結構、電容器及其製造方法 |
| TW107135440 | 2018-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111009513A CN111009513A (zh) | 2020-04-14 |
| CN111009513B true CN111009513B (zh) | 2022-02-15 |
Family
ID=70110566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811220366.4A Active CN111009513B (zh) | 2018-10-08 | 2018-10-19 | 同轴导体结构、电容器及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111009513B (zh) |
| TW (1) | TW202015203A (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869861A (en) * | 1995-09-11 | 1999-02-09 | Vanguard International Semiconductor Corporation | Coaxial capacitor for DRAM memory cell |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1022476A (ja) * | 1996-07-02 | 1998-01-23 | Sony Corp | 容量素子 |
| KR100268421B1 (ko) * | 1998-04-18 | 2000-10-16 | 윤종용 | 커패시터 및 그의 제조 방법 |
| CN1350327A (zh) * | 2000-10-24 | 2002-05-22 | 世界先进积体电路股份有限公司 | 半导体存储器电路的电容器的制造方法 |
| US6849529B2 (en) * | 2002-10-25 | 2005-02-01 | Promos Technologies Inc. | Deep-trench capacitor with hemispherical grain silicon surface and method for making the same |
| JP4267010B2 (ja) * | 2006-08-02 | 2009-05-27 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
-
2018
- 2018-10-08 TW TW107135440A patent/TW202015203A/zh unknown
- 2018-10-19 CN CN201811220366.4A patent/CN111009513B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869861A (en) * | 1995-09-11 | 1999-02-09 | Vanguard International Semiconductor Corporation | Coaxial capacitor for DRAM memory cell |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202015203A (zh) | 2020-04-16 |
| CN111009513A (zh) | 2020-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI543241B (zh) | 電容器及其製造方法 | |
| US9331138B2 (en) | Semiconductor device having storage electrode and manufacturing method thereof | |
| CN111146186B (zh) | 具有混合电容器的半导体器件 | |
| CN210296415U (zh) | 存储单元及电容器结构 | |
| US9337188B2 (en) | Metal-insulator-metal capacitor structure | |
| US7682925B2 (en) | Capacitor and manufacturing method thereof | |
| TW201535681A (zh) | 電容器、電容儲存節點及其製造方法 | |
| US7508023B2 (en) | Capacitor structure and fabricating method thereof | |
| JP2019021898A (ja) | キャパシタ及びこれを含む実装基板 | |
| US20150140778A1 (en) | Method for manufacturing metal-insulator-metal capacitor structure | |
| TWI581441B (zh) | 多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法 | |
| US20120038052A1 (en) | Semiconductor device and fabricating method thereof | |
| CN107579037B (zh) | 电容器结构及其制造方法 | |
| TWI283892B (en) | Vertical metal-insulator-metal (MIM) capacitor and method of fabricating the same | |
| CN111009513B (zh) | 同轴导体结构、电容器及其制造方法 | |
| CN114068811A (zh) | 电容器结构及其制作方法、存储器 | |
| US8084803B2 (en) | Capacitor and method of manufacturing the same | |
| KR100799127B1 (ko) | 반구형 그레인이 형성된 기둥 형태의 하부전극을 구비한캐패시터 및 그의 제조 방법 | |
| CN113517273B (zh) | 电容器阵列结构及其制备方法和半导体存储器件 | |
| US7413951B2 (en) | Stacked capacitor and method for producing stacked capacitors for dynamic memory cells | |
| CN112652715A (zh) | 存储单元、电容器结构及其制备方法 | |
| CN116741741A (zh) | 包含金属-绝缘体-金属电容器的设备和用于形成所述设备的方法 | |
| CN111864065A (zh) | 一种支柱型深沟槽电容器及其制备方法 | |
| CN114765136A (zh) | 电容器及dram的制造方法 | |
| CN112820828A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211202 Address after: Hsinchu Science Industrial Park, Taiwan, China Applicant after: Powerchip Technology Corp. Address before: Hsinchu Science Industrial Park, Taiwan, China Applicant before: Powerchip Technology Corp. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |