TWI543241B - 電容器及其製造方法 - Google Patents

電容器及其製造方法 Download PDF

Info

Publication number
TWI543241B
TWI543241B TW101130625A TW101130625A TWI543241B TW I543241 B TWI543241 B TW I543241B TW 101130625 A TW101130625 A TW 101130625A TW 101130625 A TW101130625 A TW 101130625A TW I543241 B TWI543241 B TW I543241B
Authority
TW
Taiwan
Prior art keywords
upper electrode
layer
forming
electrode
cylindrical lower
Prior art date
Application number
TW101130625A
Other languages
English (en)
Other versions
TW201347000A (zh
Inventor
朴鍾國
趙瑢泰
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201347000A publication Critical patent/TW201347000A/zh
Application granted granted Critical
Publication of TWI543241B publication Critical patent/TWI543241B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

電容器及其製造方法 相關案件之參照
本申請案主張對2012年5月8日提出申請之韓國專利申請案第10-2012-0048557號之優先權，其全文係併入於此以供參照。
本發明之示範性實施例係關於一半導體裝置，更具體地，係關於一電容器及其製造方法。
隨著設計規則參數減少，一全浸出製程(full dip-out process)在製造具有下電極之一電容器時成為必不可少的製程。全浸出製程指的是一用於在形成下電極後完全移除一模層的製程。
不過，在全浸出製程中，可能發生下電極的傾斜。
為了解決這一類特性，使用一NFC(氮化物浮接電容器)結構，在其中形成一包括一氮化物層的支撐層，以固定複數個下電極，以便防止下電極的傾斜。近來，由於使用具有高深寬比的電容器而需要藉由NFC結構來防止下電極的傾斜。
然而，由於在高度整合中用來形成圓筒式下電極(儲存節點)的有限空間，形成一介電層及一上電極變得困難。雖然可減少圓筒式下電極的厚度來保全圓筒式下電極的內部空間，但由於用於圓筒式下電極的支撐變弱，傾斜仍可能在全浸出製程中發生。同樣地，即使使用NFC結構，若減少圓筒式下電極的厚度，則圓筒式下電極仍 可能在全浸出製程中傾斜並彼此碰觸。
本發明的實施例係關於一電容器，其可防止下電極的傾斜；及該電容器的製造方法。
根據本發明之一實施例，一製造電容器的方法可包含以下步驟：形成複數個圓筒式下電極；形成一第一上電極，其位於該圓筒式下電極內側；形成一第二上電極，其位於該圓筒式下電極外側；及形成一第三上電極，其連接該第一上電極與該第二上電極。
根據本發明之另一實施例，一製造電容器的方法可包含以下步驟：在一基板上方形成一模結構，其中該模結構具有複數個開口部，並具有一與一支撐層堆疊之模層；在該開口部中形成圓筒式下電極；在包括該圓筒式下電極之一結構之一整個表面上方形成一第一上電極，以填充該圓筒式下電極；定義一貫通孔，其通過部分的該第一上電極及該支撐層；透過該貫通孔移除該模層，並暴露該圓筒式下電極；形成一第二上電極，以填充該貫通孔與介於該圓筒式下電極之間的間隔；及形成一第三上電極，以使該第二上電極及該第一上電極彼此連接。
根據本發明之另一實施例，一製造電容器的方法包含以下步驟：在一基板上方形成一模層，其中該模層具有複數個開口部；在該開口部中形成圓筒式下電極；在包括該圓筒式下電極之一結構之一整個表面上方形成一第一上電極，以填充該圓筒式下電極；定義一貫通孔，其通過一部分的該第一上電極；透過該貫通孔移除該模 層，並暴露該圓筒式下電極；形成一第二上電極，以填充該貫通孔與介於該圓筒式下電極之間的間隔；及形成一第三上電極，以使該第二上電極及該第一上電極彼此連接。
根據本發明之另一實施例，一電容器可包括：複數個圓筒式下電極；一支撐層，其支撐該圓筒式下電極的外壁，並具有一打開介於該圓筒式下電極之間之間隔的貫通孔；一第一上電極，其形成在該圓筒式下電極中；一第二上電極，其環繞該圓筒式下電極的該外壁；及一第三上電極，其使該第一上電極及該第二上電極彼此連接。
在下文中，本發明之示範性實施例將參照伴隨圖式更詳細地敘述。不過，本發明可以不同形式體現，且不應理解為受限於此處所提出的實施例。倒不如說，提供這些實施例，以便此揭示內容將更為深入而完整，並將充分地將本發明的範圍傳達予那些熟悉此項技術者。在本揭示內容的全文中，貫穿本發明的各個圖式與實施例之間，相似的元件符號指的是相似的元件。
圖式不必依照比例，且在一些例子中，可誇大比例，以清楚地繪示各實施例的特性。當稱一第一層位於一第二層「之上」或位於一基板「之上」時，不僅指的是該第一層直接形成在該第二層或該基板之上的情況，且亦指一第三層存在於該第一層及該第二層或該基板之間的情況。
第1A圖為繪示根據本發明之一第一實施例之一電容器的橫剖面圖。第1B圖為沿著第1A圖之線A-A’取得的橫剖面圖。
參照第1A及1B圖，層間介電層22係形成在半導體基板21之上。複數個接觸插塞23係形成在接觸孔中，其係定義在層間介電層22之中。圓筒式下電極30係形成在接觸插塞23之上。蝕刻擋止層24A係形成在下電極30之下端部分的外壁之上。支撐層26A係形成在下電極30之上端部分的外壁之上。支撐層26A係部分地移除。第一上電極32A係形成在下電極30之中。第一上電極32A可包括支柱部32B，其填充下電極30。第一介電層31A係形成在第一上電極32A與下電極30之間。第二上電極37A係形成在下電極30的外側，也就是說，介於下電極30之間。第二上電極37A具有用於環繞下電極30之外壁的形狀。第二上電極37A可包括連接部37B，其透過支撐層26A之部分移除的部分來予以填充。第二介電層36A係形成在第二上電極37A與下電極30之間。第三上電極38係形成在第一及第二上電極32A及37A之上。第二上電極37A的連接部37B與第一上電極32A透過第三上電極38彼此連接。第三上電極38可藉由堆疊矽鍺層38A與鎢層38B來形成。
根據第1A及1B圖，第一上電極32A係形成在圓筒式下電極30之中，第二上電極37A係形成在圓筒式下電極30的外側，且第三上電極38係形成在第二上電極37A之上。第二上電極37A具有用於環繞圓筒式下電極30之外壁的形狀。第三上電極38電連接第一上電極32A與第二上電極 37A。
如上文所述，在根據本發明之第一實施例的電容器中，一上電極係由第一至第三上電極32A、37A及38組成。第一上電極32A作用如支柱，以用於防止下電極30傾斜或彎曲。更具體地，由於第一上電極32A的支柱部32B填充下電極30而使支撐力增加。此外，由於支撐力藉由第一上電極32A的支柱部32B而增加，下電極30的厚度可減少。
第2A至2I圖為繪示根據本發明的第一實施例之製造電容器之方法的橫剖面圖。
參照第2A圖，複數個接觸插塞23係形成在半導體基板21之上，以通過層間介電層22。半導體基板21包括含矽物質。舉例來說，半導體基板21可包括矽基板、矽鍺基板之類。層間介電層22可包括例如BPSG的氧化矽。雖然未顯示，在形成層間介電層22之前，可在半導體基板21上額外執行一用於形成電晶體及佈線線路的製程。接觸插塞23可透過定義在層間介電層22中的接觸孔連接至形成在半導體基板21中的雜質區域(未顯示)。接觸插塞23可藉由在接觸孔中形成導電層且隨後平坦化導電層直到暴露出層間介電層22的上表面來形成。接觸插塞23可包括一金屬層、一金屬氮化物層、一貴金屬層、一耐火金屬層、多晶矽之類。
蝕刻擋止層24係形成在包括接觸插塞23的層間介電層22之上。蝕刻擋止層24可包括一介電物質。舉例來說，蝕刻擋止層24可包括例如氮化矽的氮化物。
模層25係形成在蝕刻擋止層24之上。模層25為一提供來形成下電極(或儲存節點)的物質。相對於蝕刻擋止層24，模層25包括一具有高蝕刻選擇性的物質。同樣地，模層25包括一可輕易透過濕蝕刻移除的物質。舉例來說，模層25可包括例如氧化矽的氧化物。在另一實施例中，模層25可包括一多層化氧化物。舉例來說，模層25可包括BPSG、USG、PETEOS、PSG、HDP之類。在另一實施例中，模層25可包括一含矽物質。舉例來說，模層25可包括一多晶矽層或一矽鍺層。
支撐層26係形成在模層25之上。支撐層26可包括例如氮化矽的氮化物。支撐層26防止下電極在後續的全浸出製程中傾斜。相對於模層25，支撐層26可包括一具有高蝕刻選擇性的物質。在模層25形成為氧化矽層的情況下，支撐層26可形成為氮化矽層。不過，支撐層26之一物質並未受限於上述材料。
接下來，硬遮罩圖案27係形成在支撐層26之上。硬遮罩圖案27可使用第一光阻圖案28來形成。硬遮罩圖案27可包括氮化矽層、非晶碳之類。
參照第2B圖，在剝除第一光阻圖案28後，使用硬遮罩圖案27作為蝕刻阻障來蝕刻支撐層26。連續地，藉由蝕刻模層25來定義開口部29，以暴露出接觸插塞23。開口部29分別暴露出接觸插塞23的表面。開口部29可具有接觸孔的形狀。為了定義開口部29，可蝕刻支撐層26及模層25，直到終止在蝕刻擋止層24，隨後，可蝕刻蝕刻擋止層24。因此，開口部29係定義在蝕刻擋止層24A、模 層25A及支撐層26A的堆疊結構中。下電極係在一後續製程中形成於開口部29之中。
接下來，移除硬遮罩圖案27。
參照第2C圖，下電極30係形成在開口部29之中。
下電極30可為圓筒式或支柱式。此處，下電極30將稱為圓筒式下電極。
為了形成下電極30，可在包括開口部29的整個表面上沈積一第一導電層，且隨後可執行一下電極分離製程。作為下電極30的第一導電層可形成為一金屬層、一金屬氮化物層或一在其中堆疊一金屬層及一金屬氮化物層的堆疊層。第一導電層可透過化學氣相沈積(CVD)或原子層沈積(ALD)來形成。舉例來說，下電極30可形成為一在其中堆疊一鈦層及一氮化鈦層的堆疊層。
由於下電極30為圓筒式，因此下電極30具有內壁及外壁，且毗鄰之下電極30之上端部分的外壁係藉由支撐層26A來固定。
參照第2D圖，第一介電層31及第二導電層32相繼地形成在包括下電極30的整個表面之上。第二導電層32變為第一上電極。第二導電層32包括一金屬氮化物層。舉例來說，第二導電層32可包括一氮化鈦層(TiN)。第二導電層32在第一介電層31上方填充於下電極30的圓筒中。
參照第2E圖，氮化物浮接蓋(Nitride Floating Cap,NFC)遮罩33係形成在第二導電層32之上。NCF遮罩33為一用於選擇性地蝕刻一部分之支撐層26A的遮罩。
使用NFC遮罩33作為蝕刻阻障來蝕刻第二導電層32 及第一介電層31，並連續地蝕刻部分的支撐層26A。因此，定義了後續欲流動之化學品所通過的貫通孔34。將貫通孔34用作一用於使化學品通過的路徑，以移除模層25A。貫通孔34的數目可選擇性地受控。
藉由以此方式定義貫通孔34，第二導電層32變為第一上電極32A。第一上電極32A包括填充圓筒式下電極30的支柱部32B，並覆蓋圓筒式下電極30的上部。在定義貫通孔34之後，第一介電層31餘留如元件符號31A所標明者。由於第一上電極32A的支柱部32B填充下電極30而使支撐力增加。
參照第2F圖，移除NCF遮罩33。
完全移除透過貫通孔34暴露的模層25A。為此目的而執行一全浸出製程。全浸出製程可使用濕式化學品來執行。下電極30、第一介電層31A及第一上電極32A並未移除。特別是，由於使用類似模層35A之氧化物的第一介電層31A係插入在下電極30與第一上電極32A之間且未暴露至化學品，因而不蝕刻第一介電層31A。同樣地，接觸插塞23並未受損，因為存在蝕刻擋止層24A之故。此處，全浸出製程可使用基於氫氟酸的化學品。
由於模層25A如上文所述般地完全移除，遂在下電極30的外側定義中空間隔(empty space)35。由於第一介電層31A及第一上電極32A的支柱部32B係填充在下電極30之中，便得到一用於防止下電極30傾斜或彎曲的結構。換言之，由於第一介電層31A及第一上電極32A係填充在下電極30的圓筒之中，因而防止下電極30傾斜或彎曲， 甚至在執行全浸出製程時亦然。
參照第2G圖，形成第二介電層36。第二介電層36係形成在下電極30的外壁之上。同樣地，第二介電層36係形成在第一上電極32A之上。
隨後，第三導電層37係形成在第二介電層36之上。第三導電層37可包括一金屬氮化物。舉例來說，第三導電層37可包括一氮化鈦。第三導電層37係形成在第二介電層36之上，同時填充介於下電極30之間的間隔。由於第二介電層36的存在，第三導電層37並未與第一上電極32A連接。
參照第2H圖，將第三導電層37平坦化。因此，可移除第三導電層37及第二介電層36存在於第一上電極32A上之部分。平坦化製程係執行到暴露出第一上電極32A的表面為止。因此，第三導電層37餘留在下電極30的外側，也就是，位於該等下電極30之間，其亦可稱為第二上電極37A。第二上電極37A包括連接部37B，其填充在貫通孔34之中。第二上電極37A具有可環繞下電極30之外壁的形狀。在平坦化之後，餘留的第二介電層36以元件符號36A標明之。
參照第2I圖，藉由形成及後續圖案化第四導電層來形成第三上電極38。第三上電極38可藉由堆疊矽鍺層38A及鎢層38B，從而降低電阻來形成。第三上電極38與第一上電極32A及第二上電極37A電連接。第二上電極37A與第三上電極38透過連接部37B電連接，且第一上電極32A及第三上電極38係彼此直接相連接。
第3A圖為繪示根據本發明之一第二實施例之一電容器的橫剖面圖。第3B圖為沿著第3A圖之線A-A’取得的橫剖面圖。
參照第3A及3B圖，層間介電層42係形成在半導體基板41之上。複數個接觸插塞43係形成在接觸孔之中，其定義在層間介電層42之中。圓筒式下電極49分別形成在接觸插塞43之上。蝕刻擋止層44A係形成在下電極49之下端部分的外壁之上。第一上電極51A係形成在下電極49之中。第一上電極51A可包括填充下電極49的支柱部51B。第一介電層50A係形成在第一上電極51A及下電極49之間。第二上電極56A係形成在下電極49的外側，也就是，在下電極49之間。第二上電極56A具有用於環繞下電極49之外壁的形狀。第二上電極56A可包括連接部56B。第二介電層55A係形成在第二上電極56A與下電極49之間。第三上電極57係形成在第一及第二上電極51A及56A之上。第二上電極56A的連接部56B與第一上電極51A透過第三上電極57彼此連接。第三上電極57可藉由堆疊矽鍺層57A與鎢層57B來形成。
根據第3A及3B圖，第一上電極51A係形成在圓筒式下電極49之中，第二上電極56A係形成在圓筒式下電極49的外側，且第三上電極57係形成在第二上電極56A之上。第二上電極56A具有用於環繞圓筒式下電極49之外壁的形狀。第三上電極57電連接第一上電極51A與第二上電極56A。
如上文所述，在根據本發明之第二實施例的電容器 中，一上電極係由第一至第三上電極51A、56A及57組成。第一上電極51A作用如支柱/支撐，以用於防止下電極49傾斜或彎曲。更具體地，由於第一上電極51A的支柱部51B填充下電極49而使支撐力增加。此外，由於支撐力藉由第一上電極51A的支柱部51B而增加，下電極49的厚度可減少。
第4A至4I圖為繪示根據本發明的第二實施例之製造電容器之方法的橫剖面圖。
參照第4A圖，複數個接觸插塞43係形成在半導體基板41之上，以通過層間介電層42。半導體基板41包括含矽物質。舉例來說，半導體基板41可包括矽基板、矽鍺基板之類。層間介電層42可包括例如BPSG的氧化矽。雖然未顯示，在形成層間介電層42之前，可在半導體基板41上額外執行一用於形成電晶體及佈線線路的製程。接觸插塞43可透過定義在層間介電層42中的接觸孔連接至形成在半導體基板41中的雜質區域(未顯示)。接觸插塞43可藉由在接觸孔中形成導電層，且隨後平坦化導電層直到暴露出層間介電層42的上表面來形成。接觸插塞43可包括一金屬層、一金屬氮化物層、一貴金屬層、一耐火金屬層、多晶矽之類。
蝕刻擋止層44係形成在包括接觸插塞43的層間介電層42之上。蝕刻擋止層44可包括一介電物質。舉例來說，蝕刻擋止層44可包括例如氮化矽的氮化物。
模層45係形成在蝕刻擋止層44之上。模層45為一提供來形成下電極(或儲存節點)的物質。相對於蝕刻擋止 層44，模層45包括一具有高蝕刻選擇性的物質。同樣地，模層45包括一可輕易透過濕蝕刻移除的物質。舉例來說，模層45可包括例如氧化矽的氧化物。在另一實施例中，模層45可包括一多層化氧化物。舉例來說，模層45可包括BPSG、USG、PETEOS、PSG、HDP之類。在另一實施例中，模層45可包括一含矽物質。舉例來說，模層45可包括一多晶矽層或一矽鍺層。
硬遮罩圖案46係形成在模層45之上。硬遮罩圖案46可使用第一光阻圖案47來形成。硬遮罩圖案46可包括氮化矽層、非晶碳之類。
參照第4B圖，在剝除第一光阻圖案47後，使用硬遮罩圖案46作為蝕刻阻障來蝕刻模層45及蝕刻擋止層44。因而定義開口部48，以暴露出接觸插塞43。開口部48暴露出接觸插塞43的表面。開口部48可具有接觸孔的形狀。為了定義開口部48，可蝕刻模層45，直到終止在蝕刻擋止層44，且隨後，可蝕刻蝕刻擋止層44。因此，開口部48係定義在蝕刻擋止層44A及模層45A的堆疊結構中。下電極係在一後續製程中形成於開口部48之中。
接下來，移除硬遮罩圖案46。
參照第4C圖，下電極49係形成在開口部48之中。
下電極49可為圓筒式或支柱式。在下文，於實施例中，下電極49將稱為圓筒式下電極。
為了形成下電極49，可在包括開口部48的整個表面上沈積一第一導電層，且隨後可執行一下電極分離製程。作為下電極49的第一導電層可形成為一金屬層、一 金屬氮化物層或一在其中堆疊一金屬層及一金屬氮化物層的堆疊層。第一導電層可透過化學氣相沈積(CVD)或原子層沈積(ALD)來形成。舉例來說，下電極49可形成為一在其中堆疊一鈦層及一氮化鈦層的堆疊層。
由於下電極49為圓筒式，因此下電極49具有內壁及外壁。
參照第4D圖，第一介電層50及第二導電層51相繼地形成在包括下電極49的整個表面之上。第二導電層51變為第一上電極。第二導電層51包括一金屬氮化物層。舉例來說，第二導電層51可包括一氮化鈦層(TiN)。第二導電層51在第一介電層50上方填充於下電極49的圓筒中。
參照第4E圖，第二光阻圖案52係形成在第二導電層51之上。第二光阻圖案52為一用於選擇性蝕刻一部分之第二導電層51的遮罩。
使用第二光阻圖案52作為蝕刻阻障來蝕刻第二導電層51及第一介電層50。因此，定義了後續欲流動之化學品所通過的貫通孔53。將貫通孔53用作一用於使化學品流動的路徑，以移除模層45A。貫通孔53的數目可選擇性地受控。
藉由以此方式定義貫通孔53，第二導電層51變為第一上電極51A。第一上電極51A包括填充圓筒式下電極49的支柱部51B，並覆蓋圓筒式下電極49的上部。此處，在形成貫通孔53之後，第一介電層50餘留如元件符號50A所標明者。由於第一上電極51A的支柱部51B填充下電極49而使支撐力增加。
參照第4F圖，在移除第二光阻圖案52之後，遂完全移除透過貫通孔53暴露的模層45A。為此目的而執行一全浸出製程。全浸出製程可使用濕式化學品來執行。下電極49、第一介電層50A及第一上電極51A並未移除。特別是，由於使用類似模層45A之氧化物的第一介電層50A係插入在下電極49與第一上電極51A之間且未暴露至化學品，因而不蝕刻第一介電層50A。同樣地，接觸插塞43並未受損，因為存在蝕刻擋止層44A之故。此處，全浸出製程可使用氫氟酸系化學品。
由於模層45A如上文所述般地完全移除，遂在下電極49的外側定義中空間隔54。由於第一介電層50A及第一上電極51A的支柱部51B係填充在下電極49之中，便得到一用於防止下電極49傾斜或彎曲的結構。換言之，由於第一介電層50A及第一上電極51A係填充在下電極49的圓筒之中，因而防止下電極49傾斜或彎曲，甚至在執行全浸出製程時亦然。
參照第4G圖，形成第二介電層55。第二介電層55係形成在下電極49的外壁之上。同樣地，第二介電層55係形成在第一上電極51A之上。
隨後，第三導電層56係形成在第二介電層55之上。第三導電層56可包括一金屬氮化物。舉例來說，第三導電層56可包括氮化鈦。第三導電層56係形成在第二介電層55之上，同時填充介於下電極49之間的間隔。由於第二介電層55的存在，第三導電層56並未與第一上電極51A連接。
參照第4H圖，將第三導電層56平坦化。因此，可移除存在第一上電極51A上之部分的第三導電層56及第二介電層55。平坦化製程係執行到暴露出第一上電極51A的表面為止。因此，第三導電層56餘留在下電極49的外側，也就是，介於下電極49之間，並稱為第二上電極56A。第二上電極56A包括連接部56B，其填充在貫通孔53之中。第二上電極56A具有用於環繞下電極49之外壁的形狀。在平坦化之後，第二介電層55餘留如元件符號55A所標明者。
參照第4I圖，藉由形成及後續圖案化第四導電層來形成第三上電極57。第三上電極57可藉由堆疊矽鍺層57A及鎢層57B，從而降低電阻來形成。第三上電極57與第一上電極51A及第二上電極56A電連接。第二上電極56A與第三上電極57透過連接部56B電連接，且第一上電極51A及第三上電極57係，舉例來說，彼此直接相連接。
如從上文之敘述可明白的，在本發明的實施例中，由於支柱式上電極預先形成在圓筒式下電極之中，因而防止下電極在後續的浸出製程中傾斜或彎曲。此外，由於支撐力因為支柱式上電極的存在而增加，因此可減少下電極的厚度。
雖然本發明已針對特定實施例敘述，那些熟悉此項技術者當明白，在不偏離由下列之申請專利範圍所定義之本發明的精神與範圍的情況下，可作出各種變化及修改。
21‧‧‧基板
22‧‧‧層間介電層
23‧‧‧接觸插塞
24‧‧‧蝕刻擋止層
24A‧‧‧蝕刻擋止層
25‧‧‧模層
25A‧‧‧模層
26‧‧‧支撐層
26A‧‧‧支撐層
27‧‧‧硬遮罩圖案
28‧‧‧第一光阻圖案
29‧‧‧開口部
30‧‧‧下電極
31‧‧‧第一介電層
31A‧‧‧第一介電層
32‧‧‧第二導電層
32A‧‧‧第一上電極
32B‧‧‧支柱部
33‧‧‧氮化物浮接蓋(NFC)遮罩
34‧‧‧貫通孔
35‧‧‧中空間隔
36‧‧‧第二介電層
36A‧‧‧第二介電層
37‧‧‧第三導電層
37A‧‧‧第二上電極
37B‧‧‧連接部
38‧‧‧第三上電極
38A‧‧‧矽鍺層
38B‧‧‧鎢層
41‧‧‧基板
42‧‧‧層間介電層
43‧‧‧接觸插塞
44‧‧‧蝕刻擋止層
44A‧‧‧蝕刻擋止層
45‧‧‧模層
45A‧‧‧模層
46‧‧‧硬遮罩圖案
47‧‧‧第一光阻圖案
48‧‧‧開口部
49‧‧‧圓筒式下電極
50‧‧‧第一介電層
50A‧‧‧第一介電層
51‧‧‧第二導電層
51A‧‧‧第一上電極
51B‧‧‧支柱部
52‧‧‧第二光阻圖案
53‧‧‧貫通孔
54‧‧‧中空間隔
55‧‧‧第二介電層
55A‧‧‧第二介電層
56‧‧‧第三導電層
56A‧‧‧第二上電極
56B‧‧‧連接部
57‧‧‧第三上電極
57A‧‧‧矽鍺層
57B‧‧‧鎢層
第1A圖為繪示根據本發明之一第一實施例之一電容器的橫剖面圖。
第1B圖為沿著第1A圖之線A-A'取得的橫剖面圖。
第2A至2I圖為繪示根據本發明的第一實施例之製造電容器之方法的橫剖面圖。
第3A圖為繪示根據本發明之一第二實施例之一電容器的橫剖面圖。
第3B圖為沿著第3A圖之線A-A'取得的橫剖面圖。
第4A至4I圖為繪示根據本發明的第二實施例之製造電容器之方法的橫剖面圖。
21‧‧‧基板
22‧‧‧層間介電層
23‧‧‧接觸插塞
24A‧‧‧蝕刻擋止層
26A‧‧‧支撐層
30‧‧‧下電極
31A‧‧‧第一介電層
32A‧‧‧第一上電極
32B‧‧‧支柱部
36A‧‧‧第二介電層
37A‧‧‧第二上電極
37B‧‧‧連接部
38‧‧‧第三上電極
38A‧‧‧矽鍺層
38B‧‧‧鎢層

Claims (26)

  1. 一種製造電容器的方法，其包含以下步驟：形成複數個圓筒式下電極；其在該圓筒式下電極內側形成一第一上電極；在形成該第一上電極後在該圓筒式下電極外側形成一第二上電極；及形成一其連接該第一上電極與該第二上電極的第三上電極。
  2. 如申請專利範圍第1項所述之方法，其中該複數個圓筒式下電極的形成包含以下步驟：在一基板上方形成一模結構；蝕刻該模結構並界定複數個開口部；在一包含該等複數個開口部之結構的整個表面上方形成一導電層；及分離該導電層，並在該開口部中形成該圓筒式下電極。
  3. 如申請專利範圍第2項所述之方法，其進一步包含以下步驟：在形成該第二上電極之前，透過一全浸出製程來移除該模結構。
  4. 如申請專利範圍第1項所述之方法，其中每一該第一上電極及該第二上電極包括一氮化鈦層。
  5. 如申請專利範圍第1項所述之方法，其中該第三上電極係藉由堆疊一矽鍺層及一鎢層而形成。
  6. 一種製造電容器的方法，其包含以下步驟： 在一基板上方形成一模結構，其中該模結構具有複數個開口部，並具有一與一支撐層堆疊之模層；在該開口部中形成圓筒式下電極；在包括該圓筒式下電極之一結構之一整個表面上方形成一第一上電極，以填充該圓筒式下電極；定義一貫通孔，其通過部分的該第一上電極及該支撐層；透過該貫通孔移除該模層，並暴露該圓筒式下電極；形成一第二上電極，以填充該貫通孔與介於該圓筒式下電極之間的間隔；及形成一第三上電極，以使該第二上電極及該第一上電極彼此連接。
  7. 如申請專利範圍第6項所述之方法，其中該第二上電極的形成包含以下步驟：在該圓筒式下電極之間通過該貫通孔與在該第一上電極上方形成一導電層；及平坦化該導電層，直到暴露出該第一上電極之一表面為止。
  8. 如申請專利範圍第6項所述之方法，其中該方法進一步包含以下步驟：在形成該第一上電極之前，形成一第一介電層；及在形成該第二上電極之前，形成一第二介電層。
  9. 如申請專利範圍第6項所述之方法，其中該貫通孔的 定義包含以下步驟：在該第一上電極上方形成一遮罩圖案，其中該遮罩圖案係以一貫通孔定義；及使用該遮罩圖案作為一蝕刻阻障來蝕刻該第一上電極和該支撐層。
  10. 如申請專利範圍第6項所述之方法，其中每一該第一上電極及該第二上電極包括一氮化鈦層。
  11. 如申請專利範圍第6項所述之方法，其中該第三上電極係藉由堆疊一矽鍺層及一鎢層而形成。
  12. 如申請專利範圍第6項所述之方法，其中該模層包括一氧化物層或一矽層。
  13. 如申請專利範圍第6項所述之方法，其中該支撐層包括一氮化物層。
  14. 一種製造電容器的方法，其包含以下步驟：在一基板上方形成一模層，其中該模層具有複數個開口部；在該開口部中形成圓筒式下電極；在包括該圓筒式下電極之一結構之一整個表面上方形成一第一上電極，以填充該圓筒式下電極；定義一貫通孔，其通過一部分的該第一上電極；透過該貫通孔移除該模層，並暴露該圓筒式下電極；形成一第二上電極，以填充該貫通孔與介於該圓筒式下電極之間的間隔；及形成一第三上電極，以使該第二上電極及該第一 上電極彼此連接。
  15. 如申請專利範圍第14項所述之方法，其中該第二上電極的形成包含以下步驟：在該圓筒式下電極之間通過該貫通孔與在該第一上電極上方形成一導電層；及平坦化該導電層，直到暴露出該第一上電極之一表面為止。
  16. 如申請專利範圍第14項所述之方法，其中該方法進一步包含以下步驟：在形成該第一上電極之前，形成一第一介電層；及在形成該第二上電極之前，形成一第二介電層。
  17. 如申請專利範圍第14項所述之方法，其中該貫通孔的定義包含以下步驟：在該第一上電極上方形成一遮罩圖案，其中該遮罩圖案係以一貫通孔定義；及使用該遮罩圖案作為一蝕刻阻障來蝕刻該第一上電極。
  18. 如申請專利範圍第14項所述之方法，其中每一該第一上電極及該第二上電極包括一氮化鈦層。
  19. 如申請專利範圍第14項所述之方法，其中該第三上電極係藉由堆疊一矽鍺層及一鎢層而形成。
  20. 如申請專利範圍第14項所述之方法，其中該模層包括一氧化物層或一矽層。
  21. 一種電容器，其包括： 複數個圓筒式下電極；一支撐層，其支撐該圓筒式下電極的外壁，並具有一打開位於該圓筒式下電極之間之間隔的貫通孔；一第一上電極，其形成在該圓筒式下電極中；一第二上電極，其環繞該圓筒式下電極的該外壁；及一第三上電極，其使該第一上電極及該第二上電極彼此連接，其中該第二上電極包括一連接部，其填充在該貫通孔之中且形成在該圓筒式下電極的整個側壁上，其中該第一上電極的頂表面及該連接部的頂表面係在相同平面上，且耦合至該第三上電極。
  22. 如申請專利範圍第21項所述之電容器，其進一步包括：一第一介電層，其係形成在該第一上電極和該圓筒式下電極之間；及一第二介電層，其係形成在該第二上電極和該圓筒式下電極之間。
  23. 如申請專利範圍第21項所述之電容器，其中該第一上電極填充該圓筒式下電極。
  24. 如申請專利範圍第23項所述之電容器，其中該第一上電極、該第二上電極及該第三上電極係透過該連接部電連接。
  25. 如申請專利範圍第21項所述之電容器，其中每一該第一上電極及該第二上電極包括一氮化鈦層。
  26. 如申請專利範圍第21項所述之電容器，其中該第三上電極係藉由堆疊一矽鍺層及一鎢層而形成。
TW101130625A 2012-05-08 2012-08-23 電容器及其製造方法 TWI543241B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120048557A KR101917816B1 (ko) 2012-05-08 2012-05-08 캐패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201347000A TW201347000A (zh) 2013-11-16
TWI543241B true TWI543241B (zh) 2016-07-21

Family

ID=49534776

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130625A TWI543241B (zh) 2012-05-08 2012-08-23 電容器及其製造方法

Country Status (4)

Country Link
US (1) US8993396B2 (zh)
KR (1) KR101917816B1 (zh)
CN (1) CN103390541B (zh)
TW (1) TWI543241B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102195147B1 (ko) 2014-07-18 2020-12-24 삼성전자주식회사 커패시터를 포함하는 반도체 장치 및 그 제조 방법
CN108110025B (zh) * 2017-12-07 2023-11-17 长鑫存储技术有限公司 电容器阵列结构及其制造方法
US11289487B2 (en) 2018-02-23 2022-03-29 Micron Technology, Inc. Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods
CN112567515B (zh) * 2018-07-27 2024-05-07 长江存储科技有限责任公司 存储器结构及其形成方法
KR102664275B1 (ko) * 2019-03-29 2024-05-09 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US11877432B2 (en) 2020-06-16 2024-01-16 Changxin Memory Technologies, Inc. Capacitor structure and method of preparing same
US11869929B2 (en) 2020-06-16 2024-01-09 Changxin Memory Technologies, Inc. Laminated capacitor and method for manufacturing the same
CN113809080B (zh) * 2020-06-16 2023-02-28 长鑫存储技术有限公司 一种叠层电容器及其制作方法
US11984357B2 (en) 2020-09-14 2024-05-14 Changxin Memory Technologies, Inc. Semiconductor structure and its manufacturing method
CN114188301A (zh) * 2020-09-14 2022-03-15 长鑫存储技术有限公司 半导体结构及其制作方法
KR20220059846A (ko) 2020-11-03 2022-05-10 삼성전자주식회사 배선 콘택 플러그들을 포함하는 반도체 메모리 소자
CN112928069B (zh) * 2021-02-05 2023-02-28 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN113594096B (zh) * 2021-07-20 2023-10-13 长鑫存储技术有限公司 一种半导体结构的制备方法、半导体结构和电容结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308622B1 (ko) 1999-04-12 2001-11-01 윤종용 디램 셀 캐패시터 및 제조 방법
KR20040091981A (ko) * 2003-04-23 2004-11-03 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR100553839B1 (ko) * 2003-11-27 2006-02-24 삼성전자주식회사 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법
JP2005217189A (ja) * 2004-01-29 2005-08-11 Matsushita Electric Ind Co Ltd 容量素子及びその製造方法
KR100560803B1 (ko) 2004-02-04 2006-03-13 삼성전자주식회사 캐패시터를 갖는 반도체 소자 및 그 제조방법
KR20050087176A (ko) 2004-02-25 2005-08-31 삼성전자주식회사 반도체소자의 커패시터들 및 그 제조방법들
KR100681274B1 (ko) 2004-11-25 2007-02-09 삼성전자주식회사 커패시터 및 그 제조 방법
JP4221421B2 (ja) * 2006-05-29 2009-02-12 エルピーダメモリ株式会社 半導体装置およびその製造方法
KR100939771B1 (ko) 2007-03-15 2010-01-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR101450650B1 (ko) 2008-04-28 2014-10-14 삼성전자주식회사 실린더 내벽에 지지 구조물을 갖는 커패시터 및 그 제조방법
JP2012080094A (ja) * 2010-09-10 2012-04-19 Elpida Memory Inc 半導体記憶装置及びその製造方法
KR20120042574A (ko) * 2010-10-25 2012-05-03 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20130299942A1 (en) 2013-11-14
TW201347000A (zh) 2013-11-16
CN103390541A (zh) 2013-11-13
US8993396B2 (en) 2015-03-31
KR20130125079A (ko) 2013-11-18
KR101917816B1 (ko) 2019-01-29
CN103390541B (zh) 2017-06-27

Similar Documents

Publication Publication Date Title
TWI543241B (zh) 電容器及其製造方法
KR102406719B1 (ko) 반도체 장치 및 그 제조 방법
US7476922B2 (en) Logic device having vertically extending metal-insulator-metal capacitor between interconnect layers and method of fabricating the same
US8395235B2 (en) Semiconductor device
CN111146186B (zh) 具有混合电容器的半导体器件
JP2010226109A (ja) キャパシタ構造物とその製造方法、及び前記キャパシタを含む半導体装置とその製造方法
US10910382B2 (en) Method for fabricating semiconductor device
JP2010034198A (ja) 半導体装置及びその製造方法
TW201535681A (zh) 電容器、電容儲存節點及其製造方法
CN113345835A (zh) 半导体器件及其制造方法
KR20210085699A (ko) 단차부를 가진 스토리지 노드 전극을 포함하는 반도체 소자 및 이의 제조 방법
US11917837B2 (en) Method of forming the semiconductor device
US11152368B2 (en) Semiconductor device including storage node electrode having filler and method for manufacturing the same
US9704854B2 (en) DC-to-DC converter and method for fabricating the same
US20240136286A1 (en) Semiconductor devices including lower electrodes including inner protective layer and outer protective layer
US8716833B2 (en) Semiconductor devices and methods of manufacturing the same
KR20200068800A (ko) 반도체 소자
KR20130067136A (ko) 반도체 소자의 제조 방법
US11424202B2 (en) Semiconductor devices having landing pads
TWI593120B (zh) 電容器結構及其製造方法
JP2009135217A (ja) 半導体装置の製造方法および半導体装置
US20240038829A1 (en) Method of fabricating a semiconductor device
US11587932B2 (en) Method for fabricating semiconductor device
JP2009170637A (ja) 半導体記憶装置の製造方法および半導体記憶装置
JP2008034559A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees