TWI442466B - 電荷儲存結構的製作方法 - Google Patents

Description

電荷儲存結構的製作方法

本發明係有關一種半導體製程方法，尤指一種電荷儲存結構的製作方法。

動態隨機存取記憶體(DRAM)元件是以電容器儲電並配合電晶體開關達到儲存不同電荷資料的目的，而製程上係製作為矩陣陣列的結構並配合位元線及字元線而達到動態隨機存取的效果。

其中電容器通常以蝕刻基底形成溝渠的方式或者是在製造個別的導通電晶體後藉由沈積並定義位於個別細胞區(cell)上方或內部之導電層而形成堆疊式之電容器。隨著目前製程技術的進步，最小線寬(Feature Size)的大幅降低，減小了單一電晶體的體積大小，而使得相同體積的電路板上放置更多的電晶體以及電容，因而降低了製作成本。但記憶體之電容必須維持固定的電荷儲存量，而電容之電荷儲存量取決於兩電極之間的距離、兩電極之間的面積以及兩電極之間介電層的介電常數數值，造成電容之體積無法大幅度的縮減以達到降低整體記憶體體積的目的。因此，如何更進一步的降低製造成本，便取決於如何降低製造上的複雜性以及減少製程步驟，便能有效的降低製作成本。

其中如美國專利公開第20040241954號之「Method for forming a crown capacitor」以及美國專利公開第20110159662號之「 METHOD FOR FABRICATING CROWN-SHAPED CAPACITOR」，其分別揭露了一種冠形(crown-shaped)電容的製作方法，其主要目的在於以不同方式的製作方法提高電容中兩相對電極的對應面積，以增加電容的容量，但製程步驟複雜為其缺點。

另外，除了提高電容中電極之間的對應面積以增加電容儲存電荷容量之外，製程簡化也有助於提高良率，以降低成本。請參閱「圖1A」至「圖1F」所示，其係為一般電容之前製程示意圖，其必須先於一支撐層1上形成一蝕刻孔2，該蝕刻孔2貫穿一連接於該支撐層1的氧化層3以及一連接該氧化層3的基板4，於此步驟前便必須設置兩道光阻形成硬光罩以進行後續蝕刻，接著如「圖1B」，形成一支柱層5於該蝕刻孔2以及該支撐層1之表面，而後如「圖1C」，形成一保護層6於該支撐層1之表面，接著如「圖1D」中所示必須形成第三道光阻7以於「圖1E」中蝕刻去除中間的保護層6、支柱層5以及支撐層1，最後才可於「圖1F」中以濕蝕刻製程去除該氧化層3以形成複數管柱8，完成電容製作的前置結構，以利後續電容之製程。

於此方法中，其必須利用三道光阻設置的方式以形成該前置結構，製作成本較高。除此之外，由於該支柱層5所形成之管柱8具有相當高的寬高比(aspect ratio)，因而於最後一道濕蝕刻製程去除氧化層3的步驟中，容易因為將該前置結構拉出蝕刻溶液時形成的黏滯效應而使該管柱8產生彎曲(bending)的現象，進而影響到後續電容的製作品質，而有良率降低的問題。

本發明之主要目的，在於減少製程步驟而降低製造成本。

本發明之另一目的，在於解決高的寬高比結構所容易造成的彎曲現象，進而造成良率不佳的問題。

為達上述目的，本發明提供一種電荷儲存結構的製作方法，包含有以下步驟：S1：於一基板上依序形成一第一氧化層、一支撐層以及一第二氧化層；S2：於該第二氧化層之表面形成複數呈現矩陣排列且貫穿該支撐層、該第一氧化層及該基板的蝕刻孔，且定義相鄰的該蝕刻孔之間具有一間隔距離；S3：於該蝕刻孔之壁面沉積一支柱層；S4：去除該第二氧化層，使複數該支柱層的部分凸出於該支撐層之表面形成複數支柱管；S5：於該支撐層以及該支柱管之表面形成一蝕刻保護層，該蝕刻保護層之厚度等於該間隔距離的一半，而使對角的該支柱管之間形成一自我校準孔；S6：進行非等向性蝕刻以去除該自我校準孔內的該蝕刻保護層以及該支撐層；S7：進行濕蝕刻去除該第一氧化層，藉由將一蝕刻液注入於該自我校準孔內進行蝕刻以去除該第一氧化層而留下該支柱層所形成之支柱管；及S8：利用該支柱管製備電容結構，其係於該支柱管的表面依序形成高介電材料層、電極層以及多晶層而包覆該支柱管，並且於完 成上述製程後，於該支柱管遠離該基板之一側形成一上電極層，以配合形成該電容結構。

由上述說明可知，本發明藉由對角的該支柱管之間自然形成的該自我校準孔進行蝕刻，而去除該第一氧化層，避免以光阻定義蝕刻範圍的步驟而達到減少製程步驟的目的，進而降低製造成本。除此之外，由於該支撐層係設置於該第一氧化層與該第二氧化層之間，而避免寬高比過於懸殊的狀況發生，進而解決因寬高比懸殊於濕蝕刻製程中容易發生的彎曲問題。

習知技術

1‧‧‧支撐層

2‧‧‧蝕刻孔

3‧‧‧氧化層

4‧‧‧基板

5‧‧‧支柱層

6‧‧‧保護層

7‧‧‧第三道光阻

8‧‧‧管柱

本發明

10‧‧‧基板

11‧‧‧第一氧化層

12‧‧‧支撐層

13‧‧‧第二氧化層

20‧‧‧蝕刻孔

30‧‧‧支柱層

40‧‧‧支柱管

50‧‧‧蝕刻保護層

60‧‧‧自我校準孔

71‧‧‧高介電材料層

72‧‧‧電極層

73‧‧‧多晶層

74‧‧‧上電極層

d1‧‧‧間隔距離

圖1A-1F，為習知技術電容之前製程示意圖。

圖2A-2D，為本發明一較佳實施例之製程流程示意圖。

圖3，為本發明一較佳實施例之結構上視示意圖。

圖4A-4C，為本發明一較佳實施例之示意圖。

圖5，為本發明一較佳實施例之電容製程上視示意圖。

圖6，為本發明一較佳實施例之電容製程立體示意圖。

有關本發明之詳細說明及技術內容，現就配合圖式說明如下：請參閱「圖2A」至「圖2D」所示，如圖所示：本發明係為一種電荷儲存結構的製作方法，包含有以下步驟：

S1：於一基板10上依序形成一第一氧化層11、一支撐層12以及一第二氧化層13，該基板10以及該支撐層12之材質係為氮化矽，該第一氧化層11與該第二氧化層13係可為相同材質或不同材質，依 照製程所需而可進行不同製程。該第一氧化層11與該第二氧化層13之材質可為二氧化矽、硼磷矽玻璃或磷矽玻璃等，並可以四乙氧基矽烷(tetraethoxysilane,TEOS)、磷-四乙氧基矽烷(PTEOS)、低壓四乙氧基矽烷(Low Pressure tetraethoxysilane,LPTEOS)、硼磷-四乙氧基矽烷(PTEOS)、高密度電漿(High Density Plasma,HDP)或旋轉塗佈介電層(spin-on dielectric,SOD)等製程技術完成製備，而該第一氧化層11之厚度介於500nm~3000nm，該第二氧化層13之厚度介於100nm~600nm。

S2：形成複數蝕刻孔20，如「圖2A」所示，本發明係以動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)作為實施例說明，其係於該第二氧化層13之表面形成複數呈現矩陣排列且貫穿該支撐層12、該第一氧化層11及該基板10的蝕刻孔20，其中，定義相鄰的該蝕刻孔20之間具有一間隔距離d1。

S3：於該蝕刻孔20之壁面沉積一支柱層30，請配合參閱「圖2B」所示，其中包含有以下步驟：S31：於該第二氧化層13表面以及該蝕刻孔20之壁面沉積形成該支柱層30；及S32：去除沉積於該第二氧化層13遠離該支撐層12之表面的該支柱層30，而使該第二氧化層13之上方表面為平整結構，其中該支柱層30之材質可為氮化鈦。

S4：去除該第二氧化層13，如「圖2C」所示，使複數該支柱層30的部分凸出於該支撐層12之表面形成複數支柱管40。

S5：形成一蝕刻保護層50，如「圖2D」所示，其係於該支撐層12以及該支柱管40之表面形成一蝕刻保護層50，請配合參閱「圖3」所示，其為本發明之結構上視示意圖，「圖2D」係為「圖3」中A-A的剖面示意圖，該蝕刻保護層50之厚度等於該間隔距離d1的一半，因而於「圖2D」中，該蝕刻保護層50於相鄰的支柱管40不會留下任何空隙，但請配合參閱「圖4A」所示，其為「圖3」中B-B的剖面示意圖，對角設置的支柱管40之間的距離較遠，如以正方形舉例，正方形之邊長如為x，則對角的長度即為x，因此，若該蝕刻保護層50之厚度為該間隔距離d1的一半，則對角設置的該支柱管40因為相隔之間的距離較遠，因而該蝕刻保護層50會使對角的該支柱管40之間形成一自我校準孔60，於本實施例中，其係利用原子層沈積(Atomic Layer Deposition,ALD)技術形成該蝕刻保護層50，以得到相同厚度的該蝕刻保護層50。

S6：進行非等向性蝕刻，如「圖4B」所示，藉由非等向性蝕刻(亦稱為選擇性蝕刻)的方式垂直向下蝕刻以去除該自我校準孔60內的該蝕刻保護層50以及該支撐層12，而「圖4B」係為蝕刻示意圖，因而僅以兩支柱管40作為說明，事實上，該兩支柱管40的兩側亦會具有其他的支柱管40結構。

S7：進行濕蝕刻去除該第一氧化層11，如「圖4C」藉由將一蝕刻液注入於該自我校準孔60內進行蝕刻以去除該第一氧化層11而留下該支柱層30所形成之支柱管40。

S8：利用該支柱管40製備電容結構，請配合參閱「圖5」所示，其為以「圖4C」之C-C的位置進行剖面示意，但並非為「圖4C」的剖面示意，而為「圖4C」的後續製程，本步驟係於該支柱管40 的表面依序形成高介電材料層71、電極層72以及多晶層73而包覆該支柱管40，並且於完成上述製程後，如「圖6」所示，於該支柱管40遠離該基板10之一側形成一上電極層74，以配合形成該電容結構。

綜上所述，由於本發明藉由對角的該支柱管40之間自然形成的該自我校準孔60進行蝕刻，而去除該第一氧化層11，避免以光阻定義蝕刻範圍的步驟而達到減少製程步驟的目的，進而降低製造成本。除此之外，由於該支撐層12係設置於該第一氧化層11與該第二氧化層13之間，而避免寬高比過於懸殊的狀況發生，進而解決因寬高比懸殊於濕蝕刻製程中容易發生的彎曲問題。因此本發明極具進步性及符合申請發明專利之要件，爰依法提出申請，祈鈞局早日賜准專利，實感德便。

以上已將本發明做一詳細說明，惟以上所述者，僅為本發明之一較佳實施例而已，當不能限定本發明實施之範圍。即凡依本發明申請範圍所作之均等變化與修飾等，皆應仍屬本發明之專利涵蓋範圍內。

10‧‧‧基板

11‧‧‧第一氧化層

12‧‧‧支撐層

30‧‧‧支柱層

50‧‧‧蝕刻保護層

60‧‧‧自我校準孔

Claims (8)

1. 一種電荷儲存結構的製作方法，包含有以下步驟：S1：於一基板上依序形成一第一氧化層、一支撐層以及一第二氧化層；S2：於該第二氧化層之表面形成複數呈現矩陣排列且貫穿該支撐層、該第一氧化層及該基板的蝕刻孔，且定義相鄰的該蝕刻孔之間具有一間隔距離；S3：於該蝕刻孔之壁面沉積一支柱層；S4：去除該第二氧化層，使複數該支柱層的部分凸出於該支撐層之表面形成複數支柱管；S5：於該支撐層以及該支柱管之表面形成一蝕刻保護層，該蝕刻保護層之厚度等於該間隔距離的一半，而使對角的該支柱管之間形成一自我校準孔；S6：進行非等向性蝕刻以去除該自我校準孔內的該蝕刻保護層以及該支撐層；S7：進行濕蝕刻去除該第一氧化層，藉由將一蝕刻液注入該自我校準孔內進行蝕刻以去除該第一氧化層而留下該支柱層所形成之支柱管；及S8：利用該支柱管製備電容結構。
2. 如申請專利範圍第1項所述之電荷儲存結構的製作方法，其中於步驟S1中，該第一氧化層與該第二氧化層係為相同材質，其係選自於由二氧化矽、硼磷矽玻璃及磷矽玻璃所組成之群組。
3. 如申請專利範圍第1項所述之電荷儲存結構的製作方法，其中於步驟S1中，該第一氧化層之厚度介於500nm~3000nm，該第二氧化層之厚度介於100nm~600nm。
4. 如申請專利範圍第1項所述之電荷儲存結構的製作方法，其中於步驟S1中，該基板以及該支撐層之材質係為氮化矽。
5. 如申請專利範圍第1項所述之電荷儲存結構的製作方法，其中於步驟S3中，更包含有以下步驟：S31：於該第二氧化層表面以及該蝕刻孔之壁面沉積形成該支柱層；及S32：去除沉積於該第二氧化層表面的該支柱層。
6. 如申請專利範圍第1項所述之電荷儲存結構的製作方法，其中於步驟S3中，該支柱層之材質為氮化鈦。
7. 如申請專利範圍第1項所述之電荷儲存結構的製作方法，其中於步驟S5中，其係利用原子層沈積技術形成該蝕刻保護層。
8. 如申請專利範圍第1項所述之電荷儲存結構的製作方法，其中於步驟S8中，係於該支柱管的表面依序形成一高介電材料層、一電極層以及一多晶層而包覆該支柱管以形成該電容結構。