KR101110388B1 - 반도체 소자 및 그 제조 방법 - Google Patents
반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101110388B1 KR101110388B1 KR1020110016039A KR20110016039A KR101110388B1 KR 101110388 B1 KR101110388 B1 KR 101110388B1 KR 1020110016039 A KR1020110016039 A KR 1020110016039A KR 20110016039 A KR20110016039 A KR 20110016039A KR 101110388 B1 KR101110388 B1 KR 101110388B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- etching
- lower electrode
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 67
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000004020 conductor Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 7
- 238000001312 dry etching Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 7
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 238000007792 addition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 하부 전극 콘택플러그 상부에 선택적 산화 공정을 이용하여 산화실리콘막을 형성하되, 이웃한 분리막(분리절연막)보다 더 두껍게 형성함으로써 후속 공정에서 하부 전극과 접촉되는 하부 전극 콘택플러그 면적을 확보하고, 하부 전극을 형성하기 위하여 절연막의 식각 공정 시 하부 전극 콘택 플러그가 노출될 때까지 건식 및 습식 식각 공정을 순차적으로 실시하여 이웃한 분리막의 너비를 증가시키는 공정을 수행하지 않아도 되는 반도체 소자 및 그 제조 방법을 제공한다.
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 캐패시터와 스토리지 노드 간의 마진 및 면적 확보가 가능한 반도체 소자 및 그 제조 방법에 관련된 기술이다.
최근 디램(DRAM)과 같은 반도체 소자의 경우, 집적도가 높아지면서 소자가 차지하는 면적은 줄어드는 반면에, 필요한 정전 용량은 유지 또는 증가하는 것이 요구되고 있다. 일반적으로 제한된 면적 내에서 충분한 셀 정전 용량을 확보하기 위한 방법의 예로는, 고유전 물질을 유전체막으로 사용하는 방법, 유전체막의 두께를 감소시키는 방법, 하부 전극의 유효 면적을 증가시키는 방법 등이 있다. 이 중에서 고유전 물질을 사용하는 방법은 신규 설비 도입과 유전체막의 신뢰성 및 양산성 검증의 필요성, 후속 공정의 저온화 등 물질적, 시간적 투자를 필요로 한다. 그에 따라, 기존에 사용하던 유전체막을 계속 사용할 수 있고 비교적 공정을 구현하기가 쉽다는 이유에서, 하부 전극의 유효 면적을 증가시키는 방법이 실제 공정에서 많이 이용되고 있다.
하부 전극의 유효 면적을 증가시키는 방법으로는, 하부 전극을 실린더(cylinder)형, 핀(fin)형 등으로 입체화하는 방법, 하부 전극에 HSG(Hemi Spherical Grain)를 성장시키는 방법, 하부 전극의 높이를 증가시키는 방법 등이 있다. 이 중에서 HSG를 성장시키는 방법은 하부 전극 간의 간격 CD(Critical Dimension)를 일정 수준 확보할 때에 장애가 되고, 간혹 HSG가 박리되어 하부 전극 간의 브릿지를 유발시키는 문제가 있으므로 디자인 룰(design rule) 0.14㎛ 이하의 반도체 소자에서는 적용하기가 어렵다. 이에 따라, 통상적으로 셀 정전 용량을 향상시키기 위해서 하부 전극을 입체화하고 그 높이를 증가시키는 방법이 채택되고 있는데, 그 중 널리 알려진 방법이 실린더(cylinder)형 또는 스택(stack)형으로 하부 전극을 형성하는 방법이다.
특히, 종래의 실린더형 하부 전극을 형성하는 방법은 필수적으로 하부 전극 주변의 희생 절연막을 제거한 후, 하부 전극 상부에 유전막을 증착한다. 이때, 유전막을 구성하는 유전물질은 하부 전극에만 증착되는 것이 아니라 인접한 하부 전극 사이에 증착되어 유전 물질과 그 상부에 형성되는 상부 전극까지 모든 셀 들이 공유하여 사용하게 된다. 이러한 유전 물질을 공유하여 사용하면, 모든 하부 전극 간의 캐패시턴스(저장 용량)가 간섭 또는 왜곡되는 문제가 있다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체 기판상에 제 1 절연막(100)을 형성한다.
다음에는, 제 1 절연막(100) 상부에 감광막을 형성한 후, 스토리지노드 콘택 플러그를 형성하기 위한 마스크로 노광 및 현상 공정을 실시하여 감광막 패턴(미도시)을 형성한다. 감광막 패턴을 식각 마스크로 제 1 절연막(100)을 식각하여 스토리지노드 콘택홀(미도시)을 형성한다. 이어서, 스토리지노드 콘택홀에 도전물질을 매립하여 스토리지노드 콘택 플러그(110)를 형성한다.
다음에는, 제 1 희생절연막(150)을 형성한다. 여기서, 제 1 희생절연막(150)은 PSG(130, Phosposilicate glass)막 및 TEOS(140, Tetraethly Orthosilicate)막의 적층 구조로 형성한다.
다음에는, 제 1 희생절연막(150) 상부에 NFC(Nitride Floating Cap)용 지지막(160) 및 제 2 희생절연막(170)을 형성한다.
그리고, 제 2 희생절연막(170) 상부에 감광막을 형성한 후, 하부 전극 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다. 감광막 패턴을 식각 마스크로 스토리지노드 콘택 플러그(110)가 노출될 때까지 제 2 희생절연막(170), NFC용 지지막(160) 및 제 1 희생절연막(150)을 식각하여 하부 전극 홀(180)을 형성한다.
이후, 하부 전극 홀(180), 제 2 희생 절연막(170) 및 NFC용 지지막(160) 상부에 도전물질(190)을 증착한 후, 도전물질(190)을 에치백(etchback)하여 하부 전극을 완성한다. 여기서, 스토리지노드 콘택플러그(110) 간의 브릿지(bridge) 불량을 방지하기 위하여 제 1 절연막(100) 또는 분리막(분리절연막)의 CD(Critical Dimension)를 늘리는 경우에는 도시된 A와 같이 스토리지노드 콘택플러그(110)와 하부 전극 간에 접촉되는 면적이 줄어들어 저항성 페일(fail) 또는 낫 오픈 불량이 발생하는 문제점이 있다.
도 1b를 참조하면, 도시된 A와 같이 스토리지노드 콘택플러그(110)와 하부 전극 간에 접촉되는 면적이 줄어들어 저항성 페일(fail) 또는 낫 오픈 불량이 발생하는 문제점을 방지하기 위하여 제 1 절연막(100) 또는 분리막(분리절연막)의 CD(Critical Dimension)를 줄이는 경우에는 도시된 B와 같이 스토리지노드 콘택프러그(110) 간의 브릿지(bridge) 불량이 발생하는 문제점이 있다.
전술한 바와 같이, 종래의 실린더형 하부 전극의 리프레쉬(refresh) 특성을 개선하기 위한 셀의 캐패시턴스를 극대화하기 위하여 하부 전극의 높이를 증가시키고 하부 전극 콘택 플러그 간의 간격을 감소시켜 왔다. 이로 인하여 하부 전극 간의 브릿지(bridge) 현상이 발생하고 하부 전극 콘택 플러그와 하부 전극 간에 접촉되는 면적의 확보가 어려운 문제가 발생하고 있다.
전술한 종래의 문제점을 해결하기 위하여, 본 발명은 하부 전극 콘택플러그 상부에 선택적 산화 공정을 이용하여 산화실리콘막을 형성하되, 이웃한 분리막(분리절연막)보다 더 두껍게 형성함으로써 후속 공정에서 하부 전극과 접촉되는 하부 전극 콘택플러그 면적을 확보하고, 하부 전극을 형성하기 위하여 절연막의 식각 공정 시 하부 전극 콘택 플러그가 노출될 때까지 건식 및 습식 식각 공정을 순차적으로 실시하여 이웃한 분리막의 너비를 증가시키는 공정을 수행하지 않아도 되는 반도체 소자 및 그 제조 방법을 제공한다.
본 발명은 반도체 기판상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막과 제 1 절연막 사이에 콘택플러그를 형성하는 단계, 상기 콘택플러그 및 상기 제 1 절연막 상부에 제 2 절연막을 형성하되, 상기 콘택플러그 상부에 형성된 제 2 절연막은 상기 제 1 절연막 상부에 형성된 제 2 절연막보다 두껍게 형성되는 단계, 상기 제 2 절연막을 포함한 전면에 희생절연막을 형성하는 단계, 상기 제 2 절연막이 노출될 때까지 상기 희생절연막을 식각하여 제 1 하부전극 홀을 형성하는 단계, 상기 제 2 절연막을 제거하여 제 2 하부전극 홀을 형성하는 단계 및 상기 제 2 및 제 1 하부전극 홀에 도전물질을 매립한 후, 상기 도전물질을 에치백하여 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
바람직하게는, 상기 콘택플러그를 형성하는 단계는 상기 반도체 기판이 노출될 때까지 상기 제 1 절연막을 식각하여 콘택홀을 형성하는 단계 및 상기 콘택홀에 도전물질을 매립하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 콘택플러그는 도핑된 폴리실리콘을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 2 절연막은 선택적 산화(Oxidation) 공정을 이용하여 형성하는 것을 특징으로 한다.
바람직하게는, 상기 제 2 절연막은 실리콘산화막(SiO2)를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 2 절연막을 형성한 후, 상기 제 2 절연막 상부에 제 3 절연막을 형성하는 단계 및 상기 제 1 절연막이 노출될 때까지 상기 제 3 절연막을 식각하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 3 절연막을 식각하는 단계 후, 상기 제 2 절연막 및 상기 제 1 절연막 상부에 식각정지막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 3 절연막을 식각하는 단계는 건식(dry) 식각 방법을 이용하는 것을 특징으로 한다.
바람직하게는, 상기 식각정지막을 형성하는 단계 후, 상기 식각정지막을 평탄화 식각하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 희생절연막은 PSG(Phosposilicate glass)막 및 TEOS(Tetraethly Orthosilicate)막의 적층 구조로 형성하는 것을 특징으로 한다.
바람직하게는, 상기 희생절연막을 형성하는 단계 후, NFC용 지지막 및 다른 희생절연막을 순차적으로 형성하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 희생절연막을 식각하여 제 1 하부전극 홀을 형성하는 단계는 건식(dry) 식각 방법을 이용하는 것을 특징으로 한다.
바람직하게는, 상기 제 2 절연막을 제거하여 제 2 하부전극 홀을 형성하는 단계는 습식(wet) 식각 방법을 이용하는 것을 특징으로 한다.
바람직하게는, 상기 도전물질은 티타늄(Ti) 및 티타늄질화막(TiN)이 적층되어 형성되는 것을 특징으로 한다.
본 발명은 하부 전극 콘택플러그 상부에 선택적 산화 공정을 이용하여 산화실리콘막을 형성하되, 이웃한 분리막(분리절연막)보다 더 두껍게 형성함으로써 후속 공정에서 하부 전극과 접촉되는 하부 전극 콘택플러그 면적을 확보하고, 하부 전극을 형성하기 위하여 절연막의 식각 공정 시 하부 전극 콘택 플러그가 노출될 때까지 건식 및 습식 식각 공정을 순차적으로 실시하여 이웃한 분리막의 너비를 증가시키는 공정을 수행하지 않아도 되는 장점을 가진다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 상세히 설명하고자 한다.
도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판상에 제1 절연막(200)을 형성한다. 이때, 제 1 절연막(200)은 질화막(Nitride)을 포함하는 것이 바람직하다.
다음에는, 제 1 절연막(200) 상부에 감광막을 형성한 후, 스토리지노드 콘택 플러그를 형성하기 위한 마스크로 노광 및 현상 공정을 실시하여 감광막 패턴(미도시)을 형성한다. 감광막 패턴을 식각 마스크로 제 1 절연막(200)을 식각하여 스토리지노드 콘택홀(미도시)을 형성한다. 이어서, 스토리지노드 콘택홀에 도전물질을 매립하여 스토리지노드 콘택 플러그(210)를 형성한다. 여기서, 도전물질은 불순물이 주입된 폴리실리콘(polysilicon)이 바람직하고, 불순물은 PH3를 사용하며, 0.5 ~ 2E20의 농도가 바람직하다.
도 2b를 참조하면, 선택적 산화공정(Selective Oxidation)을 실시하여 스토리노드 콘택플러그(210) 및 제 1 절연막(200)의 상부에 제 2 절연막(220)을 형성한다. 여기서, 스토리지노드 콘택플러그(210)의 상부에 형성된 제 2 절연막(220)은 제 1 절연막(200)의 상부에 형성된 제 2 절연막(220)보다 더 두껍게 형성된다. 이유는 산화공정 시 동일한 조건 및 시간에 대비하여 산화되는 비율이 스토리지노드 콘택 플러그(210)의 폴리실리콘이 제 1 절연막(200)의 질화막보다 높기 때문이다. 이때, 제 2 절연막(220)은 산화실리콘막(SiO2)을 포함하는 것이 바람직하다.
도 2c를 참조하면, 선택적 산화공정을 실시한 후, 스토리지노드 콘택플러그(210)를 포함한 전체 표면에 제 3 절연막(225)을 추가 증착할 수 있다. 제 3 절연막(225)은 산화막(Oxide)을 포함하는 것이 바람직하다.
도 2d를 참조하면, 제 2 절연막(220)이 노출될 때까지 제 3 절연막(225)을 식각한다. 여기서, 제 3 절연막(225)은 건식(dry) 식각 방법을 이용하여 식각하는 것이 바람직하다. 이때, 건식(dry) 식각 방법은 이방성 식각 방법으로써, 원하는 특정 방향으로 식각되는 비율이 높은 특징을 갖는다.
도 2e를 참조하면, 제 2 절연막(220) 및 제 1 절연막(200) 상부에 식각 정지막(230, Stop layer)을 형성한다. 여기서, 식각 정지막(230)은 질화막(Nitride)을 포함하는 것이 바람직하다. 이후, 식각 정지막(230)을 화학적 기계적 연마(Chemical Mechanical Polishing)와 같은 방법을 이용한 평탄화 식각한다.
도 2f를 참조하면, 식각 정지막(230)의 상부에 제 1 희생절연막(260)을 형성한다. 여기서, 제 1 희생절연막(260)은 PSG(240, Phosposilicate glass)막 및 TEOS(250, Tetraethly Orthosilicate)막의 적층 구조로 형성하는 것이 바람직하다.
다음에는, 제 1 희생절연막(260) 상부에 NFC(Nitride Floating Cap)용 지지막(270) 및 제 2 희생절연막(280)을 형성한다. 여기서, NFC(Nitride Floating Cap)용 지지막(270)은 질화막(Nitride)을 포함하는 것이 바람직하고, 제 2 희생 절연막(280)은 TEOS(Tetraethly Orthosilicate)막으로 형성하는 것이 바람직하다.
도 2g를 참조하면, 제 2 희생절연막(280) 상부에 감광막을 형성한 후, 하부 전극 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다. 감광막 패턴을 식각 마스크로 스토리지노드 콘택 플러그(210)의 상부의 제 2 절연막(220)이 노출될 때까지 제 2 희생절연막(280), NFC용 지지막(270), 제 1 희생절연막(260) 및 식각정지막(230)을 식각하여 제 1 하부 전극 홀(290)을 형성한다. 여기서, 제 1 하부 전극 홀(290)을 형성하기 위하여 식각 방법은 건식(dry) 식각 방법을 이용하는 것이 바람직하다.
도 2h를 참조하면, 제 2 절연막(220)을 식각하여 제 2 하부 전극 홀(300)을 형성한다. 여기서, 제 2 절연막(220)은 습식(wet) 식각 방법을 이용하는 것이 바람직하다. 이때, 습식(wet) 식각 방법은 식각 방향이 모두 일정하게 식각되는 등방성 식각 방법이다. 여기서, 습식(wet) 식각 방법을 이용함으로써 스토리지노드 콘택플러그(210)과 하부 전극과의 접촉되는 면적을 확장하는 것이 바람직하다.
도 2i를 참조하면, 제 2, 제 1 하부 전극 홀(300, 290), 제 2 희생 절연막(280), NFC용 지지막(270) 및 제 1 희생 절연막(260) 상부에 도전물질(310)을 증착한 후, 제 2 희생 절연막(280)이 노출될 때까지 도전물질(310)을 에치백(etchback)하여 하부 전극을 완성한다.
전술한 바와 같이, 본 발명은 하부 전극 콘택플러그 상부에 선택적 산화 공정을 이용하여 산화실리콘막을 형성하되, 이웃한 분리막(분리절연막)보다 더 두껍게 형성함으로써 후속 공정에서 하부 전극과 접촉되는 하부 전극 콘택플러그 면적을 확보하고, 하부 전극을 형성하기 위하여 절연막의 식각 공정 시 하부 전극 콘택 플러그가 노출될 때까지 건식 및 습식 식각 공정을 순차적으로 실시하여 이웃한 분리막의 너비를 증가시키는 공정을 수행하지 않아도 되는 장점을 가진다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (14)
- 반도체 기판상에 제 1 절연막을 형성하는 단계;
상기 제 1 절연막과 제 1 절연막 사이에 콘택플러그를 형성하는 단계;
상기 콘택플러그 및 상기 제 1 절연막 상부에 제 2 절연막을 형성하되, 상기 콘택플러그 상부에 형성된 제 2 절연막은 상기 제 1 절연막 상부에 형성된 제 2 절연막보다 두껍게 형성되는 단계;
상기 제 2 절연막을 포함한 전면에 희생절연막을 형성하는 단계;
상기 제 2 절연막이 노출될 때까지 상기 희생절연막을 식각하여 제 1 하부전극 홀을 형성하는 단계;
상기 제 2 절연막을 제거하여 제 2 하부전극 홀을 형성하는 단계; 및
상기 제 2 및 제 1 하부전극 홀에 도전물질을 매립한 후, 상기 도전물질을 에치백하여 하부전극을 형성하는 단계
를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 1에 있어서,
상기 콘택플러그를 형성하는 단계는
상기 반도체 기판이 노출될 때까지 상기 제 1 절연막을 식각하여 콘택홀을 형성하는 단계; 및
상기 콘택홀에 도전물질을 매립하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 1에 있어서,
상기 콘택플러그는 도핑된 폴리실리콘을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 1에 있어서,
상기 제 2 절연막은 선택적 산화(Oxidation) 공정을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 1에 있어서,
상기 제 2 절연막은 실리콘산화막(SiO2)를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 1에 있어서,
상기 제 2 절연막을 형성한 후,
상기 제 2 절연막 상부에 제 3 절연막을 형성하는 단계; 및
상기 제 1 절연막이 노출될 때까지 상기 제 3 절연막을 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 6에 있어서,
상기 제 3 절연막을 식각하는 단계 후,
상기 제 2 절연막 및 상기 제 1 절연막 상부에 식각정지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 6에 있어서,
상기 제 3 절연막을 식각하는 단계는 건식(dry) 식각 방법을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 7에 있어서,
상기 식각정지막을 형성하는 단계 후, 상기 식각정지막을 평탄화 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 1에 있어서,
상기 희생절연막은 PSG(Phosposilicate glass)막 및 TEOS(Tetraethly Orthosilicate)막의 적층 구조로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 1에 있어서,
상기 희생절연막을 형성하는 단계 후, NFC용 지지막 및 다른 희생절연막을 순차적으로 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 1에 있어서,
상기 희생절연막을 식각하여 제 1 하부전극 홀을 형성하는 단계는 건식(dry) 식각 방법을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 1에 있어서,
상기 제 2 절연막을 제거하여 제 2 하부전극 홀을 형성하는 단계는 습식(wet) 식각 방법을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법. - 청구항 1에 있어서,
상기 도전물질은 티타늄(Ti) 및 티타늄질화막(TiN)이 적층되어 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110016039A KR101110388B1 (ko) | 2011-02-23 | 2011-02-23 | 반도체 소자 및 그 제조 방법 |
| US13/347,623 US20120214304A1 (en) | 2011-02-23 | 2012-01-10 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110016039A KR101110388B1 (ko) | 2011-02-23 | 2011-02-23 | 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101110388B1 true KR101110388B1 (ko) | 2012-02-24 |
Family
ID=45840005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110016039A KR101110388B1 (ko) | 2011-02-23 | 2011-02-23 | 반도체 소자 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120214304A1 (ko) |
| KR (1) | KR101110388B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102295481B1 (ko) * | 2015-07-14 | 2021-09-01 | 삼성전자주식회사 | 반도체 소자 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080014201A (ko) * | 2006-08-10 | 2008-02-14 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR20090014758A (ko) * | 2007-08-07 | 2009-02-11 | 삼성전자주식회사 | 반도체 소자의 형성 방법 |
| KR20100002674A (ko) * | 2008-06-30 | 2010-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665838B1 (ko) * | 2004-12-01 | 2007-01-09 | 삼성전자주식회사 | 커패시터의 스토리지 전극과 그의 제조방법 |
| KR101238673B1 (ko) * | 2009-05-27 | 2013-03-04 | 주식회사 엘지화학 | 보관 안정성, 패턴 강인성 및 압축 복원률이 우수한 컬럼스페이서용 감광성 수지 조성물 |
| KR20110012348A (ko) * | 2009-07-30 | 2011-02-09 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR101077411B1 (ko) * | 2010-12-14 | 2011-10-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
-
2011
- 2011-02-23 KR KR1020110016039A patent/KR101110388B1/ko not_active IP Right Cessation
-
2012
- 2012-01-10 US US13/347,623 patent/US20120214304A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080014201A (ko) * | 2006-08-10 | 2008-02-14 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR20090014758A (ko) * | 2007-08-07 | 2009-02-11 | 삼성전자주식회사 | 반도체 소자의 형성 방법 |
| KR20100002674A (ko) * | 2008-06-30 | 2010-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120214304A1 (en) | 2012-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102646638B (zh) | 包括电容器和金属接触的半导体装置及其制造方法 | |
| KR101095823B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI396260B (zh) | 半導體記憶體之電容下電極製造方法 | |
| KR101357303B1 (ko) | 반도체 소자 및 그 반도체 소자 제조방법 | |
| KR20140074655A (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| TWI389260B (zh) | 半導體記憶體之電容下電極的製備方法 | |
| KR101077411B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2010199136A (ja) | キャパシタの製造方法 | |
| JP2010153509A (ja) | 半導体装置およびその製造方法 | |
| JP2014022457A (ja) | 半導体装置及びその製造方法 | |
| KR101110388B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20140055366A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20100047609A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR101068394B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20140028946A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20120007710A (ko) | 반도체 소자의 제조 방법 | |
| KR101076811B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20130023770A (ko) | 캐패시터 제조방법 | |
| KR101211686B1 (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| KR100909780B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100929293B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20120007711A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100913016B1 (ko) | 반도체 소자의 캐패시터 및 이의 형성 방법 | |
| KR100913015B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100878495B1 (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |