TWI654781B - 壓電式層裝置的製造方法以及相關的壓電式層裝置 - Google Patents

壓電式層裝置的製造方法以及相關的壓電式層裝置

Info

Publication number
TWI654781B
TWI654781B TW104124355A TW104124355A TWI654781B TW I654781 B TWI654781 B TW I654781B TW 104124355 A TW104124355 A TW 104124355A TW 104124355 A TW104124355 A TW 104124355A TW I654781 B TWI654781 B TW I654781B
Authority
TW
Taiwan
Prior art keywords
layer
piezoelectric
electrode layer
insulating layer
insulating
Prior art date
Application number
TW104124355A
Other languages
English (en)
Other versions
TW201607090A (zh
Inventor
湯瑪士 邁爾
尤根 布茲
海涅 史托布
尤亨 托瑪許扣
克里斯多夫 辛樂
Original Assignee
德商羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商羅伯特博斯奇股份有限公司 filed Critical 德商羅伯特博斯奇股份有限公司
Publication of TW201607090A publication Critical patent/TW201607090A/zh
Application granted granted Critical
Publication of TWI654781B publication Critical patent/TWI654781B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/081—Shaping or machining of piezoelectric or electrostrictive bodies by coating or depositing using masks, e.g. lift-off
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/1051—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302—Sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead based oxides
    • H10N30/8554—Lead zirconium titanate based
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H10N30/883—Further insulation means against electrical, physical or chemical damage, e.g. protective coatings

Abstract

一種壓電式層裝置的製造方法以及一種相關的壓電式層裝置。該製造方法包括以下步驟：在基板(1)上沈積第一電極層(2)；在該第一電極層(2)上沈積第一絕緣層(3)；在該第一絕緣層(3)中構成通孔(10)，以便在該通孔(10)內將該第一電極層(2)曝露出來；在該第一絕緣層(3)及該位於通孔(10)內之第一電極層(2)上沈積壓電層(4)；對所產生之構造進行再拋光，從而構成平坦的表面(OF)，在該表面上將被該第一絕緣層(3)包圍的壓電式層區域(4a)曝露出來；以及，在該第一絕緣層(3)上沈積一與該壓電式層區域(1)發生接觸的第二電極層(5)，並對其進行構造化。

Description

壓電式層裝置的製造方法以及相關的壓電式層裝置
本發明係有關於一種壓電式層裝置的製造方法以及一種相關的壓電式層裝置。
壓電式材料，特別是PZT(鋯鈦酸鉛)，被應用在非依電性電子存儲裝置(Fe-RAM)中，以及被用作微機械中的致動器材料及感測器材料。
本文係藉由PZT對本發明及其課題進行說明，但本發明並非僅限於此種材料。
圖5為US 7,164,179 B2公開過的一種示範性的壓電式PZT層裝置的橫截面圖。
在圖5中，元件符號1表示半導體基板，例如矽半導體基板。在半導體基板1之頂面OS上鍍覆有用元件符號2表示的層疊堆，其由黏接層/障壁層2a、下電極層2b及可選的晶種層2c構成。將此層疊堆2及位於其上的、包含上電極5的PZT層40整面地沈積在半導體基板1上，並透過 光微影及隨後的蝕刻過程對其進行構造化。
層疊堆2之高度h1通常為50至500nm(奈米)，PZT層40之高度h2通常為1至5μm(微米)，以及，上電極5之高度h3通常為50至400nm(奈米)。
在將PZT薄層疊堆應用在機械致動系統的領域中時，能夠增大低工作電壓下的機械偏移。在用作感測器材料時，能夠提昇機械變形偵測的靈敏度。
在用作致動器材料時，電極及其他輔助層所需的層高h1、h2及h3導致>1μm的表面形貌，故不利於整合至先進的、以平坦表面為基礎的CMOS過程。此外，此種表面形貌會增大PZT薄層疊堆的製造難度。
本發明提供一種如申請專利範圍第1項的壓電式層裝置的製造方法，以及一種相關的如申請專利範圍第13項的壓電式層裝置。
較佳改進方案參閱附屬項。
本發明所基於的理念為：以與CMP步驟(化學機械拋光，亦稱作鑲嵌過程)相結合的方式，透過經構造化的絕緣材料(例如氧化物)來製造壓電式層裝置。如此便能產生無表面形貌的表面，以便藉由先進的ASIC過程進行進一步處理，進而將ASIC材料、致動器材料或感測器材料單塊式整合在一個晶片中。
根據一種較佳實施方式，在沈積壓電層前對該第一電極層進行構造化。在沈積壓電層前實施構造化操作的優點在於，例如可透過下電極層來實現配線面。
根據另一較佳實施方式，在構成該通孔前在該第一絕緣層上沈積一起始層，或者在構成該通孔後沈積一起始層，其將該絕緣層之頂面遮蓋，或者將該絕緣層之頂面及該通孔之側壁遮蓋，其中將該壓電層沈積在該起始層及位於該通孔內之第一電極層上。如此便能以無結晶缺陷的方式構成該壓電層。
根據另一較佳實施方式，在該起始層上停止再拋光。如此便能實現精確的拋光停止。
根據另一較佳實施方式，在該再拋光操作後，將位於該第一絕緣層上之起始層及第二電極層一起構造化。
根據另一較佳實施方式，在該再拋光操作後，將該起始層移除，並對該壓電式層區域進行薄化。如此便能避免該壓電式層區域之上部中可能出現的結晶缺陷。
根據另一較佳實施方式，在該第一絕緣層及第一電極層上沈積第二絕緣層。可將此第二絕緣層用作防護層，或用作另一鑲嵌步驟的基礎。
根據另一較佳實施方式，在該第一及第二絕緣層中構成與該第一電極層連通的第一接觸孔，以及，在該第二絕緣層中構成與該第二電極層連通的第二接觸孔。如此便能自頂面平行地對該等電極層進行接觸。
根據另一較佳實施方式，在打開該等接觸孔前，在該第二絕緣層中構成另一通孔，以便在該另一通孔內將該第二電極層曝露出來；在該第二絕緣層及位於該另一通孔內之第二電極層上沈積另一壓電層；對所產生之構造進行再拋光，從而構成另一平坦表面，在該表面上將另一被該 第二絕緣層包圍的壓電式層區域曝露出來；以及，沈積一與該另一壓電式層區域發生接觸的第三電極層，並對其進行構造化。如此便能透過相似的處理步驟連續地製造疊堆。
根據另一較佳實施方式，在該第二絕緣層及該第三電極層上沈積第三絕緣層。可將此第三絕緣層用作防護層，或用作另一鑲嵌步驟的基礎。
根據另一較佳實施方式，在該第三電極層上構成至少另一被該第三絕緣層包圍的壓電式層區域。
根據另一較佳實施方式，將該第一電極層及/或第二電極層及/或第三電極層構建為層疊堆。如此便能增大附著力。
1‧‧‧基板
2‧‧‧下電極層
2a‧‧‧起始層
3‧‧‧絕緣層
4‧‧‧壓電層
4'‧‧‧壓電層
4a‧‧‧壓電式層區域
4b‧‧‧壓電式層區域
4c‧‧‧壓電式層區域
5‧‧‧上電極層
5'‧‧‧上電極層
5"‧‧‧上電極層
6‧‧‧絕緣層
7‧‧‧絕緣層
8‧‧‧絕緣層
10‧‧‧通孔
10'‧‧‧通孔
OF‧‧‧表面
OF'‧‧‧表面
V1‧‧‧接觸孔
V2‧‧‧接觸孔
V3‧‧‧接觸孔
V4‧‧‧接觸孔
圖1a)-f)為本發明之第一實施方式中的，壓電式層裝置之製造方法的處理階段的橫截面圖；圖2a)-d)為本發明之第二實施方式中的，壓電式層裝置之製造方法的處理階段的橫截面圖；圖3為本發明之第三實施方式中的，壓電式層裝置之製造方法的處理階段的橫截面圖；圖4a)及4b)為本發明之第四實施方式中的，壓電式層裝置之製造方法的處理階段的橫截面圖；及圖5為US 7,164,179 B2公開過的一種示範性的壓電式PZT層裝置的橫截面圖。
下面參照附圖結合實施例對本發明作詳細說明。
在附圖中，相同或功能相同的元件用相同的元件符號表示。
圖1a)-f)為本發明之第一實施方式中的，壓電式層裝置之製造方法的處理階段的橫截面圖。
在圖1a)中，元件符號1表示矽晶圓基板，在第一處理步驟中將PZT層所需的黏接層/障壁層及晶種層鍍覆在該矽晶圓基板上。此等層通常依次由用作絕緣體的二氧化矽、鈦-氧化鈦黏接層(或作為替代的鉭或五氧化二鉭)、同時用作下電極及晶種層的鉑層構成。為清楚起見，下文將此等層統稱為下電極層，並用元件符號2表示。
可將下電極層2作為層疊堆整面地沈積，以及，或在處理過程開始時，或在稍後透過適宜的蝕刻工藝對該下電極層進行構造化。
在沈積PZT層前實施構造化操作的優點在於，例如可透過下電極層2中的鉑來實現配線面，以便隨後與壓電致動器進行電接觸。例如可藉由離子束蝕刻對鉑進行構造化。
將例如由二氧化矽構成之絕緣層3沈積在下電極層2上。若絕緣層3之表面僅因為下方之經構造化的層便具有超出100nm的表面形貌，則需要藉由中間插入的化學機械拋光步驟(CMP)來將此表面形貌移除。但此中間步驟為可選步驟。剩餘之絕緣層3的厚度決定了該壓電式層區域隨後的層高度，故必須相應地對該厚度進行調節。典型的層厚為500nm至5μm。
隨後如圖1a)所示，透過光微影及蝕刻法對絕緣層3進行 構造化。藉此產生通孔10，在該通孔中，絕緣層3被完全移除，且下電極層2曝露出來。
在下一處理步驟中，如圖1b)所示整面地沈積一壓電層4(在此為PZT層)。為此，可藉由脈衝式雷射束蒸發(PLD)、交變場濺鍍(RF-PVD)、有機金屬氣相磊晶(MOCVD)或溶膠-凝膠法(CSD)來實施該操作。其中，所沈積的壓電層4的層厚需大於先前沈積的絕緣層3的層厚。
在絕緣層3上的、其中壓電層4以下方無晶種層(在此為鉑)的方式生長的區域內，晶體構造中可能會出現缺陷，如圖1b)藉由細微裂紋C所示。但在隨後的處理步驟中會將此等裂紋C重新移除。通孔10之邊緣上可能出現的(未繪示的)微裂紋亦無關緊要。
隨後如圖1c)所示，對壓電層4進行構造化，具體方式為，藉由化學機械拋光將位於通孔10外的壓電式材料自絕緣層3移除。針對該壓電式材料與絕緣層3之材料，在此選擇的CMP懸浮液較佳具備儘可能高的選別能力。如圖1c)所示，在此構造化過程後，產生無表面形貌的平坦表面OF，被絕緣層3包圍的壓電式PZT層區域4a在該表面上曝露出來。
如圖1d)所示，在另一處理步驟中對上電極層5進行沈積及構造化，該上電極層較佳亦由鉑構成。
如圖1e)所示，隨後還在所產生之構造上沈積第二絕緣層6，其亦由二氧化矽構成，或者由氮化矽構成。可將氧化鋁或氮化鋁用作替代性的鈍化物。
最後如圖1f)所示，在絕緣層3、6中進行蝕刻，直至到達 下電極層2及上電極層5，從而蝕刻出接觸孔V1、V2。
圖2a)-d)為本發明之第二實施方式中的，壓電式層裝置之製造方法的處理階段的橫截面圖。
在該第二實施方式中，如圖2a)所示，在未經構造化之第一絕緣層3上沈積一障壁層/晶種層-電極疊堆，以作為用於PZT生長的起始層2a。如此便能如圖2b)所示，在構成供該壓電層生長的通孔10後，在絕緣層3上實現與通孔10內相同的條件。
隨後如圖2c)所示，將壓電層4沈積在圖2b)所示之構造上，並對該壓電層進行平坦化，直至到達起始層2a之頂面，故在此亦能構成無表面形貌的平坦表面OF。
在起始層2a之最上面的層為鉑層的情況下，選擇一CMP懸浮液，其能針對鉑最大程度地實現對壓電式材料的選別。
在該平坦化操作後，如圖2d)所示將上電極層5沈積在所產生之構造上，並透過光微影及蝕刻步驟對該上電極層及起始層2a進行構造化。
同第一實施方式一樣，在該第二實施方式中，亦可在達到圖2d)所示狀態後沈積第2絕緣層6並對其進行構造化，從而構成若干接觸孔。
圖3為本發明之第三實施方式中的，壓電式層裝置之製造方法的處理階段的橫截面圖。
在圖3所示第三實施方式中，以圖2c)所示處理狀態為出發點，整面地對起始層2a進行蝕刻，且其中亦對壓電式層區域4a之上界面進行薄化。在CMP拋光步驟在壓電式層區域4a內產生受損區域的情況下， 較佳採用此過程，因為此種受損區域可能會對壓電特性造成負面影響，從而產生非期望的效應。較佳採用離子束蝕刻法或另一電漿蝕刻法來進行蝕刻，其中需要對不同材料的蝕刻率進行適宜的調節。
該第三實施方式之其餘處理步驟與前文結合第一及第二實施方式描述的處理步驟相同。
圖4a)及4b)為本發明之第四實施方式中的，壓電式層裝置之製造方法的處理階段的橫截面圖。
在該第四實施方式中，透過前文結合第一至第三實施方式描述的處理步驟製造無表面形貌的壓電式疊堆。此等疊堆已被應用在具厘米級尺寸的散裝PZT材料中。該疊堆之優點在於將多個壓電層並聯，就致動器而言，該等壓電層能夠在同等的電壓下實現更大程度的變形。在將該疊堆用作感測器材料時，在機械變形中能夠實現更高程度的負荷轉移，從而提高感測器的解析度。
在製造此種疊堆時，以圖1e)所示處理狀態為出發點，在第二絕緣層6中蝕刻出另一通孔10'，使得上電極層5在通孔10'內曝露出來，以及，在隨後沈積另一壓電層4'時，將上方的鉑用作晶種層。
在沈積另一壓電層4'(在此亦為PZT層)後，以前文述及之方式對壓電層4'進行化學機械拋光，其中將第二絕緣層6之頂面曝露出來，使得該另一壓電式層區域4b位於通孔10'內，並與該第二絕緣層一同構成另一無表面形貌的平坦表面OF'。
隨後如圖4b)所示，在第二壓電式層區域4b上構成另一上電極層5'，在再度沈積一壓電層並對其進行構造化，以便構成嵌入第三絕緣 層7之第三壓電式區域4c的情況下，該另一上電極用作起始層。
在隨後構成另一上電極層5"後，沈積第四絕緣層8，在該第四絕緣層中蝕刻出接觸孔V1、V2、V3、V4，以便與電極層2、5、5'及5"進行電接觸(例如藉由插入導電的金屬製接觸插頭來實現)。
就將壓電式層區域與位於該等區域之間的電極層(用作起始層)交替層疊的處理步驟序列而言，可任意多次地重複該處理步驟序列，直至沈積所期望數目的壓電層，從而實現所期望的疊堆高度。
儘管上文結合若干較佳實施例對本發明進行了完整說明，但本發明不僅侷限於此，而是可以各種方式進行更改。
特定言之，上述壓電式層材料、絕緣材料及電極材料僅用作示範，可視具體應用來選擇此等材料。

Claims (14)

  1. 一種壓電式層裝置的製造方法，包括以下步驟：在基板(1)上沈積第一電極層(2)；在該第一電極層(2)上沈積第一絕緣層(3)；在該第一絕緣層(3)中構成通孔(10)，以便在該通孔(10)內將該第一電極層(2)曝露出來；在該第一絕緣層(3)及該位於通孔(10)內之第一電極層(2)上沈積壓電層(4)；對所產生之構造進行再拋光，從而構成平坦的表面(OF)，在該表面上將被該第一絕緣層(3)包圍的壓電式層區域(4a)曝露出來；以及在該第一絕緣層(3)上沈積一與該壓電式層區域(1)發生接觸的第二電極層(5)，並對其進行構造化。
  2. 如申請專利範圍第1項之製造方法，其中在沈積壓電層(4)前對該第一電極層(2)進行構造化。
  3. 如申請專利範圍第1或2項之製造方法，其中在構成該通孔(10)前在該第一絕緣層(3)上沈積一起始層(2a)，或者在構成該通孔(10)後沈積一起始層(2a)，該起始層將該絕緣層之頂面遮蓋，或者將該絕緣層(3)之頂面及該通孔(10)之側壁遮蓋，其中將該壓電層(4)沈積在該起始層(2a)及該位於通孔(10)內之第一電極層(20)上。
  4. 如申請專利範圍第3項之製造方法，其中在該起始層(2a)上停止再拋光。
  5. 如申請專利範圍第4項之製造方法，其中在該再拋光操作後，將該位 於第一絕緣層(3)上之起始層(2a)與該第二電極層(5)一起構造化。
  6. 如申請專利範圍第4項之製造方法，其中在該再拋光操作後，將該起始層(2a)移除，並對該壓電式層區域(4a)進行薄化。
  7. 如申請專利範圍第1或2項之製造方法，其中在該第一絕緣層(3)及該第一電極層(2)上沈積第二絕緣層(6)。
  8. 如申請專利範圍第7項之製造方法，其中在該第一及第二絕緣層(3，6)中構成與該第一電極層(2)連通的第一接觸孔(V1)，以及，在該第二絕緣層(6)中構成與該第二電極層(5)連通的第二接觸孔(V2)。
  9. 如申請專利範圍第7項之製造方法，其中在該第二絕緣層(6)中構成另一通孔(10')，以便在該另一通孔(10)內將該第二電極層(5)曝露出來；在該第二絕緣層(6)及該位於另一通孔(10')內之第二電極層(5)上構成另一壓電層(4')；對所產生之構造進行再拋光，從而構成另一平坦的表面(OF')，在該表面上將另一被該第二絕緣層(6)包圍的壓電式層區域(4b)曝露出來；以及，沈積一與該另一壓電式層區域(4b)發生接觸的第三電極層(5')並對其進行構造化。
  10. 如申請專利範圍第9項之製造方法，其中在該第二絕緣層(6)及該第三電極層(5')上沈積第三絕緣層(7)。
  11. 如申請專利範圍第10項之製造方法，其中在該第三電極層(5')上構成至少另一被該第三絕緣層(7)包圍的壓電式層區域(4c)。
  12. 如申請專利範圍第1或2項之製造方法，其中將該第一電極層(2)及/或第二電極層(5)及/或第三電極層(5')及/或後續之電極層構建為層疊堆。
  13. 一種壓電式層裝置，包含基板(1)；佈置在該基板(1)上的第一電極層(2)；佈置在該第一電極層(2)上的第一絕緣層(3)；位於該第一絕緣層(3)中的通孔(10)；位於該通孔(10)內之第一電極層(2)上，並被該第一絕緣層(3)包圍的壓電式層區域(4a)；以及位於該第一絕緣層(3)上，並與該壓電式層區域(4a)發生接觸的第二電極層(5)，其特徵在：位於該第二電極層、第一絕緣層(3)及第一電極層(2)上之第二絕緣層(6)具有另一通孔(10')，在位於該另一通孔(10')內之第二電極層(5)上設有另一被該第二絕緣層(6)包圍的壓電式層區域(4b)；在該第二絕緣層(6)上設有與該另一壓電式層區域(4b)發生接觸的第三電極層(5')。
  14. 如申請專利範圍第13項之壓電式層裝置，其中在該第三電極層(5')上設有至少另一被該第三絕緣層(7)包圍的壓電式層區域(4c)。
TW104124355A 2014-07-30 2015-07-28 壓電式層裝置的製造方法以及相關的壓電式層裝置 TWI654781B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??102014215009.4 2014-07-30
DE102014215009.4A DE102014215009B4 (de) 2014-07-30 2014-07-30 Herstellungsverfahren für eine piezoelektrische Schichtanordnung und entsprechende piezoelektrische Schichtanordnung

Publications (2)

Publication Number Publication Date
TW201607090A TW201607090A (zh) 2016-02-16
TWI654781B true TWI654781B (zh) 2019-03-21

Family

ID=55079482

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104124355A TWI654781B (zh) 2014-07-30 2015-07-28 壓電式層裝置的製造方法以及相關的壓電式層裝置

Country Status (5)

Country Link
US (1) US9461234B2 (zh)
KR (1) KR20160015178A (zh)
CN (1) CN105321953B (zh)
DE (1) DE102014215009B4 (zh)
TW (1) TWI654781B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722169B1 (en) * 2015-11-05 2017-08-01 Sae Magnetics (H.K.) Ltd. Thin-film piezoelectric material element, head gimbal assembly and hard disk drive
WO2018135178A1 (ja) * 2017-01-19 2018-07-26 株式会社村田製作所 圧電素子、及び圧電素子を用いた共振子
US11610427B2 (en) * 2017-09-22 2023-03-21 Fingerprint Cards Anacatum Ip Ab Ultrasonic transducer device, acoustic biometric imaging system and manufacturing method
US20200279089A1 (en) * 2017-09-22 2020-09-03 Fingerprint Cards Ab Ultrasonic transducer device, acoustic biometric imaging system and manufacturing method
CN107889142B (zh) * 2017-11-30 2021-05-11 Oppo广东移动通信有限公司 Lte网络接入结果的检测方法及装置、计算机存储介质
GB201902452D0 (en) 2019-02-22 2019-04-10 Pyreos Ltd Microsystem and method for making the microsystem

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6158847A (en) 1995-07-14 2000-12-12 Seiko Epson Corporation Laminated ink-jet recording head, a process for production thereof and a printer equipped with the recording head

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385698C (zh) * 2002-06-24 2008-04-30 精工爱普生株式会社 压电元件及液体喷头
WO2004015370A1 (ja) 2002-08-07 2004-02-19 Matsushita Electric Industrial Co., Ltd. 角速度センサ
JP4977946B2 (ja) * 2004-06-29 2012-07-18 富士ゼロックス株式会社 インクジェット記録ヘッドの製造方法
JP2009130151A (ja) * 2007-11-26 2009-06-11 Nec Tokin Corp 積層型圧電アクチュエータ
US8053951B2 (en) 2008-11-04 2011-11-08 Fujifilm Corporation Thin film piezoelectric actuators

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6158847A (en) 1995-07-14 2000-12-12 Seiko Epson Corporation Laminated ink-jet recording head, a process for production thereof and a printer equipped with the recording head

Also Published As

Publication number Publication date
KR20160015178A (ko) 2016-02-12
US20160035959A1 (en) 2016-02-04
CN105321953B (zh) 2020-09-29
CN105321953A (zh) 2016-02-10
DE102014215009B4 (de) 2022-03-17
DE102014215009A1 (de) 2016-02-04
TW201607090A (zh) 2016-02-16
US9461234B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
TWI654781B (zh) 壓電式層裝置的製造方法以及相關的壓電式層裝置
TWI664755B (zh) 使用熔合結合工序在ｃｍｏｓ基板上整合ａｉｎ超音波傳感器
US7402907B2 (en) Semiconductor device and manufacturing method thereof
US7560854B2 (en) Piezoelectric element and its manufacturing method
TWI690024B (zh) 半導體裝置及其製造方法
US11504958B2 (en) Method for transferring at least one layer of material from a first substrate to a second substrate
US9620581B2 (en) Multilayer electrical device
JP6190387B2 (ja) 容量型微細加工トランスデューサ及びその製造方法
US8518733B2 (en) Method of manufacturing an electromechanical transducer
JP2016058442A (ja) 薄膜キャパシタ
KR101813374B1 (ko) 박막 커패시터 및 그 제조방법
KR100957763B1 (ko) 박막형 다층 세라믹 커패시터 및 그 제조 방법
CN104022073B (zh) 微电子器件的制造方法
TW202118098A (zh) 壓電器件及其形成方法
US11903182B2 (en) Capacitor and manufacturing method therefor
CN107799388B (zh) 半导体装置及其制造方法
KR100408410B1 (ko) 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법
CN111033780B (zh) 电容器及其制作方法
JP5016210B2 (ja) 圧電薄膜積層トランス及びその製造方法
US8853821B2 (en) Vertical capacitors and methods of forming the same
KR20180023657A (ko) 박막 커패시터 및 그 제조방법
JP2002299572A (ja) 半導体装置およびその製造方法
CN110998856A (zh) 电容器及其制作方法
KR20230130295A (ko) 마이크로머신된 초음파 변환자 및 그 제조 방법
CN112201643A (zh) 一种半导体器件及形成方法