KR100204691B1 - 자체-정렬된 접촉부 구조 제조 공정 - Google Patents

자체-정렬된 접촉부 구조 제조 공정 Download PDF

Info

Publication number
KR100204691B1
KR100204691B1 KR1019910013627A KR910013627A KR100204691B1 KR 100204691 B1 KR100204691 B1 KR 100204691B1 KR 1019910013627 A KR1019910013627 A KR 1019910013627A KR 910013627 A KR910013627 A KR 910013627A KR 100204691 B1 KR100204691 B1 KR 100204691B1
Authority
KR
South Korea
Prior art keywords
insulating layer
sacrificial plug
layer
expose
substrate
Prior art date
Application number
KR1019910013627A
Other languages
English (en)
Inventor
마이클피.우
씨.멜리 토마스
웨인제이.레이
엠.폴슨 웨인
제이.쿠퍼 켄트
Original Assignee
모토로라 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인크 filed Critical 모토로라 인크
Application granted granted Critical
Publication of KR100204691B1 publication Critical patent/KR100204691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/161—Tapered edges

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

자체-정렬된 접촉부는 다중-층 반도체 디바이스상에서 형성된다. 한 형태에 있어서, 전도 부재는 기판물질 위에서 형성되며, 제1절연층은 기판물질과 전도 부재 위에서 침전된다. 물질막은 제1절연층상에서 침전되고, 접촉부가 만들어지는 영역에서 희생 플러그를 형성하도록 패턴화한다. 제2절연층은 디바이스상에서 침전되고 상기 디바이스는 실질적으로 평면화된다. 제2절연층은 희생 플러그를 노출시키도록 역으로 에칭된다. 제1 및 2절연층이 변경되지 않도록 상기 희생 플러그는 디바이스를 선택적으로 에칭함으로써 제거된다. 디바이스의 비등방성 에칭은 접촉부가 만들어지는 기판물질의 영역을 노출시키도록 동시에 전도 부재의 모서리를 따라 측면벽부 스페이서를 형성하도록 수행된다. 전도층은 디바이스상에서 침전되어 자체-정렬된 접촉부를 형성한다.

Description

자체-정렬된 접촉부 구조 제조 공정
제1a도 내지 제1g도는 자체-정렬된 접촉부 구조가 본 발명에 따라 형성되는 반도체 디바이스 제조 공정의 단면도.
제2a도 내지 제2g도는 본 발명의 다른 실시예를 도시하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 디바이스 13 : 산화물층
14 : 전도 부재 15 : 절연층
본 발명은 일반적으로 반도체 제조 공정에 관한 것으로, 특히 다중-층 반도체 디바이스에서 접촉부를 형성하는 공정에 관한 것이다.
반도체 생산 제조자는 디바이스의 크기를 최초로 유지하면서 반도체 디바이스의 파워 및 수행성을 끊임없이 개선시켜 왔다. 소형의 디바이스를 제조하는 공통적인 방법은 치수를 단순히 축소시키는 것이다. 반도체 디바이스의 크기를 최소로 유지하도록 실행되는 또다른 방법은 다중 전도층을 갖는 디바이스를 설계 및 제조함으로써 달성된다. 이것은 이중-레벨 및 삼-레벨 폴리실리콘 및 금속화 공정에서 명백하게 나타난다.
제조시의 어려움은 합성 공정에 있다. 예를 들면, 소형의 형태에서 사진 석판술 동작내의 정렬 공차는 감소된다. 다중-층 디바이스 제조시 또다른 어려움은 여러층의 평면화에 있다.
반도체 디바이스 제조시 공통적인 또다른 문제점은 언더라이닝 전도 부재로부터 자체-정렬된 접촉부의 전기 절연을 보장하는 것이다. 디바이스의 절연층을 에칭하는 동안, 측면벽부 스페이서는 전기 절연을 제공하도록 전도 부재를 따라 형성된다. 그러나 접촉부가 형성되는 영역으로부터 절연 물질을 완전히 에칭하기 위하여, 측면벽부 스페이서의 보전은 에칭 공정동안 유지하기가 일반적으로 어렵다. 또한 측면벽부 스페이서는 연속적인 클리닝 단계 동안 침입받는다. 적절한 절연이 없으면, 전도 부재는 다른 전도 부재, 예를 들면 접촉부에 대해 전기적으로 단락되어 디바이스의 손상을 야기시킨다.
상기 언급된 문제점은, 선택 평면화 및 희생(sacrificial) 플러그를 사용하는 다중-층 반도체 디바이스의 자체-정렬된 접촉부를 형성하는 본 발명의 공정에 따라 극복된다. 본 발명의 한 형태에서 기판 물질 위에 놓이는 제1절연층이 제공된다. 물질막은 제1절연층 위에서 침전되며 물질막은 제1절연층에 대해 선택적으로 에칭되는 능력을 가진다. 물질막은 제1절연층의 영역을 노출시키도록 선택적으로 에칭되며 제2절연층은 제1절연층 및 물질막의 노출된 영역위에서 침전된다. 제2절연층은 물질막을 노출시키도록 에칭된다. 물질막은 실질적으로 변경되지 않은 제1 및 제2절연층을 유지하면서 제1절연층의 영역을 노출시키도록 선택적으로 에칭된다. 기판 물질의 선택된 영역은 제1절연층의 노출된 영역을 비등방성으로 에칭함으로서 노출된다. 전도층은 침전되고 패턴화되여, 기판 물질의 노출된 영역으로 접촉부를 형성한다.
다중-층 반도체 디바이스의 중간 층을 평면화시키며 언더라이닝 전도 부재의 전기 절연을 보장하면서 서브-미크론 영역에서 접촉부를 형성하는데 관련된 공지된 문제점은 본 발명에 의해 해결된다.
제1a도 내지 1g도는 상기 언급된 문제점이 해결되는 본 발명의 한 형태를 도시한다. 제1a도에서 반도체 디바이스(10)는 기판 물질(12)위에 놓이는 이격된 전도 부재(14)를 포함한다. 종종 게이트 산화물로 언급되는 산화물 층(13)은 분리되여 전도 부재(14)와 기판 물질(12) 사이에서 전기 절연을 제공한다. 일반적으로 전도 부재(14)는 폴리실리콘, 알루미늄, 알루미늄 합금, 텅스텐, 또는 다른 전도 물질중 하나를 구비하는 물질이다. 전도 부재(14) 사이의 거리는 서브 미크론에서 2미크론 범위로 추정되며 상기 범위를 연장할 수도 있다. 기판물질(12)은 일반적으로 실리콘으로 구성되나, 반도체 산업에서 사용되는 임의의III-V 합성물 같은 다른 물질일 수도 있다. 기판물질(12)은 반도체 디바이스의 벌크보다도 폴리실리콘 또는 금속층 같은 반도체 디바이스의 중간층 일 수도 있다. 절연층(15)은 추후 기술되는 여러 이유 때문에 전도 부재(14)상에서 패턴화되는 것은 공지되었다. 절연층(15)은 SiO2,Si3N4의 결합 또는 하나일 수도 있으며, 절연체로써 사용될 수도 있는 다른 물질일 수도 있다. 제1절연층(16)은 제1a도의 디바이스(10)상에서 침전된다. SiO2, PSG (인-규산염-유리) 또는 BPSG(붕소 도프된 인-규산염-유리)같은 절연물질은 제1절연층(16)에 적합한 물질에 공통적으로 사용된다.
제1b도는 희생 플러그가 접촉 개구를 한정하도록 형성되는 공정을 도시한다. 물질(18)막은 디바이스(10)상에서 침전된다. 물질(18)막은 제조 디바이스(10)에 사용되는 절연물질에 대해 선택적으로 에칭되도록 물질(18)막 합성이 선택된다. 예를 들면, 폴리실리콘 및 Si3N4는 대부분의 절연 산화물층에 선택적으로 에칭됨으로 물질(18)막에 적합하다. 텅스텐 또는 티타늄 질화물은 또한 물질(18)막에 사용될 수도 있다. 물질(18)막이 반도체 디바이스(10)의 다른 부분에서 실제 회로망에 포함된다면 물질(18)막의 두께는 다른 요구사항에 따른다. 물질(18)막 상에서, 포토레지스트 층은 침전되어 포토레지스트 마스크(20)를 형성하도록 패턴화된다. 접촉부가 형성되는 영역이 포토레지스트 마스크(20)로 한정되도록 포토레지스트 층은 패턴화된다.
물직(18)막의 비마스크된 부분은 디바이스(10)를 에칭하여 노출시킴으로써 제거되며, 제1c도에 도시된 바와같이 희생 플러그(22)를 형성한다. 희생 플러그(22)를 형성할 물질(18)막의 에칭은 물질(18)막의 물질 선택에 따라, 습식 또는 건식 에칭 화학 작용을 사용함으로써 달성될 수도 있다. 예를 들면, 질산 및 HF(불화수소)산의 습식 에칭화학 작용은 언더라이닝 산화물층을 손상시키는 것 없이 폴리실리콘막을 제거한다. 마찬가지로, 가열된 인산은 언더라이닝 산화물층의 보전을 유지하면서 Si3N4막을 제거하는데 사용된다. 염소를 기초로한 화학 작용을 사용하는 건식 에칭은 언더라이닝 제1절연층(16)을 침입하는 것 없이 희생 플러그(22)를 형성하는데 동일한 결과를 제공한다.
제1d도에 도시된 바와 같이, 제2절연층(24)은 디바이스(10)상에서 침전된다. 제2절연층(24)은 SiO2를 제한하지 않은 PSG 또는 BPSG를 포함하는 제1절연층(16)에 적합한 것과 같은 물질로 이루어진다. 이러한 절연물질의 가능한 침전 기술은 SiH4또는 TEOS(테트라-에틸-오써-실리게이트) 소스 가스 또는 SOG(스핀-온-글라스)를 사용하는 CVD(화학 증착법)이다. 침전할 때 제2절연층(24)은 곡선1-1에 의해 도시된 바와 같이 전체 디바이스(10)상에 놓이며 디바이스(10)를 평면화하는데 사용된다. 몇몇 형태에서, 제2절연층(24)의 상부 표면은 초기에 평면화될 수도 있다.
디바이스의 평면화는 여러 방법으로 달성될 수도 있다. 제2절연층(24)은 0.5 내지 1.5㎛ 정도의 두께로 침전되며 평면화된 층을 제공하도록 역으로 에칭된다. 다른 평면화기술은 곡선 1-1 으로 도시된 바와 같이 제2절연층(24)을 침전시키며 디바이스(10)를 가열하여 제2절연층을 형성한다. 제2절연층(24)으로 SOG를 사용한다면, 디바이스는 침전시 평면화된다. 일단 제2절연층(24)이 침전되고 디바이스(10)가 평면화되면, 디바이스는 제2절연층(24)의 상부를 일정하게 에칭하는 블랭킷 에칭에 종속된다. 상기 에칭은 제1d도에 도시된 바와 같이 희생 플러그(22)가 노출되는 시점에서 중지된다. 물질이 양호한 에칭 중지를 제공하도록 희생 플러그(22)의 물질이 선택될 수도 있다. 예를 들면, 폴리실리콘에 대한 산화물 에칭 선택성은 매우 높음으로 폴리실리콘 희생 플러그는 대부분의 절연 산화물층에 양호한 에칭 중지를 제공한다. 앤드포인트 검출 능력을 갖는 에칭 또는 시간 에칭은 희생 플러그(22)를 노출시키는데 적합하다.
노출된 희생 플러그(22)는 제1 및 제1절연층(16,24)에 선택된 물질에 선택적인 에칭을 사용하여 제1e도에 도시된 바와 같이 제거된다. 필요한 결과는 제1 및 제2절연층(16,24)을 실질적으로 변경시키는 것없이 희생 플러그(22)를 제거하는 것이다. 또다시, 희생 플러그가 폴리실리콘이라면 질산 및 HF(불화수소)산의 습식 에칭 작용은 산화물 영역의 임의의 둘레를 손상시키는 것없이 희생 플러그를 제거한다. 똑같이, 가열된 인산은 절연층(15)같은 산화물 영역의 보전을 유지하면서 Si3N4희생 플러그를 제거하는데 사용된다. 건식 에칭은 희생 플러그(22)를 제거하는데 사용될 수 있다. 제1e도는 희생 플러그(22) 제거시 디바이스(10)가 더 이상 평면화되지 않으며, 접촉부가 형성되는 희생 플러그 (22)에 의해 비게된 영역의 외부 지역만이 평면화되는 것을 도시한다. 그러므로, 이러한 평면화 기술은 "선택 평면" 으로 칭한다. 선택 평면은 현재의 평면화 기술을 향상시킨 것으로, 선택평면은 바이어스 또는 접촉부 개구를 형성하기 위하여 두꺼운 절연층을 통해 에칭할 필요성을 감소시킨다.
기판물질(12)에 전기 접촉부를 형성하기 위하여 제1절연층(16) 및 게이트 산화물층(13)부분은 제거되어야 한다. 제1f도에 도시된 바와같이, 디바이스(10)는 모든 측면에 기판물질을 유지함으로써 절연된 전도 부재(14)를 유지하면서 언더라이닝 기판물질(12)의 부분을 노출시키기 위하여 비등방성 에칭에 따른다. 제1절연층(16)의 비등방성 에칭은 전도 부재(14)의 내부 측면을 따라 제1절연층(16)으로부터 측면벽부 스페이서(26)를 형성한다. 절연층(15)은 전도 부재(14)의 상부 표면에서 절연을 제공한다. 전도 부재(14) 사이로부터 제1절연층(16)을 완전히 제거하기 위하여, 에칭은 상기 전도 부재(14)에 놓이는 제1절연층(16)의 노출된 부분을 또한 제거한다. 일반적으로, 이것은 전도 부재(14)를 노출시킨다. 그러나 전도 부재(14)의 상부에서 절연층(15)을 가짐으로써, 에칭부 절연이 유지된다. 비록 비등방성 에칭이 제2절연층(24)을 침입한다 할지라도, 디바이스(10)의 평면화가 유지된다.
자체-정렬된 접촉부는 전도층을 침전 및 패턴화시킴으로써 형성된다. 제1g도는 기판물질(12)에 전기 접촉부를 형성하는 자체-정렬된 접촉부(28)를 도시한다. 접촉부(28)를 형성하는데 사용되는 전도층은 전기 접촉부를 형성하기 위하여 폴리실리콘, 알루미늄, 알루미늄 합금, 또는 반도체 디바이스 제조에 사용되는 전도물질이다. 접촉부(28)는 자체 정렬된다. 왜냐하면, 언더라이닝 디바이스 구조(측면 벽부 스페이서(26))는 기판 물질(12)에서 접촉부가 기판 물질(12)에서 접촉부가 만들어지는 영역을 한정하기 때문이다. 자체-정렬된 접촉부의 장점은 종래의 접촉 구조에 따른 형성보다도 엘라이먼트 에러용 룸이 있는 것이다.
예를 들면, 접촉부(28)의 패턴이 제10도에 도시된 바와 같이 거리 "X"만큼 잘목 정렬된다면 기판 물질(12)에 대한 접촉부가 계속 형성된다.
본 발명의 다른 형태에서, 측면벽부 스페이서는 희생 플러그를 갖는 접촉부 개구를 한정하기 이전에 형성된다. 제2a도는 반도체 디바이스(30)를 도시한다. 이전의 형태에서, 반도체 디바이스(30)는 전도 부재(34)가 형성되는 위에서 기판 물질(32)을 가진다. 게이트 산화물층(33)은 기판물질(32)로부터 전도 부재(34)를 분리시킨다. 절연층(35)은 전도 부재(34)가 연속 공정동안 절연되도록 전도 부재(34)상에서 형성 된다. 다양한 물질은 기판물질(32), 전도 부재(34), 게이트 산화물층(33) 및 절연층(35)의 각각에 대해 선택될 수도 있다. 예를 들면 적합한 물질은 본 발명의 이전 형태에서 기술된다.
전도 부재(34)가 절연될때, 측면벽부 스페이서(37)는 전도 부재(34)의 측면을 따라 형성된다. 공정(예를 들면 이전에 기술된 실시예)에서 측면벽부 스페이서(37)가 상기 시점에서 포함될 필요가 없다면, 측면벽부 스페이서(37)를 포함하는 본 발명의 한 형태가 기술된다. 비등방성 에칭은 전도 부재(34)의 측면을 따라 측면벽부 스페이서(37)를 남기며, 디바이스상에서 수행된다.
측면벽부 스페이서(37)의 형성을 따라, 기판물질(32), 전도 부재(34), 절연층(35) 및 측면벽부(37)에 놓이며, 디바이스(30)상에 제1절연층(36)을 침전시키는 것은 필요하다. 추후 희생 플러그를 형성하는데 사용되는 물질막이 측면벽부 스페이서(37)에 선택적으로 에칭될 수 없을 경우만, 제1절연층(36)을 침전시키는 것이 필요하다. 예를 들면, 희생 플러그에 사용되는 물질막이 폴리실리콘이라면, 물질막은 질산-불화수소산 용해같은 임의의 에칭 화학 작용을 갖는 Si3N4측면벽부 스페이서에 선택적으로 에칭될 수 없다. 이러한 경우 제2a도에 도시된 바와 같이, 에칭-중지가 작용하도록 제1절연층(36)을 부가하는 것을 필요하다. 물질의 폴리실리콘 막은 산화물에 선택적으로 에칭될 수 있음으로, 산화물은 제1절연층(36)에 적합한 물질이다. 제1절연층(36)을 포함하는 것이 필요하지 않은 경우는 물질의 폴리실리콘 막이 질산/HF (750 : 1)산 용해로 에칭되는 경우이다. Si3N4측면벽부 스페이서가 물질의 폴리실리콘 막을 에칭하는 동안 침입받지 않도록 이러한 용해는 제어될 수 있다.
전도 부재(34)의 절연은 측면벽부 스페이서(37)에 의해 보장됨으로 제2a도의 제1절연층(36)은 이전의 실시예보다 더 얇게 침전될 수도 있다. 이전의 실시예에서, 제1절연층은 측면벽부 스페이서를 형성하도록 나중에 에칭되며, 반면에 현재 기술된 형태에서 측면벽부는 이미 존재하고 있다. 제1절연층이 디바이스(30)에 포함되면, 제1절연층의 두께는 본 발명의 상기 형태에서 양호하다.
나머지 공정 단계는 본 발명의 제1실시예에서 기술된것과 유사하다. 제2b도에 도시된 바와 같이, 물질(38)막은 디바이스(30)상에서 침전된다. 또다시, 물질(38)막은 폴리실리콘, Si3N4또는 텅스텐 같은 다양한 물질 중 임의의 하나를 포함할 수도 있다. 그러나, 물질(38)막은 언더라이닝층(예를 들면, 제1절연층(36) 또는 측면벽부 스페이서(37)에 선택적으로 에칭되는 능력을 갖고 있어야 한다. 포토레지스트 마스크(30)는 접촉부 개구가 만들어지는 디바이스(30)의 영역을 보호 또는 마스크하기 위하여 디바이스(30)상에서 형성된다. 제2c도에 도시된 바와 같이, 물질막은 에칭되면서, 물질(38)막과 동일한 물질의 희생 플러그(42)가 남는다. 희생 플러그(42)의 위치는 제2b도에서 포토레지스트 마스크(40)의 위치에 의해 결정된다.
제2절연층(44)은 제 2d도에 도시된 바와 같이, 디바이스(30)상에서 침전된다. 침전시, 제2절연층(44)은 곡선 2-2로 표시된 바와 같이, 전체 디바이스(30)에 놓이며, 디바이스(30)를 평면화하는데 사용된다. 또다시, 다른 형태에서 제2절연층(44)의 상부 표면은 초기에 평면화될 수도 있다. 디바이스의 평면화는 앞에서 언급된 것을 포함하여 여러 방법으로 달성될 수 있다. 일단 제2절연층(44)이 침전되고 디바이스(30)가 평면화되면, 디바이스(30)는 제2절연층(44)의 상부를 일정하게 에칭하는 블랭킷 에칭에 따른다.
상기 에칭은 제2d도에 도시된 바와 간이, 희생 플러그(42)가 노출되는 시점에서 중지된다. 노출된 희생 플러그(42)는 제2e도에 도시된 바와 같이 디바이스(30)를 에칭함으로써 디바이스(30)로부터 제거된다. 희생 플러그(42)를 제거할 때, 에칭이 희생 플러그(42)의 물질에 선택적이며, 제1 및 제2절연층(36,44)의 노출된 영역을 실질적으로 침입하지 않은 것은 중요하다. 또한 제2e도는 디바이스(30)가 선택적으로 평면화되는 방법을 도시한다.
접촉부 개구를 완전히 형성하기 위하여, 제1절연층(36) 및 게이트 산화물층(33)의 부분은 또한 제거되어야 한다. 제2f도에 도시된 바와 같이, 디바이스(30)는 전도 부재(34) 사이로부터 제1절연층(36) 및 게이트 산화물층(33)의 부분을 제거하기 위해 비등방성으로 에칭되며, 그 결과 기판물질(32)의 부분을 노출시킨다. 디바이스(30)의 비등방성 에칭 공정에서, 제2절연층(44)은 에칭에 의해 침입받는다. 그러나, 디바이스(30)의 평면화는 유지된다. 또한 부가적인 측면벽부 스페이서(47)는 전도 부재(34) 아래에서 측면벽부 스페이서(37)에 걸쳐 형성된다. 부가적인 측면벽부 스페이서(47)는 제1절연층(36)의 물질과 동일하며, 제1절연층이 디바이스(30)의 제조에 포함되면 형성될 수 있다.
접촉부는 제2g도에 도시된 바와 같이 접촉부(48)를 형성하도록 전도층을 연속적으로 침전 및 패턴화시킴으로써 노출된 기판물질에서 만들어진다. 접촉부(48)를 형성하는데 사용되는 전도층은 폴리실리콘 알루미늄, 알루미늄 합금 또는 다른 전도물질일 수도 있다. 본 발명의 다른 형태에서, 접촉부(48)는 자체 정렬되며 정렬 에러를 야기시키지 않는다.
언더라이닝 전도 부재의 절연을 보장하면서 서브-미크론 영역에서 접촉부를 형성하는데 있어 종래의 문제점은 본 발명을 사용하여 극복될 수 있다. 본 발명은 0.35㎛정도 공간에서 접촉부 형성을가능케하며, 측면벽부 스페이서는 공정 제어에 따른 기술 레벨로 형성 및 유지될 수 있다. 서브-미크론 자체 정렬된 접촉부를 형성하는 것에 부가하여, 본 발명은 다중-층 반도체 디바이스의 중간 층이 동시에 평면화되는 장점을 가진다. 본 발명의 또다른 장점은 상기 공정이 물질의 다양한 변화에 사용 적합한 것이다. 예를 들면, 적절한 절연물질은 SiO2, PSG, BPSG 또는 SOG를 포함한다. 전도 물질은 폴리실리콘, 알루미늄 합금 또는 텅스텐일 수도 있다. 희생 플러그를 형성하는 물질막은 Si3N4또는 폴리실리콘을 포함한다. 그러므로 본 발명은 다양한 공정에 포함될 수 있다.
그러므로, 본 발명에 따라 앞에선 언급된 장점을 갇는 자체-정렬된 접촉부 구조를 형성하는 공정이 제공된다. 비록 본 발명이 특정 실시예에 대해 기술되고 도시되었을지라도 본 발명은 상기 실시예로 제한받지는 않는다. 종래 기술에 숙달된 사람은 본 발명의 사상에 벗어남이 없이도 수정 및 변화가 이루어지는 것을 알 수 있다. 예를 들면, 본 발명의 사용은 1㎛보다 더 작은 반도체 디바이스에 사용하는 것으로 제한받지 않는다. 임의의 크기를 갖는 반도체 디바이스에서 사용될 수도 있다.

Claims (6)

  1. 다중-층 반도체 디바이스에서 자체-정렬된 접촉부 구조를 제조하는 공정에 있어서, 기판(12)위에 놓이는 제1절연층(16)을 제공하는 단계와, 상기 제1절연층(10)위에 놓이는 물질(18)막을 침전시키는 단계와, 상기 제1절연층을 선택적으로 에칭하는 단계와 상기 제1절연층의 선택된 영역을 노출시키도록 상기 물질(18)막을 선택적으로 에칭하는 단계와, 상기 제1절연층(16) 및 상기 물질(18)막 위에 놓이는 제2절연층(24)을 침전시키는 단계와, 상기 물질막을 노출시키도록 상기 제2절연층(24) 부분을 제거하는 단계와, 상기 제1 및 제2절연층이 거의 변경되지 않도록하면서 상기 제1절연층의 선택된 영역을 노출시키도록 상기 물질막을 선택적으로 에칭하는 단계와, 상기 기판의 일부를 노출시키도록 상기 제1절연층의 상기 노출된 선택된 영역을 에칭하는 단계와. 상기 기판의 일부와의 접촉부를 형성하는 단계를 구비하는 자체-정렬된 접촉부 구조 제조 공정.
  2. 다중-층 반도체 디바이스에서 자체-정렬된 접촉부 구조를 제조하는 공정에 있어서; 기판(32)을 제공하는 단계와, 절연층(35)을 각각 갖는 두 개의 분리된 전도 부재(34)를 형성하는 단계와, 전도 부재의 소정의 양측면상에 측벽 스페이서(37)를 형성하는 단계와, 전도 부재, 측벽 스페이서 및 기판위에 놓이고 상기 측벽에 선택적으로 에칭되는 물질막(38)을 침전시키는 단계와, 희생 플러그(42)를 형성하도록 상기 물질막을 선택적으로 에칭하는 단계와, 상기 디바이스상에 절연층(44)을 침전시키는 단계와, 상기 희생 플러그를 노출시키도록 상기 절연층의 일부를 제거하는 단계와, 상기 절여능 및 측벽 스페이서를 변경시키지 않으면서 상기 희생 플러그를 제거하도록 상기 디바이스를 선택적으로 에칭하여 상기 기판의 일부를 선택적으로 에칭하는 단계와, 상기 기판의 상기 노출된 부분과의 접촉부를 형성하는 단계를 구비하는 자체-정렬된 접촉부 구조 제조 공정.
  3. 다중-층 반도체 디바이스에서 자체 정렬된 접촉부 구조를 제조하는 공정에 있어서, 전도 접촉 영역(12)을 제공하는 단계와, 상기 전도 접촉부 영역위에 놓이는 두 개의 분리된 전도 부재(14)를 형성하는 단계와, 상기 전도 부재위에 놓이는 제1절연층(16)을 침전시키는 단계와, 상기 제1절연층, 상기 전도 부재 및 상기 전도 접촉부 영역위에 놓이고, 상기 제1절연층에 선택적으로 에칭되는 물질막(18)을 침전시키는 단계와, 희생 플러그(22)를 형성하도록 상기 물질막을 선택적으로 에칭하는 단계와, 상기 희생 플러그 및 상기 제1절연층위에 놓이는 제2절연층(24)을 침전시키는 단계와, 상기 희생 플러그를 노출시키도록 상기 제2절연층 부분을 제거하는 단계와, 상기 제1절연층의 일부를 노출시키도록 상기 제1 및 제2절연층에 선택적인 상기 희생 플러그를 제거하는 단계와, 상기 두개의 전도 부재의 내부 측벽을 따라서 측벽 스페이서를 형성하고 상기 전도 접촉부 영역을 형성하도록 상기 제1절연층의 상기 노출된 부분을 비등방적으로 에칭하는 단계와, 상기 노출된 전도 접촉부 영역에 접촉부를 형성하는 단계를 구비하는 자체-정렬된 접촉부 구조 제조 공정.
  4. 제1항에 있어서, 상기 물질막을 침전시키는 단계는 폴리실리콘을 침전시키는 단계를 구비하는 자체-정렬된 접촉부 구조 제조 공정.
  5. 제2항에 있어서, 상기 물질막을 침전시키는 단계는 폴리실리콘을 침전시키는 단계를 구비하는 자체-정렬된 접촉부 구조 제조 공정.
  6. 제3항에 있어서, 상기 물질막을 침전시키는 단계는 폴리실리콘을 침전시키는 단계를 구비하는 자체-정렬된 접촉부 구조 제조 공정.
KR1019910013627A 1990-08-13 1991-08-07 자체-정렬된 접촉부 구조 제조 공정 KR100204691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/566,185 US4997790A (en) 1990-08-13 1990-08-13 Process for forming a self-aligned contact structure
US566,185 1990-08-13

Publications (1)

Publication Number Publication Date
KR100204691B1 true KR100204691B1 (ko) 1999-07-01

Family

ID=24261857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910013627A KR100204691B1 (ko) 1990-08-13 1991-08-07 자체-정렬된 접촉부 구조 제조 공정

Country Status (3)

Country Link
US (1) US4997790A (ko)
JP (1) JP2871214B2 (ko)
KR (1) KR100204691B1 (ko)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612557A (en) * 1986-10-27 1997-03-18 Seiko Epson Corporation Semiconductor device having an inter-layer insulating film disposed between two wiring layers
KR930008866B1 (ko) * 1990-04-20 1993-09-16 가부시키가이샤 도시바 반도체장치 및 그 제조방법
US5037777A (en) * 1990-07-02 1991-08-06 Motorola Inc. Method for forming a multi-layer semiconductor device using selective planarization
US5158910A (en) * 1990-08-13 1992-10-27 Motorola Inc. Process for forming a contact structure
US5100838A (en) * 1990-10-04 1992-03-31 Micron Technology, Inc. Method for forming self-aligned conducting pillars in an (IC) fabrication process
KR950000519B1 (ko) * 1991-02-28 1995-01-24 현대전자산업 주식회사 폴리실리콘층을 이용한 자기정렬콘택 제조방법
EP0509631A1 (en) * 1991-04-18 1992-10-21 Actel Corporation Antifuses having minimum areas
JPH04348070A (ja) * 1991-05-24 1992-12-03 Texas Instr Japan Ltd 半導体装置及びその製造方法
US5219793A (en) * 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
US5470772A (en) * 1991-11-06 1995-11-28 Intel Corporation Silicidation method for contactless EPROM related devices
US5296400A (en) * 1991-12-14 1994-03-22 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a contact of a highly integrated semiconductor device
US5187121A (en) * 1991-12-18 1993-02-16 International Business Machines Corporation Process for fabrication of a semiconductor structure and contact stud
US5880022A (en) * 1991-12-30 1999-03-09 Lucent Technologies Inc. Self-aligned contact window
KR960002073B1 (ko) * 1992-06-10 1996-02-10 삼성전자주식회사 반도체 장치의 제조방법
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
JP3158749B2 (ja) * 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
KR100218726B1 (ko) * 1992-12-30 1999-09-01 김영환 고집적 반도체 소자의 접속장치 및 그 제조방법
US5439848A (en) * 1992-12-30 1995-08-08 Sharp Microelectronics Technology, Inc. Method for fabricating a self-aligned multi-level interconnect
US5275973A (en) * 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
US5619063A (en) * 1993-07-07 1997-04-08 Actel Corporation Edgeless, self-aligned, differential oxidation enhanced and difusion-controlled minimum-geometry antifuse and method of fabrication
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
US6057604A (en) 1993-12-17 2000-05-02 Stmicroelectronics, Inc. Integrated circuit contact structure having gate electrode protection for self-aligned contacts with zero enclosure
JPH088209A (ja) * 1994-01-10 1996-01-12 Cypress Semiconductor Corp 半導体装置の製造のための除去されるポストの処理方法
US5956615A (en) * 1994-05-31 1999-09-21 Stmicroelectronics, Inc. Method of forming a metal contact to landing pad structure in an integrated circuit
US5633196A (en) * 1994-05-31 1997-05-27 Sgs-Thomson Microelectronics, Inc. Method of forming a barrier and landing pad structure in an integrated circuit
US5702979A (en) * 1994-05-31 1997-12-30 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
US5945738A (en) * 1994-05-31 1999-08-31 Stmicroelectronics, Inc. Dual landing pad structure in an integrated circuit
US6297110B1 (en) * 1994-07-29 2001-10-02 Stmicroelectronics, Inc. Method of forming a contact in an integrated circuit
US5705427A (en) * 1994-12-22 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
JP4156044B2 (ja) * 1994-12-22 2008-09-24 エスティーマイクロエレクトロニクス，インコーポレイテッド 集積回路におけるランディングパッド構成体の製造方法
JP2728025B2 (ja) * 1995-04-13 1998-03-18 日本電気株式会社 半導体装置の製造方法
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
US6355554B1 (en) 1995-07-20 2002-03-12 Samsung Electronics Co., Ltd. Methods of forming filled interconnections in microelectronic devices
US5723381A (en) * 1995-09-27 1998-03-03 Siemens Aktiengesellschaft Formation of self-aligned overlapping bitline contacts with sacrificial polysilicon fill-in stud
JP3469976B2 (ja) * 1995-10-19 2003-11-25 三菱電機株式会社 多層配線の形成方法
US5665644A (en) * 1995-11-03 1997-09-09 Micron Technology, Inc. Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry
JPH09139495A (ja) * 1995-11-14 1997-05-27 Nippon Steel Corp 半導体装置およびその製造方法
US5719071A (en) * 1995-12-22 1998-02-17 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad sturcture in an integrated circuit
US5851923A (en) * 1996-01-18 1998-12-22 Micron Technology, Inc. Integrated circuit and method for forming and integrated circuit
JPH09205185A (ja) * 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US5960304A (en) * 1996-05-20 1999-09-28 Texas Instruments Incorporated Method for forming a contact to a substrate
JP3795634B2 (ja) * 1996-06-19 2006-07-12 株式会社東芝 半導体装置の製造方法
KR100255512B1 (ko) * 1996-06-29 2000-05-01 김영환 플래쉬 메모리 소자 제조방법
JP3311243B2 (ja) * 1996-07-16 2002-08-05 東芝マイクロエレクトロニクス株式会社 半導体装置及び半導体装置のパターン配置方法
US6091150A (en) * 1996-09-03 2000-07-18 Micron Technology, Inc. Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms
JPH10172962A (ja) * 1996-12-10 1998-06-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5723374A (en) * 1996-12-27 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric spacer to prevent poly stringer in stacked capacitor DRAM technology
JP4086926B2 (ja) 1997-01-29 2008-05-14 富士通株式会社 半導体装置及びその製造方法
US5789316A (en) * 1997-03-10 1998-08-04 Vanguard International Semiconductor Corporation Self-aligned method for forming a narrow via
US6033977A (en) * 1997-06-30 2000-03-07 Siemens Aktiengesellschaft Dual damascene structure
US6004870A (en) * 1997-08-26 1999-12-21 Texas Instruments Incorporated Method for forming a self-aligned contact
US6229161B1 (en) 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
US6165880A (en) * 1998-06-15 2000-12-26 Taiwan Semiconductor Manufacturing Company Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits
US6690038B1 (en) 1999-06-05 2004-02-10 T-Ram, Inc. Thyristor-based device over substrate surface
US6258678B1 (en) * 1999-08-02 2001-07-10 Taiwan Semiconductor Manufacturing Company Use of a wet etch dip step used as part of a self-aligned contact opening procedure
KR100308619B1 (ko) * 1999-08-24 2001-11-01 윤종용 반도체 장치용 자기 정렬 콘택 패드 형성 방법
TW429533B (en) * 1999-10-18 2001-04-11 Taiwan Semiconductor Mfg Planarization method for polysilicon plug
KR100419752B1 (ko) * 1999-12-28 2004-02-21 주식회사 하이닉스반도체 반도체소자의 제조방법
US6576525B2 (en) 2001-03-19 2003-06-10 International Business Machines Corporation Damascene capacitor having a recessed plate
US6727528B1 (en) 2001-03-22 2004-04-27 T-Ram, Inc. Thyristor-based device including trench dielectric isolation for thyristor-body regions
US7456439B1 (en) 2001-03-22 2008-11-25 T-Ram Semiconductor, Inc. Vertical thyristor-based memory with trench isolation and its method of fabrication
US6861751B2 (en) * 2002-12-09 2005-03-01 Integrated Device Technology, Inc. Etch stop layer for use in a self-aligned contact etch
TWI249774B (en) * 2004-04-23 2006-02-21 Nanya Technology Corp Forming method of self-aligned contact for semiconductor device
US6977210B1 (en) * 2004-06-08 2005-12-20 Nanya Technology Corporation Method for forming bit line contact hole/contact structure
US7259083B2 (en) * 2004-10-22 2007-08-21 Lsi Corporation Local interconnect manufacturing process
JP4959979B2 (ja) * 2005-12-21 2012-06-27 エルピーダメモリ株式会社 半導体記憶装置の製造方法
DE602007007807D1 (de) * 2006-11-13 2010-08-26 Raytheon Sarcos Llc Vielseitig verwendbares endlosband für leichte mobile roboter
EP2476604B1 (en) * 2006-11-13 2013-08-21 Raytheon Company Tracked robotic crawler having a moveable arm
EP2092265B1 (en) * 2006-11-13 2013-04-10 Raytheon Company Unmanned ground robotic vehicle having an alternatively extendible and retractable sensing appendage
EP2082159B1 (en) * 2006-11-13 2013-04-10 Raytheon Company Serpentine robotic crawler
ATE504486T1 (de) * 2006-11-13 2011-04-15 Raytheon Co Anpassbare spuranordnung für einen raupenroboter
EP2144659A1 (en) 2007-05-07 2010-01-20 Raytheon Sarcos, LLC Method for manufacturing a complex structure
JP5331102B2 (ja) * 2007-05-08 2013-10-30 レイセオン カンパニー ロボットクローラのための可変プリミティブマッピング
JP5285701B2 (ja) * 2007-07-10 2013-09-11 レイセオン カンパニー モジュール式ロボットクローラ
US20090025988A1 (en) * 2007-07-10 2009-01-29 Jacobsen Stephen C Serpentine Robotic Crawler Having A Continuous Track
TW200921845A (en) * 2007-11-08 2009-05-16 Nanya Technology Corp Method for fabricating conductive plug
US8392036B2 (en) * 2009-01-08 2013-03-05 Raytheon Company Point and go navigation system and method
EP2440448B1 (en) * 2009-06-11 2015-09-30 Sarcos LC Amphibious robotic crawler
WO2010144813A1 (en) * 2009-06-11 2010-12-16 Raytheon Sarcos, Llc Method and system for deploying a surveillance network
US8393422B1 (en) 2012-05-25 2013-03-12 Raytheon Company Serpentine robotic crawler
US9031698B2 (en) 2012-10-31 2015-05-12 Sarcos Lc Serpentine robotic crawler
US9409292B2 (en) 2013-09-13 2016-08-09 Sarcos Lc Serpentine robotic crawler for performing dexterous operations
US9566711B2 (en) 2014-03-04 2017-02-14 Sarcos Lc Coordinated robotic control

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117134A (ja) * 1982-12-23 1984-07-06 Toshiba Corp 半導体装置の製造方法
US4892845A (en) * 1984-08-31 1990-01-09 Texas Instruments Incorporated Method for forming contacts through a thick oxide layer on a semiconductive device
US4707457A (en) * 1986-04-03 1987-11-17 Advanced Micro Devices, Inc. Method for making improved contact for integrated circuit structure
US4883767A (en) * 1986-12-05 1989-11-28 General Electric Company Method of fabricating self aligned semiconductor devices
US4839311A (en) * 1987-08-14 1989-06-13 National Semiconductor Corporation Etch back detection
US4868138A (en) * 1988-03-23 1989-09-19 Sgs-Thomson Microelectronics, Inc. Method for forming a self-aligned source/drain contact for an MOS transistor
JPH03131030A (ja) * 1989-10-16 1991-06-04 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US4997790A (en) 1991-03-05
JP2871214B2 (ja) 1999-03-17
JPH04261048A (ja) 1992-09-17

Similar Documents

Publication Publication Date Title
KR100204691B1 (ko) 자체-정렬된 접촉부 구조 제조 공정
US5538922A (en) Method for forming contact to a semiconductor device
US5158910A (en) Process for forming a contact structure
US6498096B2 (en) Borderless contact to diffusion with respect to gate conductor and methods for fabricating
US6232647B1 (en) Air gap with borderless contact
KR100207302B1 (ko) 반도체 장치의 제조 방법
US5667632A (en) Method of defining a line width
JP2505961B2 (ja) 半導体構造用のスタッドを形成する方法および半導体デバイス
JP4417439B2 (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
JPH09181180A (ja) 半導体集積回路及びその製造方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
EP0534631A1 (en) Method of forming vias structure obtained
US6180508B1 (en) Methods of fabricating buried digit lines and semiconductor devices including same
US4933297A (en) Method for etching windows having different depths
JPH09205145A (ja) 集積回路及びその製造方法
US5989987A (en) Method of forming a self-aligned contact in semiconductor fabrications
US6093627A (en) Self-aligned contact process using silicon spacers
JPH10107140A (ja) 多層配線半導体装置とその製造方法
KR20000035246A (ko) 반도체 구조물의 제조 방법
US5733806A (en) Method for forming a self-aligned semiconductor device
US6458680B2 (en) Method of fabricating contact pads of a semiconductor device
US6391745B1 (en) Method for forming overlay verniers for semiconductor devices
KR100289661B1 (ko) 반도체 소자의 제조방법
JPH02117153A (ja) 半導体素子の形成方法
JPH045823A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070112

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee