JP4774902B2

JP4774902B2 - Ｍｅｍｓ素子の製造方法

Info

Publication number: JP4774902B2
Application number: JP2005301257A
Authority: JP
Inventors: 彰佐藤; 正吾稲葉
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-10-17
Filing date: 2005-10-17
Publication date: 2011-09-21
Anticipated expiration: 2025-10-17
Also published as: JP2007105852A

Description

本発明はＭＥＭＳ素子に係り、特に、基板上に絶縁膜と配線の積層構造を有するＭＥＭＳ素子の構成に関する。

一般に、ＭＥＭＳ（Micro Electro Mechanical System）と呼ばれる微細な加工技術を利用して形成された構造体を備えた電気機械系、例えば、共振器、フィルタ、センサ、モータ等が知られている。そして、この構造体を半導体基板、例えば、シリコン基板上に形成してなるＭＥＭＳ素子が提案されている（例えば、以下の特許文献１参照）。このようなＭＥＭＳ素子は、半導体基板上に形成されることにより、ＣＭＯＳ等の半導体回路と一体化することが可能になるため、例えば、携帯電話機等といった小型化及び高性能化が要求される通信機器に用いられる高周波回路などへの応用が期待されている。

特許文献１に記載されたＭＥＭＳ素子では、基板上に形成された櫛歯構造を有する構造体を動作するために、酸化シリコン等で構成した犠牲層上に構造体を形成し、その後、フッ酸等のエッチングによって当該犠牲層を除去することによって構造体をリリースして動作可能な状態としている。
２００４−２７６２００号公報

ところで、半導体基板上に構造体を備えたＭＥＭＳ素子を製造する方法としては、図４に示される方法（比較例）が考えられる。この製造方法では、まず、図４（ａ）に示すように、基板１上に、酸化シリコン等で構成される犠牲層となる絶縁層２を形成し、この絶縁層２上に構造体３を形成する。構造体３は、特許文献１で示すような櫛歯構造やその他の種々の構造とすることができるが、図示例の場合、支持部を備えた板状の電極体を備えたものを例として示してある。構造体３上には層間絶縁膜４、配線５、層間絶縁膜６、配線７、及び、保護膜８が積層される。なお、層間絶縁膜及び配線は必要に応じて任意の繰り返し数で積層される。例えば、通常のＣＭＯＳ回路を形成してなる半導体基板の場合、３周期以上の積層構造を有する。

その後、図４（ｂ）に示すように、構造体３上の層間絶縁膜４，６の一部及び保護膜８の一部を除去し、構造体３の上方に開口領域３Ｘを形成する（ウインドウ開口工程）。この工程では、基板１上にレジスト等によって図示しないマスクを形成し、このマスクの開口を通して、ドライエッチングにより保護膜８の開口８ｂ、層間絶縁膜４，６の凹部４ｂ及び開口６ｂを形成することにより、開口領域３Ｘが形成される。

しかる後に、フッ酸を含むエッチング液を用いたウエットエッチングにより、図４（ｃ）に示すように、層間絶縁膜４及び絶縁層２の一部を除去することによって構造体３を基板１上からリリースさせ、構造体３を空間Ｓ内において動作可能な状態とする。

しかしながら、前述の製造方法では、最終のリリース工程の前に、構造体３上に厚く積層された層間絶縁膜４，６及び保護膜８を除去し、構造体３の上方に開口領域３Ｘを形成する、いわゆるウインドウ開口工程が必要であり、この工程に専用のフォトリソグラフィ処理及び長時間のエッチング処理が必要になるため、製造に時間がかかり、製造コストが増加するという問題点がある。

また、最終のリリース工程のウエットエッチングが等方性エッチングであることから、開口領域３Ｘに臨む層間絶縁膜４，６及び保護膜８の壁面でもエッチングが進行し、図４（ｃ）に点線で示すように、エッチング領域が配線５，７に達したり、或いは、エッチング液が層間絶縁膜や保護膜の界面から進入して配線５，７に達したりすることがあり、配線５，７に腐食その他の損傷を生じさせるといった問題点がある。

そこで、本発明は上記問題点を解決するものであり、その目的は、製造時間の短縮及び製造コストの低減を図ることの可能なＭＥＭＳ素子及びその製造方法を提供することにある。また、他の目的は、製造工程に起因する配線の損傷を防止することの可能なＭＥＭＳ素子及びその製造方法を提供することにある。

斯かる実情に鑑み、本発明のＭＥＭＳ素子の製造方法は、基板上に設けられた空間に配置された構造体と、前記空間に臨む端縁を備えた絶縁膜及び該絶縁膜上に配置された配線を含む積層構造と、を有するＭＥＭＳ素子の製造方法において、少なくとも一部が犠牲層上に形成された態様で前記構造体が形成される工程と、前記構造体上及びそれ以外の他の位置に前記絶縁膜が形成される工程と、前記絶縁膜の前記構造体上にある部分が除去されるパターニング工程と、前記絶縁膜上に前記配線が形成される工程と、前記犠牲層が除去されて前記構造体がリリースされる工程と、を具備することを特徴とする。

この発明によれば、絶縁層が形成される工程と配線が形成される工程との間に、絶縁膜の構造体上にある部分が除去されるパターニング工程が設けられることにより、絶縁膜を形成する度に構造体上にある部分を除去することができるため、専用のウインドウ開口工程を設ける必要をなくしたり、或いは、専用のウインドウ開口工程に要する処理時間を短縮したりすることができるので、製造時間の短縮及び製造コストの低減を図ることが可能になる。

本発明において、前記パターニング工程では、前記絶縁体の前記他の位置にある部分に開口が形成され、前記配線が形成される工程では、前記配線が前記開口を通して前記絶縁膜の下に接続されることが好ましい。これによれば、パターニング工程において配線のスルーホールを構成する開口が形成されると同時に構造体上にある部分も除去されるため、本来的に必要とされるパターニング工程において構造体上にある絶縁膜の部分を除去できることから、製造コストの低減を図ることができる。

本発明において、前記絶縁膜を形成する工程、前記パターニング工程、及び、前記配線を形成する工程が順次に実施されて少なくとも当該工程の一つが複数回繰り返されることにより前記積層構造が構成され、その後に前記構造体をリリースする工程が実施されることが好ましい。例えば、絶縁膜と配線を複数回繰り返して積層する場合には、その分積層構造が厚く構成されることとなるが、絶縁膜のパターニング工程が行われる度にそれぞれ絶縁膜の構造体上にある部分が除去されるので、上記の繰り返し回数が多くなることによって積層構造が厚く構成されても、ウインドウ開口工程の必要性に影響を与えることがなく、また、ウインドウ開口工程の処理時間を長くする必要も生じない。

本発明において、前記積層構造は、前記配線を介在させた二層の前記絶縁膜の上にさらに上層の絶縁膜を含み、当該上層の絶縁膜は、前記二層の絶縁膜の前記構造体側の端縁間の界面を覆う部分が残される態様で前記構造体上にある部分が除去されることが好ましい。これによれば、上層の絶縁膜によって下層の二層の絶縁膜の端縁の界面が覆われるため、最終のリリース工程において当該界面にエッチング液が侵入しにくくなることから、配線の損傷を防止することができる。

本発明において、前記積層構造は、前記配線を介在させた下層と上層の二層の前記絶縁膜を含み、前記上層の絶縁膜に対する前記パターニング工程では、前記下層の絶縁膜における前記構造体側の端縁を覆って下方に延在する部分を残して、前記上層の絶縁膜の前記構造体上にある部分が除去されることが好ましい。これによれば、上層の絶縁膜が下層の絶縁膜の端縁を覆って下方に延在することにより、下層の絶縁膜と上層の絶縁膜との界面が端縁において下方に延びるため、最終のリリース工程において当該界面に沿って侵入するエッチング液が配線まで到達しにくくなることから、配線の損傷を防止することができる。

本発明において、前記上層の絶縁膜は窒化シリコン膜であることが好ましい。窒化シリコン膜は一般的に層間絶縁膜に用いられる酸化シリコン膜のエッチング処理を行う際に、当該酸化シリコン膜よりもエッチングレートが低いので、上層の絶縁膜が除去されにくくなることから、配線の損傷をさらに確実に防止することができ、また、耐湿性も向上するため、ＭＥＭＳ素子の信頼性を高めることができる。

本発明において、少なくとも一つの前記絶縁膜に対する前記パターニング工程では、前記絶縁膜の前記構造体上にある部分の厚みの一部が残されることが好ましい。これによれば、構造体が絶縁膜の厚みの一部で覆われた状態となるため、最終のリリース工程に至る前段階における構造体の損傷を低減することができる。

次に、本発明のＭＥＭＳ素子は、基板上に設けられた空間に配置された構造体と、前記空間に臨む端縁を備えた少なくとも下層と上層の二層の絶縁膜及び該二層の絶縁膜間に配置された配線を含む積層構造と、を有するＭＥＭＳ素子において、前記積層構造における前記二層の絶縁膜の前記空間側の端縁が異なる位置に配置されていることを特徴とする。

また、本発明の別のＭＥＭＳ素子は、基板上に設けられた空間に配置された構造体と、前記空間に臨む端縁を備えた少なくとも下層と上層の二層の絶縁膜及び該二層の絶縁膜間に配置された配線を含む積層構造と、を有するＭＥＭＳ素子において、前記積層構造における前記二層の絶縁膜の間の界面は、前記空間との間に配置された他の絶縁膜により覆われていることを特徴とする。この場合に、前記他の絶縁膜は前記二層の絶縁膜のさらに上層に積層された絶縁膜であることが好ましい。

さらに、本発明の異なるＭＥＭＳ素子は、基板上に設けられた空間に配置された構造体と、前記空間に臨む端縁を備えた少なくとも下層と上層の二層の絶縁膜及び該二層の絶縁膜間に配置された配線を含む積層構造と、を有するＭＥＭＳ素子において、前記積層構造における前記上層の絶縁膜の前記空間側の端縁は、前記下層の絶縁膜の前記空間側の端縁を覆って下方に延在していることを特徴とする。

次に、添付図面を参照して本発明の実施形態について詳細に説明する。図１〜図３は、本発明に係るＭＥＭＳ素子の製造方法の概略工程を示す概略工程図である。本実施形態のＭＥＭＳ素子の製造方法においては、半導体製造プロセス、例えば、ＣＭＯＳプロセスを用いている。

まず、図１（ａ）に示すように、シリコンからなる半導体基板１０上に酸化シリコン膜（ＳｉＯ_２膜、例えば、熱酸化膜）である絶縁層１１が形成され、この絶縁層１１上にポリシリコン等からなる構造体１２が形成される。絶縁層１１の一部（特に、構造体１２の下に配置される部分）は、後述するリリース工程において構造体１２をリリースする際に除去される犠牲層となる。構造体１２は、例えば、半導体基板１０の表層部に形成された下部電極１０ｎに導電接続した構造とされる。

この下部電極１０ｎは、例えば以下のプロセスにて形成される。まず、絶縁層１１上にフォトレジストが塗布され、このフォトレジストが所定の形状にパターニングされて一部が開口され、そのレジスト開口を通して半導体基板１０にＰ（りん）イオンが注入されることにより、半導体基板１０の表層部に例えばｎ型の下部電極１０ｎが形成される。次に、フォトレジストが除去された後、再度フォトレジストが塗布され、下部電極１０ｎの上方の絶縁層１１の一部を除去するためにパターニングが行われる。そして、絶縁層１１の一部が下部電極１３までエッチングされ、開口部１１ａが形成されてから、フォトレジストが除去される。次に、その上から、ポリシリコンからなる層がＣＶＤ法等によって形成され、これをパターニングすることによって上記の構造体１２が形成される。このとき、絶縁層１１の開口部１１ａ内にもポリシリコンが充填されることにより、構造体１２は下部電極１０ｎに導電接続される。

なお、上記基板１０としてＳＯＩ（Silicon On Insulator）基板を用いてもよい。また、構造体１２の構造や製造工程は様々であり、図示例や上記説明に限定されるものではない。構造体１２の構造としては、図示例のように板状体の直下に支持部を有するもの以外に、基板１０の表面に沿って延在する梁状の支持部を有するものであってもよい。

構造体１２上には、ＳｉＯ_２等からなる層間絶縁膜１３がＣＶＤ法やスパッタリング法等により形成され、さらにその上に、スパッタリング法や蒸着法等により金属材料が積層され、パターニングされることによって配線１４を形成する。配線１４はＡｌ、Ｃｕなどからなり、半導体基板１０に設けた下部電極１０ｎ、或いは、半導体基板１０に設けられた図示しない各種の半導体回路（ＣＭＯＳ構造等、図示せず。）と接続されている。

配線１４上にはＳｉＯ_２等からなる層間絶縁膜１５が形成される。この層間絶縁膜１５は上記層間絶縁膜１３と同様の素材により同様の方法で形成することができる。その後、層間絶縁膜１５上に図示しないフォトレジストよりなるレジストマスクを形成した後、エッチング等によって層間絶縁膜１５をパターニングする。このパターニング工程では、図１（ｂ）に示すように、層間絶縁膜１５に開口部１５ａを形成し、下層に配置された配線１４の一部を露出するスルーホールとする。また、この工程では、開口部１５ａの形成と同時に、構造体１２上にある層間絶縁膜１３、１５の部分を除去し、開口部１５ｂ及び凹部１３ｂを形成する。

この場合、層間絶縁膜１３についても開口部を形成することで、構造体１２を露出させるようにしてもよいが、本実施形態では、層間絶縁膜１３の厚みの一部を残すことにより、構造体１２が露出せず、層間絶縁膜１３の厚みの一部で覆われ、保護されるように構成している。このようにすると、最終のリリース工程に至るまでの間において、構造体１２がエッチング液や外気に曝されないため、構造体１２の損傷や汚染を防止することができる。上記のように残された絶縁膜の厚みは、後述するリリース工程が行われる前の時点で０．１〜０．５μｍ程度となるように設定することが好ましい。これは、リリース工程より前のパターニング工程におけるエッチング処理のばらつきを考慮し、確実に構造体１２が絶縁膜によって被覆された状態とするためである。

上記のパターニング工程では、開口部１５ａが配線１４に到達すると、配線１４の材質によってエッチングが停止するのに対して、開口部１５ｂではそのままエッチングが進行することにより、開口部１５ｂによって形成される凹部の深さを開口部１５ａとは別に設定することができ、例えば、層間絶縁膜１５の厚みを超えて上記の凹部１３ｂを形成するように構成でき、さらに、凹部１３ｂの深さを適宜に設定することも可能になる。

なお、このパターニング工程の後、表面上にＳＯＧ膜等を形成し、その後、このＳＯＧ膜をエッチングによって除去するといった平坦化プロセスを実施してもよい。

次に、図１（ｃ）に示すように、上記層間絶縁膜１５上にさらに配線１６を形成する。この配線１６は、上記配線１４と同様の素材で同様の方法により形成することができる。配線１６は上記開口部１５ａ内にも形成され、これによって配線１６が開口部１５ａを通して配線１４と導電接続される。

その後、図２（ｄ）に示すように、配線１６上に、窒化シリコンからなる保護膜（パッシベーション膜）１７を形成する。保護膜１７はＣＶＤ法やスパッタリング法等によって形成できる。本実施例にて使用した窒化シリコンはシリコンナイトライド（Ｓｉ_３Ｎ_４）である。シリコンナイトライド（Ｓｉ_３Ｎ_４）で構成される保護膜１７は、例えば、プラズマＣＶＤを用いて形成することが好ましい。

次に、図２（ｅ）に示すように、保護膜１７をパターニングして、開口部１７ａと同時に開口部１７ｂを形成する。この開口部１７ａは、配線１６と、図示しない上層の配線、ボンディングワイヤ、突起電極、半田ボール等との間の導通をとるためのスルーホールである。また、開口部１７ｂは、構造体１２上にある保護膜１７の部分を除去することによって形成される。このパターニング工程は、窒化シリコンのエッチング特性を勘案すると、ドライエッチング、特に、反応性ドライエッチングで行うことが好ましい。例えば、ＣＦ₄等のエッチングガスを用いた異方性エッチングを用いることが好ましい。

上記の開口部１７ｂを形成する工程では、保護膜１７のうち、下層の絶縁膜１３，１５の開口部１５ｂ及び凹部１３ｂに臨む端縁（すなわち、構造体１２側の端縁）１３ｅ，１５ｅを被覆する部分を残す態様で、開口部１７ｂが形成されている。すなわち、上層の絶縁膜である保護膜１７においては、構造体１２上が配置される空間に臨む端縁１７ｅが、下層の絶縁膜である層間絶縁膜１３，１５の端縁１３ｅ，１５ｅよりも内側（構造体１２側）にずれた位置に配置される。そして、その結果、保護膜１７の端縁１７ｅが層間絶縁膜１３，１５の端縁１３ｅ，１５ｅに沿って下方に延在している。

上記のように構成されると、保護膜１７の端縁１７ｅが二層の層間絶縁膜１３と１５の間の界面Ｐを覆っていることとなる。また、上層の絶縁膜である保護膜１７は、下層の絶縁膜である層間絶縁膜１５の端縁１５ｅを完全に被覆してさらに下方に延在しているため、保護膜１７と層間絶縁膜１５の間の界面Ｑに沿った、構造体１２が配置された空間から配線１６までの距離が長く構成されることとなる。

なお、上記の絶縁膜の形成工程、パターニング工程、配線の形成工程は、必要に応じて複数回繰り返し行うことができる。通常、ＣＭＯＳ回路等を形成する半導体基板には、３層以上の配線が基板上に形成される。このように複数の配線が層間絶縁膜を介して積層される場合でも、各絶縁膜のパターニング工程においてそれぞれ構造体１２上にある部分を除去することにより、別途、ウインドウ開口工程を設ける必要がなくなる。また、ウインドウ開口工程を別途設ける場合でも、その工程時間を短縮することができるという利点がある。

その後、図３（ｆ）に示すように、フッ化水素酸を含むエッチング液（ＢＨＦ）等によってウエットエッチングを行い、構造体１２の周囲に配置された層間絶縁膜１３及び構造体１２の下層に配置された絶縁層１１を除去し、構造体１２を基板１０からリリースさせる。すなわち、このリリース工程では、開口部１５ｂ及び開口部１７ｂ並びに凹部１３ｂによって構成される窓部の内部に露出した絶縁膜をエッチングして、構造体１２を基板１０の表面及び周囲から離間させ、構造体１２に本来の動作ができるように構成する。

上記のウエットエッチングは基本的に等方性のエッチング処理となるので、構造体１２の周囲や下層だけでなく、上記窓部の内部壁面もエッチングされる。このとき、保護膜１７の端縁１７ｅが層間絶縁膜１３，１５の端縁１３ｅ，１５ｅを内側から覆っているので、保護膜１７の端縁１７ｅによって層間絶縁膜１３，１５の端縁１３ｅ，１５ｅが保護される。特に、保護膜１７は窒化シリコンで構成されるため、酸化シリコンで構成される層間絶縁膜１３，１５よりもエッチング液によるエッチングレートが大幅に低いことから、保護膜１７の端縁１７ｅはこのリリース工程中において層間絶縁膜１３，１５の端縁１３ｅ，１５ｅ上に残留し続ける。

また、保護膜１７の端縁１７ｅは、その下層に設けられた二層の絶縁膜である層間絶縁膜１３と１５の界面Ｐを被覆しているので、このリリース工程において直接に界面Ｐに沿ってエッチング液が配線１４に向けて侵入するといったことを防止できる。すなわち、保護膜１７の端縁１７ｅは、界面Ｐよりさらに下方に延在しているため、エッチング液は、界面Ｐに到達する前に、保護膜１７の端縁１７ｅと層間絶縁膜１３の端縁１３ｅとの界面を通過しなければならないことから、界面Ｐへのエッチング液の侵入の可能性が低減され、また、界面Ｐに侵入したとしてもその侵入深さが低減される。したがって、配線１４の損傷を防止することができる。

さらに、保護膜１７の端縁１７ｅは、その下層に配置された層間絶縁膜１５の端縁１５ｅを完全に覆ってさらに下方に伸びているため、保護膜１７と層間絶縁膜１５の界面Ｑに沿った、空間Ｓから配線１６までの距離を長くすることができる。よって、界面Ｑに沿ったエッチング液の侵入深さをも低減することができ、界面Ｑに沿ってエッチング液が侵入して配線１６に損傷を与えることを防止できる。

このリリース工程を行うことにより、構造体１２は上記開口部１５ｂ、１７ｂ及び当該工程で形成された開口部１３ｃによって形成された空間Ｓ内に配置されることとなる。この空間Ｓは、基板１０上に形成され、構造体１２を本来の動作が可能となるように構成する空間である。

最後に、図３（ｇ）に示すように、保護膜１７の開口部１７ｂ上に封止材１８を形成することにより、上記空間Ｓを密閉する。封止材１８はアクリル樹脂やシリコーン樹脂等の合成樹脂、無機ガラス等の無機化合物等で構成される。この場合、構造体１２の動作態様が気体（空気或いは大気）の影響を受けやすいものであるときには、空間Ｓは減圧され若しくは真空とされた状態で密閉される。なお、この工程は、構造体１２の動作に支障がなければ省略することができる。

なお、上記の各パターニング工程では、等方性エッチングと異方性エッチングのいずれかを適宜に選定して用いることができ、また、ウエットエッチングとドライエッチングを適宜に選定して用いることができる。ドライエッチングでは一般にフッ素系あるいは塩素系のエッチングガスが用いられる。

本実施形態のＭＥＭＳ素子の製造方法によれば、絶縁膜の構造体１２上の部分を各絶縁膜のパターニング工程において同時に除去することで、専用のウインドウ開口工程を省略したり、或いは、ウインドウ開口工程の時間を短縮したりすることができるので、製造時間の低減及び製造コストの低減を図ることができる。

一方、構造体１２のリリース工程では、保護膜１７の端縁１７ｅは、層間絶縁膜１３と１５の端縁１３ｅ，１５ｅを覆っているため、これらの端縁１３ｅ，１５ｅがエッチングされることを低減することができる。また、保護膜１７の端縁１７ｅは界面Ｐを覆っているため、界面Ｐに沿ったエッチング液の侵入を防止でき、配線１４の損傷を防止できる。さらに、保護膜１７の端縁１７ｅは層間絶縁膜１５の端縁１５ｅを覆って下方に延在しているので、界面Ｑに沿った空間Ｓから配線１６までの距離を増大できるため、界面Ｑに沿ったエッチング液の侵入深さをも低減でき、配線１６の損傷を防止できる。

特に、保護膜１７は窒化シリコンで構成されることにより、リリース工程におけるエッチングレートが小さいことから、より確実に配線１４，１６への影響を防止できるため、ＭＥＭＳ素子の信頼性を大幅に高めることができる。なお、窒化シリコンを用いることで耐湿性も良好となるため、素子の信頼性をさらに向上させることができる。

なお、層間絶縁膜１３，１５のパターニングを等方性エッチングで行うことにより、エッチングされた層間絶縁膜１３，１５の構造体１２側の側壁を斜面状に形成できるため、保護膜１７の形成時（成膜時）におけるステップカバレッジ（段差被覆性）の向上を図ることができる。これは、保護膜１７による上記被覆効果をさらに高める役割を果たす。

なお、本発明のＭＥＭＳ素子は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、本実施形態で構造体１２をポリシリコンで形成したが、ＣＭＯＳトランジスタにおけるシリサイド化された他のゲート電極材料を用いるなど、他の素材で構成することができ、他の構成と同じプロセスで同時に形成することもできる。

また、本実施形態では半導体基板（シリコン基板）を用いているが、ガラス基板、ダイヤモンド基板、サファイア基板、セラミック基板等の他の基板を用いることも可能である。

さらに、本発明の実施形態において、ＭＥＭＳを構成する構造体１２を簡略化して示したが、例えば、ＭＥＭＳ共振器を構成する場合には、構造体１２と対向する電極構造を設け、構造体１２に、撓み振動、縦振動等を生じさせることができる。また、構造体１２を静電アクチュエータとなるように構成してもよい。また、構造体１２の撓み振動等の変化を検出することによるジャイロセンサ、加速度センサを構成するようにしてもよい。

実施形態の製造工程を示す概略工程断面図（ａ）、（ｂ）及び（ｃ）。実施形態の製造工程を示す概略工程断面図（ｄ）及び（ｅ）。実施形態の製造工程を示す概略工程断面図（ｆ）及び（ｇ）。比較例の製造工程を示す概略工程断面図（ａ）、（ｂ）及び（ｃ）。

符号の説明

１０…基板、１０ｎ…下部電極、１１…絶縁層（犠牲層）、１２…構造体、１３、１５…層間絶縁膜（絶縁膜）、１４、１６…配線、１７…保護膜（絶縁膜）、１５ａ、１７ａ…開口部、１３ｃ、１５ｂ、１７ｂ…開口部、１３ｂ…凹部、１３ｅ，１５ｅ，１７ｅ…端縁、Ｓ…空間

Claims

基板と、開口部が形成された絶縁膜と、前記絶縁膜上に配置された配線と、前記開口部内部領域の前記基板上に形成された構造体と、を有するＭＥＭＳ素子の製造方法において、
少なくとも一部が犠牲層上に形成された態様で前記構造体を前記基板上に形成する工程と、
前記構造体上の領域を含んで前記絶縁膜である第１絶縁膜を形成する工程と、
前記第１絶縁膜上に前記配線である第１配線を形成する工程と、
前記第１絶縁膜上および前記第１配線上に第２絶縁膜を形成する工程と、
前記第２絶縁膜に前記第１配線を露出するスルーホールをエッチングにて形成し、かつ、前記構造体の上方に前記第２絶縁膜の開口部および前記第１絶縁膜の凹部をエッチングにて形成する工程と、
前記スルーホール内および前記第２絶縁膜上に第２配線を形成する工程と、
前記第１絶縁膜の凹部、前記第２絶縁膜の開口部、前記第２絶縁膜の上面および前記第２配線を覆う窒化シリコン膜を形成する工程と、
前記構造体の上方に前記窒化シリコン膜の開口部をエッチングにて形成する工程と、
前記第１絶縁膜に開口部を形成し、かつ、前記犠牲層を除去して前記構造体をリリースする工程と、を有し、
前記窒化シリコン膜の開口部の端縁は、前記第２絶縁膜と前記第１絶縁膜の界面の開口部の端縁よりも構造体側であることを特徴とするＭＥＭＳ素子の製造方法。
前記窒化シリコン膜の開口部をエッチングにて形成する工程はドライエッチングにより行われ、前記構造体をリリースする工程はウエットエッチングにより行われることを特徴とする請求項１に記載のＭＥＭＳ素子の製造方法。