JP4553611B2 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP4553611B2
JP4553611B2 JP2004073588A JP2004073588A JP4553611B2 JP 4553611 B2 JP4553611 B2 JP 4553611B2 JP 2004073588 A JP2004073588 A JP 2004073588A JP 2004073588 A JP2004073588 A JP 2004073588A JP 4553611 B2 JP4553611 B2 JP 4553611B2
Authority
JP
Japan
Prior art keywords
circuit
circuit device
moisture
sensor unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004073588A
Other languages
English (en)
Other versions
JP2005260191A (ja
Inventor
直輝 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004073588A priority Critical patent/JP4553611B2/ja
Priority to US11/078,370 priority patent/US7342263B2/en
Publication of JP2005260191A publication Critical patent/JP2005260191A/ja
Application granted granted Critical
Publication of JP4553611B2 publication Critical patent/JP4553611B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0025—Protection against chemical alteration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures

Description

本発明は、回路装置に関するものである。
近年、マイクロフォン等のセンサとアプリケーション特定集積回路（ＡＳＩＣ）とが共に搭載された回路装置が提案されている。このような回路装置においては、センサのインテリジェント化を実現することができる。例えば、センサとしてマイクロフォンを搭載したものであれば、音声認証機能、意味変換機能或いはバイリンガル機能等を実現することができる。
上記回路装置としては、例えば特許文献１および非特許文献１に記載されたものがある。これらの文献に記載の回路装置においては、センサとＡＳＩＣとが別々のチップに形成され、両チップはそれぞれシリコン基板キャリア上にフリップチップボンディングにより実装されている。それにより、センサとＡＳＩＣとは、シリコン基板キャリアを介して電気的に接続されている。
特表２００３−５０８９９８号公報 M. Mullenborn et al., "Stacked Silicon Microphones", EUROSENSORS XIV, p. 209-212
しかしながら、上記構成の回路装置は、製造コストが高くなってしまうという問題がある。すなわち、上記構成の回路装置を製造するには、（i）第１の基板にセンサを形成し、第１のチップを作製するためのコスト、（ii）第２の基板上にＡＳＩＣを形成し、第２のチップを作製するためのコスト、および（iii）上記第１および第２のチップをシリコン基板キャリア上に実装するためのコスト、という３種類のコストが少なくとも必要となるため、全体の製造コストが高くなってしまう。
この問題を解決するためには、センサとＡＳＩＣとを同一のチップに形成すればよい。しかしながら、一般に、ＡＳＩＣは、水分や湿気等の浸入を防ぐため外気から極力遮断されていることが好ましいのに対し、センサは、必要な情報をセンシングするために外気に曝されていなければならない。すると、センサとＡＳＩＣとが同一チップに形成された回路装置においては、センサが形成された部分からＡＳＩＣへ水分や湿気等が浸入することが懸念される。もし、ＡＳＩＣ内部に水分や湿気等が侵入すると、層間絶縁膜を介して水分子（Ｈ２Ｏ）が拡散し、配線の腐食およびトランジスタ等の回路素子の劣化につながり、回路装置の信頼性を低下させる原因となってしまう。
そこで、本発明は、製造コストを低く抑えることができ、且つ信頼性の高い回路装置を提供することを目的とする。
本発明による回路装置は、上記課題を解決するために、基板の一部に形成されたセンサ部と、基板上におけるセンサ部の周囲に形成され、センサ部で発生した信号を処理する回路部と、センサ部と回路部との間に設けられた耐湿性部材と、を備えることを特徴とする。
この回路装置においては、センサ部と回路部との間に耐湿性部材が設けられているため、センサ部から回路部へ水分や湿気等が浸入するのを防ぐことができる。これにより、回路部への水分や湿気等の浸入を防ぎつつ、センサ部と回路部とを同一のチップに形成することができる。なお、耐湿性部材の例としては、シールリングが挙げられる。
耐湿性部材は、交互に積層された配線及びコンタクトから構成されており、上記配線及び上記コンタクトは、それぞれ回路部の配線及びコンタクトと同一の材料を用いて形成されていてもよい。この場合、回路部の配線及びコンタクトと同一のプロセスにて耐湿性部材を形成することが可能となるため、回路装置の製造工程が簡略化される。
耐湿性部材は、センサ部側の側面が実質的に平坦であってもよい。この回路装置の製造において、耐湿性部材をエッチングストッパとすることにより、エッチング後の露出面（すなわち上記側面）が平坦状となる。これにより、上記露出面にパッシベーション膜等を被覆する場合、そのカバレッジ効果（被覆効果）を向上させることができる。
基板は、センサ部と回路部とを電気的に接続する導電性層を有していてもよい。この場合、簡易な構成で、センサ部と回路部との間における電気信号の送受信を実現することができる。
上記回路装置は、センサ部と回路部とを電気的に接続するボンディングワイヤを備えていてもよい。この場合も、簡易な構成で、センサ部と回路部との間における電気信号の送受信を実現することができる。
上記回路装置は、回路部を包囲するように設けられた第２の耐湿性部材を備えていてもよい。この場合、回路部の周囲から水分や湿気等が浸入するのを防ぐことができる。これにより、センサ部との間に設けられた耐湿性部材と併せて、回路部への水分や湿気等の浸入をより確実に防ぐことができる。
回路部の上面は、パッシベーション膜により被覆されていてもよい。この場合、回路部の上面から水分や湿気等が浸入するのを防ぐことができる。これにより、センサ部との間に設けられた耐湿性部材と併せて、回路部への水分や湿気等の浸入をより確実に防ぐことができる。
回路部の配線は、多層配線であってもよい。この場合、本発明による回路装置が特に有用となる。
回路部の配線は、Ｃｕを用いて形成されていてもよい。この場合、Ｃｕは低抵抗であるため、回路部の動作の高速化が可能となる。
回路部は、アプリケーション特定集積回路であってもよい。この場合、回路部における複雑な信号処理が可能となる。
センサ部は、マイクロフォンであってもよい。この場合、本発明による回路装置が特に有用となる。
耐湿性部材は、センサ部と回路部とを区画するように連続的に形成されていてもよい。この場合、センサ部から回路部へ水分や湿気等が浸入するのを一層確実に防ぐことができる。
本発明によれば、製造コストを低く抑えることができ、且つ信頼性の高い回路装置が実現される。
以下、図面を参照しつつ、本発明による回路装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明による回路装置の第１実施形態を示す断面図である。また、図２は、本発明による回路装置の第１実施形態を示す平面図である。図１は、図２のＩ−Ｉ線に沿った断面を示している。回路装置１は、半導体基板１０の一部に形成されたセンサ部２０と、半導体基板１０上においてセンサ部２０の周囲に形成された回路部３０と、センサ部２０と回路部３０との間に設けられたシールリング４０（耐湿性部材）とを備えている。
図１に示すように、半導体基板１０の表層の一部には、導電性層１２が形成されている。この導電性層１２は、センサ部２０と回路部３０とを電気的に接続している。なお、半導体基板１０としては、例えばシリコン基板を用いることができる。また、導電性層１２は、例えば拡散層として形成することができる。
センサ部２０は、マイクロフォンであり、ダイヤフラム２２、およびバックプレート電極２４を有している。ダイヤフラム２２は、半導体基板１０の裏面側の一部に凹部が形成されることにより薄板化された部分であり、半導体基板１０の裏面から入射する音波（図１に矢印で示す）の圧力によって振動する。
バックプレート電極２４は、半導体基板１０上においてダイヤフラム２２を覆うように設けられており、ダイヤフラム２２の振動に応じた電気信号を生成する。ここで、バックプレート電極２４は、ダイヤフラム２２との間に一定の間隙（エアギャップ２６）が生じるように設けられている。また、バックプレート電極２４は、半導体基板１０表面上のダイヤフラム２２が形成されていない部分において、導電性層１２と接触している。さらに、バックプレート電極２４には、ダイヤフラム２２の振動によってエアギャップ２６に生じる圧力を逃がすように、音響ホール２８が形成されている。音響ホール２８は、図２に示すように、バックプレート電極２４に格子状に配列されて複数設けられている。
回路部３０は、センサ部２０のダイヤフラム２２で発生した電気信号を処理するＡＳＩＣであり、配線３２、コンタクト３４および絶縁膜３６を有している。配線３２は、多層配線（本実施形態では５層）であり、各層間の配線３２は、コンタクト３４を介して電気的に接続されている。また、最下層の配線３２は、コンタクト３４を介して導電性層１２と接続されている。これにより、センサ部２０のバックプレート電極２４と回路部３０の配線３２とは、導電性層１２を介して電気的に接続される。なお、配線３２およびコンタクト３４の材料としては、例えば、それぞれアルミニウムおよびタングステンを用いることができる。ただし、配線３２の材料としては、タングステンや銅などを用いてもよく、コンタクト３４の材料としては、アルミニウムや銅などを用いてもよい。
絶縁膜３６は、いわゆる層間絶縁膜であり、回路部３０において配線３２、コンタクト３４およびトランジスタ等の回路素子（図示せず）を除く部分に充填されている。
シールリング４０は、配線４２とコンタクト４４とが交互に積層されることにより、構成されている。これらの配線４２およびコンタクト４４は、それぞれ回路部３０における配線３２およびコンタクト３４と同一の材料を用いて形成されている。このシールリング４０は、センサ部２０の外周と回路部３０の内周との間に配され、センサ部２０と回路部３０とを区画するように連続的に形成されている。本実施形態では、センサ部２０の周囲全体が回路部３０により包囲されており、それに伴い、シールリング４０もセンサ部２０の周囲全体を包囲するように設けられている。つまり、センサ部２０の外周に沿ってシールリング４０が設けられ、さらにシールリング４０の外周に沿って回路部３０が設けられていることになる。なお、回路部３０のコンタクト３４は、例えば平面視で正方形（例えば０．２μｍ角程度）となるように形成される。一方、シールリング４０のコンタクト４４は、センサ部２０を包囲するように、ライン状に形成される。また、回路部３０と４０とは半導体基板１０上において一体に形成されており、上述の絶縁膜３６は、回路部３０だけでなくシールリング４０においても、配線４２およびコンタクト４４を除く部分に充填されている。
また、回路部３０およびシールリング４０の上面は、共通のパッシベーション膜５２によって覆われている。このパッシベーション膜５２は絶縁膜３６の側面まで達しており、これによりシールリング４０とセンサ部２０との間にもパッシベーション膜５２が設けられた構成となっている。パッシベーション膜５２としては、ＳｉＮ膜を用いることができる。さらに、本実施形態においては、図２に示すように、回路部３０を包囲するように、回路部３０の外側にもシールリング５４（第２の耐湿性部材）が設けられている。シールリング５４の構成は、上述のシールリング４０と同様である。
次に、回路装置１の効果を説明する。
回路装置１においては、センサ部２０と回路部３０との間にシールリング４０が設けられているため、センサ部２０から回路部３０へ水分や湿気等が浸入するのを防ぐことができる。これにより、回路部３０への水分や湿気等の浸入を防ぎつつ、センサ部２０と回路部３０とを同一のチップに形成することができる。したがって、製造コストを低く抑えることができ、且つ信頼性の高い回路装置１が実現されている。また、シールリング４０により、回路部３０で発生する熱がセンサ部２０に伝わるのを防ぐことができる。これにより、熱に起因するノイズがセンサ部に生じるのを抑制することができる。
シールリング４０は、交互に積層された配線４２及びコンタクト４４から構成されており、配線４２及びコンタクト４４は、それぞれ回路部３０の配線３２及びコンタクト３４と同一の材料を用いて形成されている。これにより、配線３２及びコンタクト３４と同一のプロセスにてシールリング４０を形成することが可能となるため、回路装置１の製造工程が簡略化される。
半導体基板１０は、センサ部２０と回路部３０とを電気的に接続する導電性層１２を有している。これにより、簡易な構成で、センサ部２０と回路部３０との間における電気信号の送受信を実現することができる。
シールリング４０の配線４２は、回路部３０の配線３２と同一の材料を用いて形成されている。これにより、配線４２と配線３２とを同一プロセスにて形成することが可能となるため、回路装置１の製造工程が簡略化される。また、本実施形態では、双方のコンタクト３４，４４も同一材料を用いて形成されているので、回路装置１の製造工程が一層簡略化される。
回路装置１は、回路部３０を包囲するように設けられたシールリング５４を備えているため、回路部３０の周囲からも水分や湿気等が浸入するのを防ぐことができる。これにより、センサ部２０との間に設けられたシールリング４０と併せて、回路部３０への水分や湿気等の浸入をより確実に防ぐことができる。
回路部３０の上面は、パッシベーション膜５２により被覆されている。これにより、回路部３０の上面からも水分や湿気等が浸入するのを防ぐことができる。これにより、シールリング４０およびシールリング５４と併せて、回路部３０への水分や湿気等の浸入をより確実に防ぐことができる。また、ＳｉＮ膜を用いた場合には、パッシベーション膜５２として特に好適に機能させることができる。
回路部３０の配線３２は、多層配線である。一般に、回路部が多層配線である場合には、特に層間絶縁膜同士の界面から水分や湿気等が侵入し易くなるため、単層配線の場合に比して、回路部への水分や湿気等の浸入が一層懸念される。したがって、多層配線の場合、センサ部２０と回路部３０との間にシールリング４０が設けられた、回路装置１が特に有用となっている。このように回路部３０への水分や湿気等の浸入を防ぎつつ多層配線を実現できるため、回路装置１は、回路部３０の集積化および小型化にも適している。
なお、本実施形態においては、多層配線の層数を５としたが、この層数はいくつであってもよい。回路部３０の総トランジスタ数が５００万個レベルであれば、最適の層数は５程度となる。また、多層配線であることは必須ではなく、単層配線であってもよい。
回路部３０は、ＡＳＩＣである。したがって、回路部３０は複雑な信号処理が可能であるため、特に高性能な回路装置１が実現される。
センサ部２０は、マイクロフォンである。この場合、図１に示すように、エアギャップ２６に生じる圧力を大気中に逃がせるように、センサ部２０における半導体基板１０の上部空間は大気中に開放される。このため、センサ部２０から回路部３０への水分や湿気等の進入が特に起こり易くなる。したがって、かかる場合、シールリング４０が設けられた回路装置１が特に有用となる。
また、回路部３０の配線３２としてＣｕ配線を用いた場合、Ｃｕは低抵抗であるため、回路部３０の動作の高速化が可能となる。
続いて、図３〜図５を参照しつつ、図１の回路装置１を製造する方法の一例を説明する。
（工程１）シリコン基板からなる半導体基板１０上に、フォトリソグラフィによりレジストパターンを形成し、その後、イオン注入によりボロンイオン（Ｂ＋）等を注入する。ここで、イオンを注入する領域は、ダイヤフラム２２（図１参照）が形成される領域２２ａ、および導電性層１２が形成される領域１２ａである。これにより、これらの領域１２ａ，２２ａは、導電性の層となる。
イオンの注入条件は、例えば、半導体基板１０の表面から１μｍの深さまでイオンが達するように設定される。ボロンイオンの場合であれば、加速エネルギーは３００ｋｅＶ程度が好ましい。なお、イオン種は、ボロンイオンに限らず、シリコンを導電性にすることができれば、ＧａやＩｎ等の他のIII族元素のイオンであってもよく、ＡｓやＰ等のＶ族元素のイオンであってもよい。当然、注入エネルギーを最適にするためには、イオン毎に別途制御する必要がある。工程１４において後述するように、イオン注入された領域２２ａは、エッチングによりダイヤフラム２２を形成する際のエッチングストッパとなる。したがって、イオンの注入深さは、マイクロフォンの感度を制御する上で、非常に重要なパラメータである。
（工程２）回路部３０が形成される領域３０ａに、トランジスタ等の回路素子を形成する。回路素子の形成方法は、一般的なものと同様である。例えば、トランジスタであれば、素子分離領域の形成、ウェルの形成、ゲート絶縁膜の成膜、ゲート電極の成膜、エッチングによるＭＯＳ構造の形成、ＬＤＤ（Lightly Doped Drain）の形成、スペーサの形成、およびソース・ドレインの形成、という一般的な工程を経て形成することができる。
（工程３）層間絶縁膜３６のうち第１層目を形成する。膜厚は、例えば０．８μｍとされる。また、絶縁膜の形成方法および膜種は特に限定されるものではないが、プラズマＣＶＤ法により形成されたシリコン酸化膜が好適である。なお、このプラズマＣＶＤ法において用いるガスとしては、例えば、モノシランと亜酸化窒素（ＳｉＨ４＋Ｎ２Ｏ）、モノシランと酸素（ＳｉＨ４＋Ｏ２）またはＴＥＯＳ（Tetra-ethoxy-silane）と酸素（ＴＥＯＳ＋Ｏ２）等が挙げられる。成膜温度は、例えば２００〜５００℃とされる。また、トランジスタの段差が大きい場合には、第１層目の層間絶縁膜の形成後に、ＣＭＰ法等により平坦化するとよい。
（工程４）コンタクト３４，４４のうち第１層目のものを形成する。工程３で成膜した絶縁膜上にフォトリソグラフィによりレジストパターンを形成した後、異方性エッチングにより絶縁膜の所定の位置にビアホールを形成する。次に、ＣＶＤ法等を用いてビアホールに金属材を埋め込むことにより、その金属材がコンタクト３４，４４となる。
（工程５）第１層目の層間絶縁膜およびコンタクト上に、金属膜を形成し、フォトリソグラフィおよび異方性エッチングにより金属膜を所定のパターンに加工する。これにより、配線３２，４２のうち第１層目のものを形成する。なお、金属膜の厚さは、例えば０．５μｍ程度とされる。
（工程６）第２層目の層間絶縁膜を形成する（工程３と同様）。
（工程７）コンタクト３４，４４のうち第２層目のものを形成する（工程４と同様）。
（工程８）配線３２，４２のうち第２層目のものを形成する（工程５と同様）。
工程６〜８を繰り返すことにより、多層配線が形成される。（以上、図３（ａ））
（工程９）フォトリソグラフィおよび異方性エッチングにより、領域２０ａに形成された層間絶縁膜を除去する。
（工程１０）半導体基板１０の上面側の全面に、パッシベーション膜５２を形成する。パッシベーション膜５２としてＳｉＮ膜を形成する場合には、例えばプラズマＣＶＤ法を用いることができる。そのとき用いるガスとしては、例えば、モノシランとアンモニア、およびジクロロシランとアンモニア等が挙げられる。また、成膜温度は、例えば３００〜６００℃とされる。なお、パッシベーション膜５２として、ＳｉＮ膜とＳｉＯ２膜との積層構造を形成してもよい。（図３（ｂ））
上記工程９と工程１０とは、順序を入れ替えて行ってもよい。この場合、絶縁膜３６の側面にはパッシベーション膜５２が形成されないことになるが、シールリング４０により、センサ部２０から回路部３０への水分や湿気等の浸入は充分に防止される。
（工程１１）領域２０ａに形成されたパッシベーション膜５２をドライエッチング等により除去した後、例えばリン添加シリコン酸化膜（ＰＳＧ膜）等の犠牲層２６ａを成膜する。膜厚は、例えば２μｍとされる。ＰＳＧ膜の成膜は、工程３で説明したシリコン酸化膜の成膜条件においてガスとしてＰＨ３（フォスフィン）或いはＴＭＰ（トリメチルフォスファイト）を追加することにより、行うことができる。この犠牲層２６ａが成膜された部分は、後にエアギャップ２６となる部分である。（図４（ａ））
（工程１２）スパッタ法或いはメッキ法等を用いて、犠牲層２６ａ全体を覆うように金属膜を成膜する。この金属膜の膜厚は、例えば５μｍとされる。その後、フォトリソグラフィおよびエッチングにより金属膜の所定位置に開口を形成する。これにより、音響ホール２８を有するバックプレート電極２４を形成される。（図４（ｂ））
（工程１３）バックプレート電極２４の音響ホール２８を通じてＨＦ（フッ化水素）等を犠牲層２６ａに流し込むことにより、犠牲層２６ａをエッチング除去する。これにより、エアギャップ２６が形成される。（図５（ａ））
（工程１４）最後に、半導体基板１０の裏面に、領域２０ａが開口されたエッチングマスクを形成し、ＫＯＨまたはＴＭＡＨ等のアルカリエッチング液を用いて等方性エッチングを行う。すると、工程１においてイオンを注入した領域１２ａがエッチングストッパとして機能し、これによりダイヤフラム２２が形成される。以上により、回路装置１を得る。（図５（ｂ））
なお、配線３２，４２としてＣｕ配線を用いる場合は、いわゆるデュアルダマシン法を用いることができる。この方法においては、上記製造方法のうち相違する工程（工程５〜８）についてのみ説明する。
上記工程５においては、第１層目のコンタクト上に第２層目の層間絶縁膜を形成する。また、フォトリソグラフィおよび異方性エッチングにより、第２層目の層間絶縁膜に第１の配線溝を形成する。さらに、その配線溝にメッキ法或いはＣＶＤ法を用いてＣｕを全面に成膜することにより、配線溝にＣｕを埋め込む。その後、ＣＭＰにより配線溝以外の部分のＣｕを除去し、第１のダマシン配線を形成する。
工程６においては、第３層目の層間絶縁膜を形成する（工程３と同様）。
工程７においては、第２のコンタクトホールを形成する。このとき、コンタクトホールには、金属材を埋め込まない。
工程８においては、フォトリソグラフィおよび異方性エッチングを用いて、第３層目の層間絶縁膜に第２の配線溝を形成し、上記第２のコンタクトホールと第２の配線溝にＣｕを埋め込む。これにより、第２のコンタクトと第２のダマシン配線とが同時に形成される。
（第２実施形態）
図６は、本発明による回路装置の第２実施形態を示す断面図である。また、図７は、本発明による回路装置の第２実施形態を示す平面図である。回路装置２は、図１の回路装置１と同様に、センサ部２０、回路部３０、およびそれらの間に設けられたシールリング４０を備えている。さらに、回路装置２は、センサ部２０と回路部３０とを電気的に接続するボンディングワイヤ６２を備えている。具体的には、ボンディングワイヤ６２は、その一端がセンサ部２０のバックプレート電極２４の一部に形成されたボンディングパッド６４ａに接続され、他端が回路部３０の最上層の配線３２上に形成されたボンディングパッド６４ｂに接続されている。ここで、回路部３０を覆っているパッシベーション膜５２は、ボンディングパッド６４ｂを形成するために一部が除去され、開口５２ａが形成されている。なお、本実施形態においては、センサ部２０と回路部３０との間の電気的接続はボンディングワイヤ６２により実現されるため、半導体基板１０に導電性層１２（図１参照）は形成されていない。
回路装置２においても、シールリング４０が設けられているため、センサ部２０から回路部３０へ水分や湿気等が浸入するのを防ぐことができる。したがって、製造コストを低く抑えることができ、且つ信頼性の高い回路装置２が実現されている。
さらに、回路装置２は、センサ部２０と回路部３０とを電気的に接続するボンディングワイヤ６２を備えている。これにより、簡易な構成で、センサ部２０と回路部３０との間における電気信号の送受信を実現することができる。また、この場合、図１の導電性層１２を介して電気信号の送受信を行う場合に比して、抵抗を小さくすることができるため、センサ部２０および回路部３０間における信号の送受信を高速化することが可能となる。
（第３実施形態）
図８は、本発明による回路装置の第３実施形態を示す断面図である。回路装置３は、図１の回路装置１と同様に、センサ部２０、回路部３０、およびそれらの間に設けられたシールリング４０を備えている。回路装置３において半導体基板８０は、ＳＯＩ基板であり、シリコン基板８２上に、埋込み酸化膜８４及びシリコン膜８６が順に積層されて構成されている。
ここで、センサ部２０のダイヤフラム２２は、シリコン基板８２における埋込み酸化膜８４側の表層に形成されている。バックプレート電極２４は、シリコン膜８６に埋め込まれて形成されている。ダイヤフラム２２とバックプレート電極２４との間は、埋込み酸化膜８４が除去されることによりエアギャップ２６となっている。また、ダイヤフラム２２は、導電性層９２，９４を介して回路部３０における最下層のコンタクト３４と電気的に接続されている。導電性層９２は、シリコン基板８２の表層に延在している。また、導電性層９２の一端はダイヤフラムに接し、他端は回路部３０の下方に達している。導電性層９４は、埋込み酸化膜８４及びシリコン膜８６を貫通しており、一端が導電性層９２に、他端がコンタクト３４に接している。一方、バックプレート電極２４は、シリコン膜９６の表層に延在する導電性層９６を介してコンタクト３４と電気的に接続されている。
回路装置３においても、シールリング４０が設けられているため、センサ部２０から回路部３０へ水分や湿気等が浸入するのを防ぐことができる。したがって、製造コストを低く抑えることができ、且つ信頼性の高い回路装置３が実現されている。
さらに、半導体基板８０としてＳＯＩ基板を用いているため、回路装置１の製造工程のように犠牲層２６ａを形成する必要がない。したがって、回路装置３の製造工程を簡略化することができる。
図９および図１０を参照しつつ、図８の回路装置３を製造する方法の一例を説明する。特に説明しない点については、図１の回路装置１の製造工程と同様である。
まず、上述の導電性層９２，９４，９６を形成した半導体基板８０を準備する。このとき、ダイヤフラム２２が形成される領域２２ａ及びバックプレート電極２４が形成される領域２４ａにも導電性層を形成しておく。また、半導体基板８０上に、図１の回路装置１の場合と同様の方法で、回路部３０及びシールリング４０を形成する。さらに、センサ部２０が形成される領域２０ａにおける層間絶縁膜を除去した後、半導体基板８０の上面側の全面にパッシベーション膜５２を形成する。その後、領域２０ａに形成されたパッシベーション膜５２を除去する。（図９（ａ））
次に、領域２４ａに形成された導電性層の所定領域をエッチングすることにより、音響ホール２８を有するバックプレート電極２４を形成する。また、ＨＦ処理により、領域２２ａとバックプレート電極２４との間の埋込み酸化膜８４を除去し、エアギャップ２６を形成する。（図９（ｂ））
最後に、半導体基板８０の裏面側からエッチングすることにより、ダイヤフラム２２を形成する。以上により、回路装置３を得る。（図１０）
（第４実施形態）
図１１は、本発明による回路装置の第４実施形態を示す断面図である。回路装置４は、図１の回路装置１と同様に、センサ部２０、回路部３０、およびそれらの間に設けられたシールリング４０を備えている。この回路装置４においては、シールリング４０におけるセンサ部２０側の側面が実質的に平坦になっている。具体的には、配線４２におけるセンサ部２０側の端面と、コンタクト４４におけるセンサ部２０側の端面とが揃っている。さらに、絶縁膜３６は、側面４０ａよりもセンサ部２０側には設けられておらず、側面４０ａ上に直接パッシベーション膜５２が被覆された構成となっている。
回路装置４においても、シールリング４０が設けられているため、センサ部２０から回路部３０へ水分や湿気等が浸入するのを防ぐことができる。したがって、製造コストを低く抑えることができ、且つ信頼性の高い回路装置４が実現されている。
さらに、シールリング４０の側面４０ａが平坦になっている。このため、回路装置４の製造においては、センサ部２０の層間絶縁膜をエッチング除去する工程においてシールリング４０をエッチングストッパとすることにより、エッチング後の露出面（すなわち側面４０ａ）が平坦状となる。これにより、パッシベーション膜５２のカバレッジ効果（被覆効果）が向上する。したがって、プロセス再現性が良くなるとともに、信頼性の高い回路装置４を得ることができる。
本発明による回路装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、センサ部は、マイクロフォンに限らず、嗅覚センサ等の他のセンサであってもよい。図１２は、嗅覚センサを備えた回路装置の一構成例を示す断面図である。また、図１３は、この回路装置におけるセンサ部７０を示す平面図である。センサ部７０には、有機ポリマーが塗布された測定用カンチレバー７２と、有機ポリマーが塗布されていない参照用カンチレバー７４とが交互に配列されている。カンチレバーは、ピエゾ素子であるポリシリコンを用いて形成されている。参照用カンチレバー７４は、温度変化や圧力変化等を補償するために設けられている。測定用カンチレバー７２および参照用カンチレバー７４からなる対は、複数設けられており、各対には相異なる種類のポリマーが用いられている。なお、本例において測定用カンチレバー７２および参照用カンチレバー７４は、図１３に示すように、ホイートストーンブリッジ回路中に組み込まれているが、他種の回路であってもよい、
上記構成のセンサ部７０においては、測定用カンチレバー７２が臭気（図１２に矢印で示す）に曝されると、におい発生物質と測定用カンチレバー７２上のポリマーとが反応し、ポリマー膜の膨張・収縮が起こる。すると、それに伴い、カンチレバーに撓みが生じる。そして、回路部３０においてカンチレバーからの電気信号を処理することにより、臭気の判定が行われる。ここで、測定用カンチレバー７２および参照用カンチレバー７４からなる対の数を増やすことにより、より多くの種類の臭気を判定することができる。
また、上記実施形態においては、耐湿性部材の一例としてシールリングを示したが、耐湿性部材は必ずしもリング状のものに限られない。例えば、図１４（ａ）及び図１４（ｂ）に示すように、耐湿性部材４１は、センサ部２０の周囲の一部に設けられていてもよい。図１４（ａ）においては、センサ部２０の周囲４辺のうち３辺のみが回路部３０に隣接している。これに伴い、耐湿性部材４１も、センサ部２０周囲のうち、回路部３０に隣接する上記３辺にのみ形成されている。また、図１４（ｂ）においては、センサ部２０の周囲２辺のみが回路部３０に隣接しており、耐湿性部材４１は、その２辺にのみ形成されている。図１４（ａ）及び図１４（ｂ）においても、耐湿性部材４１は、センサ部２０と回路部３０とを区画するように連続的に形成されている。なお、耐湿性部材４１は、例えば、シールリング４０と同様に、配線４２とコンタクト４４とが交互に積層されることにより構成される。
本発明による回路装置の第１実施形態を示す断面図である。 本発明による回路装置の第１実施形態を示す平面図である。 （ａ）および（ｂ）は、図１の回路装置１を製造する方法の一例を説明するための図である。 （ａ）および（ｂ）は、図１の回路装置１を製造する方法の一例を説明するための図である。 （ａ）および（ｂ）は、図１の回路装置１を製造する方法の一例を説明するための図である。 本発明による回路装置の第２実施形態を示す断面図である。 本発明による回路装置の第２実施形態を示す平面図である。 本発明による回路装置の第３実施形態を示す断面図である。 （ａ）および（ｂ）は、図８の回路装置３を製造する方法の一例を説明するための図である。 図８の回路装置３を製造する方法の一例を説明するための図である。 本発明による回路装置の第４実施形態を示す断面図である。 嗅覚センサを備えた回路装置の一構成例を示す断面図である。 図１２の回路装置におけるセンサ部７０を示す平面図である。 （ａ）及び（ｂ）は、実施形態に係る回路装置の変形例を説明するための図である。
符号の説明
１〜４ 回路装置、１０ 半導体基板、１２ 導電性層、２０ センサ部、２２ ダイヤフラム、２４ バックプレート電極、２６ エアギャップ、２６ａ 犠牲層、２８ 音響ホール、３０ 回路部、３２ 配線、３４ コンタクト、３６ 絶縁膜、４０ シールリング、４２ 配線、４４ コンタクト、５２ パッシベーション膜、５４ シールリング、６２ ボンディングワイヤ、６４ａ ボンディングパッド、６４ｂ ボンディングパッド、７０ センサ部、７２ 測定用カンチレバー、７４ 参照用カンチレバー、８０ 半導体基板、８２ シリコン基板、８４ 埋込み酸化膜、８６ シリコン膜、９２ 導電性層、９４ 導電性層、９６ 導電性層。

Claims (6)

  1. 基板の一部に形成されたセンサ部と、
    前記基板上における前記センサ部の周囲に形成され、前記センサ部で発生した信号を処理する回路部と、
    前記センサ部と前記回路部との間に設けられた耐湿性部材と、
    を備え、
    前記耐湿性部材は、交互に積層された配線及びコンタクトから構成されており、
    前記配線及び前記コンタクトは、それぞれ前記回路部の配線及びコンタクトと同一の材料を用いて形成されていることを特徴とする回路装置。
  2. 請求項１に記載の回路装置において、
    前記耐湿性部材は、前記センサ部側の側面が平坦であることを特徴とする回路装置。
  3. 請求項１又は２に記載の回路装置において、
    前記基板は、前記センサ部と前記回路部とを電気的に接続する導電性層を有することを特徴とする回路装置。
  4. 請求項１〜３の何れか一項に記載の回路装置において、
    前記回路部を包囲するように設けられた第２の耐湿性部材を備え、
    前記第２の耐湿性部材は、交互に積層された第２の配線及び第２のコンタクトから構成されており、
    前記第２の配線及び前記第２のコンタクトは、それぞれ前記回路部の配線及びコンタクトと同一の材料を用いて形成されていることを特徴とする回路装置。
  5. 請求項１〜４の何れか一項に記載の回路装置において、
    前記回路部の上面は、パッシベーション膜により被覆されていることを特徴とする回路装置。
  6. 請求項１〜５の何れか一項に記載の回路装置において、
    前記耐湿性部材は、前記センサ部と前記回路部とを区画するように、前記センサ部の周囲全体を包囲して形成されていることを特徴とする回路装置。
JP2004073588A 2004-03-15 2004-03-15 回路装置 Expired - Fee Related JP4553611B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004073588A JP4553611B2 (ja) 2004-03-15 2004-03-15 回路装置
US11/078,370 US7342263B2 (en) 2004-03-15 2005-03-14 Circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004073588A JP4553611B2 (ja) 2004-03-15 2004-03-15 回路装置

Publications (2)

Publication Number Publication Date
JP2005260191A JP2005260191A (ja) 2005-09-22
JP4553611B2 true JP4553611B2 (ja) 2010-09-29

Family

ID=34918663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004073588A Expired - Fee Related JP4553611B2 (ja) 2004-03-15 2004-03-15 回路装置

Country Status (2)

Country Link
US (1) US7342263B2 (ja)
JP (1) JP4553611B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007036922A1 (en) * 2005-09-30 2007-04-05 Timothy Cummins An integrated electronic sensor
US8357958B2 (en) * 2004-04-02 2013-01-22 Silicon Laboratories Inc. Integrated CMOS porous sensor
WO2005095936A1 (en) 2004-04-02 2005-10-13 Timothy Cummins An integrated electronic sensor
JP4544140B2 (ja) * 2005-02-16 2010-09-15 セイコーエプソン株式会社 Ｍｅｍｓ素子
JP4975265B2 (ja) * 2005-04-05 2012-07-11 日本放送協会 圧力センサ及びその製造方法
DE102005046058A1 (de) * 2005-09-27 2007-03-29 Robert Bosch Gmbh Verfahren zur Herstellung einer eine monolithisch integrierte Schaltung unfassende Sensoranordnung und Sensoranordnung
JP4774902B2 (ja) * 2005-10-17 2011-09-21 セイコーエプソン株式会社 Ｍｅｍｓ素子の製造方法
JP5088950B2 (ja) * 2006-11-22 2012-12-05 株式会社船井電機新応用技術研究所 集積回路装置及び音声入力装置、並びに、情報処理システム
US20080238449A1 (en) * 2007-03-27 2008-10-02 Denso Corporation Fluid sensor and impedance sensor
JP5351164B2 (ja) * 2008-07-28 2013-11-27 株式会社アドバンテスト 半導体装置、プローブウエハおよび製造方法
US8669131B1 (en) 2011-09-30 2014-03-11 Silicon Laboratories Inc. Methods and materials for forming gas sensor structures
US9164052B1 (en) 2011-09-30 2015-10-20 Silicon Laboratories Inc. Integrated gas sensor
US8852513B1 (en) 2011-09-30 2014-10-07 Silicon Laboratories Inc. Systems and methods for packaging integrated circuit gas sensor systems
US8691609B1 (en) 2011-09-30 2014-04-08 Silicon Laboratories Inc. Gas sensor materials and methods for preparation thereof
EP2762865A1 (en) * 2013-01-31 2014-08-06 Sensirion Holding AG Chemical sensor and method for manufacturing such a chemical sensor
TWI523808B (zh) * 2014-01-29 2016-03-01 先技股份有限公司 微機電氣體感測裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS64431A (en) * 1986-05-07 1989-01-05 Nippon Denso Co Ltd Semiconductor pressure sensor
JPH05304304A (ja) * 1991-06-06 1993-11-16 Oki Electric Ind Co Ltd 半導体圧力センサとその製造方法
JPH1084145A (ja) * 1996-05-31 1998-03-31 Siemens Ag 圧力センサおよび電気化学的センサを組み合わせたセンサの製造方法
JP2001508940A (ja) * 1996-11-22 2001-07-03 シーメンス アクチエンゲゼルシヤフト マイクロメカニカルセンサ
JP2003508998A (ja) * 1999-09-06 2003-03-04 マイクロトロニック アクティーゼルスカブ シリコンベースのセンサーシステム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1540728B1 (en) * 2002-05-20 2010-12-29 ImagerLabs, Inc. Forming a multi segment integrated circuit with isolated substrates
US6927482B1 (en) * 2003-10-01 2005-08-09 General Electric Company Surface mount package and method for forming multi-chip microsensor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS64431A (en) * 1986-05-07 1989-01-05 Nippon Denso Co Ltd Semiconductor pressure sensor
JPH05304304A (ja) * 1991-06-06 1993-11-16 Oki Electric Ind Co Ltd 半導体圧力センサとその製造方法
JPH1084145A (ja) * 1996-05-31 1998-03-31 Siemens Ag 圧力センサおよび電気化学的センサを組み合わせたセンサの製造方法
JP2001508940A (ja) * 1996-11-22 2001-07-03 シーメンス アクチエンゲゼルシヤフト マイクロメカニカルセンサ
JP2003508998A (ja) * 1999-09-06 2003-03-04 マイクロトロニック アクティーゼルスカブ シリコンベースのセンサーシステム

Also Published As

Publication number Publication date
JP2005260191A (ja) 2005-09-22
US20050199975A1 (en) 2005-09-15
US7342263B2 (en) 2008-03-11

Similar Documents

Publication Publication Date Title
US7342263B2 (en) Circuit device
US7825483B2 (en) MEMS sensor and production method of MEMS sensor
US20150274506A1 (en) MEMS Acoustic Transducer with Silicon Nitride Backplate and Silicon Sacrificial Layer
US8955212B2 (en) Method for manufacturing a micro-electro-mechanical microphone
JP5563186B2 (ja) 半導体装置及びその製造方法
JP2011031385A (ja) Ｍｅｍｓセンサ
TWI592030B (zh) MEMS microphone and its formation method
WO2010092399A2 (en) Integrated mems transducer and circuitry
WO2012122869A1 (zh) Mems麦克风及其形成方法
KR20150105240A (ko) 압력파 및 주변 압력을 감지하기 위한 센서 구조체
CN102637705A (zh) 半导体器件制造方法
JP6532429B2 (ja) 半導体圧力センサ
JP4705964B2 (ja) 半導体装置
JP2008053430A (ja) 半導体装置およびその製造方法
US20220367784A1 (en) Fully-wet via patterning method in piezoelectric sensor
EP3614372A1 (en) Method for manufacturing an air pulse generating element
JP2005051688A (ja) 超音波アレイセンサおよびその製造方法
US8080835B2 (en) Semiconductor device including a capacitance type sensor and method of manufacturing the same
JPWO2018123757A1 (ja) 電子デバイス及びその製造方法
JP4567643B2 (ja) コンデンサ及びその製造方法
US11404378B2 (en) Semiconductor device with buried metal pad, and methods for manufacture
US10665538B2 (en) Semiconductor device
TW201730536A (zh) 微感測器及其製造方法
JP2007123509A (ja) 半導体装置およびその製造方法
CN113629036A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees