JP4161285B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4161285B2 JP4161285B2 JP20876199A JP20876199A JP4161285B2 JP 4161285 B2 JP4161285 B2 JP 4161285B2 JP 20876199 A JP20876199 A JP 20876199A JP 20876199 A JP20876199 A JP 20876199A JP 4161285 B2 JP4161285 B2 JP 4161285B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- oxide film
- semiconductor device
- semiconductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、配線構造を有する半導体装置及びその製造方法に係わり、特に素子駆動を高速に行うのに好適な低容量配線を有する半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
LSIは、例えばシリコン基盤上に形成した多数の半導体素子(以下、単に素子とも、トランジスタともいう)と、これら半導体素子間を電気的に結合して回路を形成する配線部分とに、大きく分けることができる。
LSIの動作速度は、ある素子が次の素子を駆動する速度で決まる。その際、素子が駆動するのは配線容量と次の素子容量の2つである。
【0003】
従来は、素子容量のほうが大きかったので、徹細化すると素子自体の駆動能力が上がり、同時に素子容量が小さくなるので、微細化によって、LSIの駆動能力が上がっていった。ところが、近年実現されている0.25μm以下の微細化されたLSIにおいては、容量の内、配線容量の占める割合がほとんどになってしまい、配線容量をいかに減らすかが問題となっている。
【0004】
この間題に対して、いくつかの方法が試みられている。
LSIの配線は絶縁膜と金属あるいは半導体膜などの導電材料膜を交互に重ねていくことで形成される。上下の金属層はヴィア(VIA)という穴を通して接続される。特に、半導体基盤の素子に直接接触するための穴はコンタクトと呼ばれて区別されることが多いが、基本的には同じことである。
【0005】
配線容量には、配線と基盤間の容量と、隣の配線同士の容量との2つがある。その設計ルールにもよるが、かなりの部分が基盤間との容量なので、絶縁膜の厚さを厚くして配線基盤間の容量を減らすことができる。しかし、穴のアスペクト比(深さと直径との比)が大きくなると、その穴を金属で埋めるのが難しくなるために、この方法では限界がある。
【0006】
そこで、絶縁膜の誘電率の低いものを使って、配線容量を下げることが試みられている。現在一般的に使われている絶縁材料は、シリコン酸化膜(SiO2)であるが、その誘電率は真空の誘電率との比で比べた場合4程度であり、かなり大きな値である。そこで、例えばアモルフアスCFなどの低誘電率材料を絶縁材料に使い、容量を下げることが検討されている。この方法を使えば、基盤間の容量だけでなく、配線間の容量も減らすことができる。しかし、それでも誘電率は真空に比べて2〜3倍あり、誘電率の低減は十分とは言えない。
【0007】
【発明が解決しようとする課題】
ところで、配線の誘電率をほぼ真空と同じにできる空中配線の技術が知られているが、従来この技術は、大電流や高電圧のデバイスについて用いられてきた。この技術を最先端のLSIに用いると、重要な問題が発生して、このままでは用いることができなかった。
従来の空中配線技術は、半導体デバイス自体が大きく、配線自体もそれに合わせて、自重に耐えられる強度があり、特別の支えがなくても、自分で持ちこたえられるのが普通だった。したがって、配線の両端の2個所程度で支持されていれば十分だった。
【0008】
しかし、微細化されたLSIにおいては、繋ぐべき素子間の距離は、配線の太さに比べてはるかに大きい。例えば、配線の太さが0.5μmのとき、配線長が5ミリにも達する場合がある。つまり配線の太さに対して10000倍も長い配線形状となる場合もあり、従来の空中配線技術では配線を実現することは不可能だった。
そこで、本発明は上記課題を解決し、低容量でしかも長さと太さとの比が大きい配線を有する半導体装置及びその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するための手段として、請求項1に記載の本発明の半導体装置は、半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置において、前記半導体素子及び前記フィールド酸化膜上に形成された絶縁層と、前記絶縁層に一部を埋め込まれ、一端は配線されるべき電極に達しており、他端は前記絶縁層から所定の距離離れている棒状の金属から成る一組の主支柱と、前記一組の主支柱の間に所定の間隔で配置された、前記絶縁層及び前記フィールド酸化膜に一部を埋め込まれ、一端は前記フィールド酸化膜内にあり、多端は前記絶縁層から所定の距離離れている棒状の金属から成る副支柱と、前記一組の主支柱の他端と前記副支柱の他端とを結んで形成されている金属膜とからなることを特徴とする半導体装置を提供しようとするものである。
【0010】
また、上記目的を達成するための手段として、請求項3に記載の本発明の半導体装置の製造方法は、半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置の製造方法において、前記半導体素子及び前記フィールド酸化膜上に第1の絶縁層を形成する工程と、前記第1の絶縁層上に第2の絶縁層を形成する工程と、前記第2の絶縁層上に第3の絶縁層を形成する工程と、配線されるべき2つの前記電極上及び前記電極間の所定距離にある前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層を貫いて前記電極及び前記フィールド酸化膜内に達する複数の穴を形成する工程と、前記複数の穴に金属材料を充填し複数の支柱を形成する工程と、前記第3の絶縁層上に前記複数の支柱の一端を連結する所定形状の金属から成る配線材料を形成する工程と、前記第3の絶縁層を除去する工程とからなる事を特徴とする半導体装置の製造方法を提供しようとするものである。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照して説明する。
図1は、本発明の半導体装置の一実施例を示す概略構成断面図である。
以下、理解を容易にするため、概念的に説明する。
【0012】
シリコン基盤1には、複数の素子が形成されており、配線されるべき素子30と素子40の間には、フィールド酸化膜5が形成されている。素子30、40及びフィールド酸化膜5を覆って、シリコン酸化膜6及びシリコン窒化膜7が形成されている。配線されるべき素子30のゲート電極4と素子40のソース・ドレイン拡散層12、及びその間のフィールド酸化膜5の上方には、柱状の金属材料16a,16b,16cが形成されている。柱状の金属材料16a,16b,16cは、シリコン窒化膜7の上方の空中まで飛び出しており、先端は配線材料17で結合されており、配線を形成し電気的に導通している。
【0013】
配線は、その絶縁膜であるシリコン窒化膜7の上の空中を走っており、その周囲は不活性ガス20たとえば窒素ガスで囲まれている。配線は、基盤に接しているいくつかの支柱(すなわち、金属材料16a,16b,16c等)に支えられている。
一方、素子30と素子40を分離しているフィールド酸化膜5上にも支柱があり、配線を支えている。フィールド酸化膜5上の支柱は電気的には配線と同じ電位だが、どこともつながっていない。
【0014】
配線には、空中で自重を支えられる十分な強度及び耐久力が要求されるが、その強度及び耐久力に応じて支柱の間隔や高さ等が決められる。例えば、支柱にタングステン(W)を、配線に銅(Cu)を使えば、これらの材料はメタルの中では硬度が高いことが知られており、数ミクロン〜数十ミクロンの間隔で支柱を置けば十分である。支柱はある程度の高さまで絶縁膜で埋まっており、これにより支柱が動かないように固定する役割を果たしている。
【0015】
このような構造であるから、配線の周囲はほとんどが窒素ガスに囲まれており、誘電率は真空とほぼ同じになり、配線の容量は顕著に滅少して、LSIの動作速度を上げることができる。
次に、本発明の半導体装置の製造方法について説明する。
ではこのような構造はどのように達成することができるのかについて、次に説明する。
【0016】
図2は、本発明の半導体装置の製造方法を説明するための第1工程における半導体装置の概略構成断面図である。
図2に示されるように、シリコン基盤1上に半導体素子30、40(トランジスタ)が形成されている。素子30において、2はソース・ドレイン拡散層を、3はゲート酸化膜を、4はゲート電極をそれぞれ示す。同様に、素子40において、12はソース・ドレイン拡散層を、13はゲート酸化膜を、14はゲート電極をそれぞれ示す。素子30と素子40の間には、フィールド酸化膜5が形成されている。
【0017】
ここで、ゲート長(l1で示される)は、例えば、0.25μmであり、ソース・ドレイン拡散層は、例えば0.8μmである。
素子30と素子40の間の配線を行なう場合、その距離(l2で示される)は、例えば3mmに、極端には5mmに達する場合もある。
【0018】
図3は、本発明の半導体装置の製造方法を説明するための第2工程における半導体装置の概略構成断面図である。
図3に示されるように、まず、素子30、40の形成された基盤1上に、絶縁層である例えば0.6μm程度の膜厚を有するシリコン酸化膜6を、プラズマ又は常圧CVD法を用いて形成する。この後、例えばCMP法を用いて、シリコン酸化膜6を平坦化しておくことが、配線構造の安定化のために好ましい。
【0019】
次に、シリコン酸化膜6上に、絶縁層である例えば0.2μm程度の膜厚を有するシリコン窒化膜7を、プラズマCVD法を用いて形成する。
さらに、この上に、例えば0.4μm程度の膜厚を有するシリコン酸化膜6を、プラズマ又は常圧CVD法を用いて形成する。
これで、3層からなる絶縁膜が形成される。
【0020】
図4は、本発明の半導体装置の製造方法を説明するための第3工程における半導体装置の概略構成断面図である。
次に、支柱を作る部分の絶縁膜を除去する。これには、シリコン酸化膜8の全面にレジストを塗布して、マスク露光・現像処理により穴を開ける部分のレジストを除去し、その後、素子30、40に達する深さまで絶縁膜をエッチングすれば良い。
【0021】
例えば0.4μm直径の穴を、例えば50μm間隔(l3で示してある)でドライエッチングにより形成する。
エッチング条件は、シリコン酸化膜6、8に対しては、例えば圧力500mTorr、RF出力600W、CFH3ガス流量75sccm、CF4ガス流量500sccm、Arガス流量500sccmであり、シリコン窒化膜7に対しては、例えば圧力1500mTorr、RF出力100W、CF4ガス流量25sccm、Arガス流量800sccm、O2ガス流量20sccmである。
【0022】
なお、穴10aはゲート電極4に達しているが、これはタングステン・シリサイドで形成されており、一方、穴10bはソース・ドレイン拡散層12の上部の電極(図示せず)に達しているが、これはポリシリコンで形成されているので、上記のエッチング条件ではエッチングされない。
また、エッチング条件は材質によって分けてもいいし、両方の材質を一度にエッチングできる条件により行なってもよい。
【0023】
素子30、40に達するまでの深さの穴を開けるのであるが、そのばあい,フィールド酸化膜5上の穴10cは、フィールド酸化膜5が基盤表面よりも下にまで深く達しているので、エッチングにより基盤1まで突き抜けてしまうことはない.
【0024】
図5は、本発明の半導体装置の製造方法を説明するための第4工程における半導体装置の概略構成断面図である。
次に、図5に示すように、穴10a、10b、10cに第1の金属、例えばタングステン16a,16b,16cを埋め込む。これは常圧CVD法等を用いて行い、シリコン酸化膜8よりはみ出した部分を工ツチバックして除去する。
【0025】
図6は、本発明の半導体装置の製造方法を説明するための第5工程における半導体装置の概略構成断面図である。
次に、図6に示すように、シリコン酸化膜8の全面に、例えば厚さ0.5μm程度の配線材料である銅膜17を形成する。
【0026】
図7は、本発明の半導体装置の製造方法を説明するための第6工程における半導体装置の概略構成断面図である。
次に、この銅膜17上に、フォトレジストを塗布し、周知の露光技術とエッチング技術を用いて、銅膜17の不要部分を除去する。この時、配線となる銅膜17の幅は、例えば0.5μm程度である。
【0027】
次に、シリコン酸化膜8を溶かすが、シリコン窒化膜7を溶かさないガス、例えば気相弗化水素または液体、 例えば弗化水素酸にLSIをさらすと、シリコン酸化膜8は除去され、図1に示すように、支柱であるタングステン16a,16b,16cに支えられた銅膜17は、剥き出しの配線として形成される。
【0028】
この配線を有するLSIは最終的には、不活性ガス例えば窒素で封止され、配線の変質を防止する。ここで、配線部の誘電率は真空中とほぼ比としくなり、配線の容量は十分に低下し、LSIの高速駆動を行なう事ができる。
なお、金属材料として、タングステンと銅を用いているが、1種類の材料を用いてもよい。また、絶縁膜として3層構造を用いているが、2層構造として上の層を除去する事としてもよい。
【0029】
【発明の効果】
以上説明したように、請求項1に記載の本発明の半導体装置は、半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置において、前記半導体素子及び前記フィールド酸化膜上に形成された絶縁層と、前記絶縁層に一部を埋め込まれ、一端は配線されるべき電極に達しており、他端は前記絶縁層から所定の距離離れている棒状の金属から成る一組の主支柱と、 前記一組の主支柱の間に所定の間隔で配置された、前記絶縁層及び前記フィールド酸化膜に一部を埋め込まれ、一端は前記フィールド酸化膜内にあり、多端は前記絶縁層から所定の距離離れている棒状の金属から成る副支柱と、前記一組の主支柱の他端と前記副支柱の他端とを結んで形成されている金属膜とからなることにより、低容量でしかも長さと太さとの比が大きい配線を有する半導体装置を提供することができるという効果がある。
【0030】
また、以上説明したように、請求項3に記載の本発明の半導体装置の製造方法は、半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置の製造方法において、前記半導体素子及び前記フィールド酸化膜上に第1の絶縁層を形成する工程と、前記第1の絶縁層上に第2の絶縁層を形成する工程と、前記第2の絶縁層上に第3の絶縁層を形成する工程と、配線されるべき2つの前記電極上及び前記電極間の所定距離にある前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層を貫いて前記電極及び前記フィールド酸化膜内に達する複数の穴を形成する工程と、前記複数の穴に金属材料を充填し複数の支柱を形成する工程と、前記第3の絶縁層上に前記複数の支柱の一端を連結する所定形状の金属から成る配線材料を形成する工程と、前記第3の絶縁層を除去する工程とからなる事により、低容量でしかも長さと太さとの比が大きい配線を有する半導体装置の製造方法を提供することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施例を示す概略構成断面図である。
【図2】本発明の半導体装置の製造方法を説明するための第1工程における半導体装置の概略構成断面図である。
【図3】本発明の半導体装置の製造方法を説明するための第2工程における半導体装置の概略構成断面図である。
【図4】本発明の半導体装置の製造方法を説明するための第3工程における半導体装置の概略構成断面図である。
【図5】本発明の半導体装置の製造方法を説明するための第4工程における半導体装置の概略構成断面図である。
【図6】本発明の半導体装置の製造方法を説明するための第5工程における半導体装置の概略構成断面図である。
【図7】本発明の半導体装置の製造方法を説明するための第6工程における半導体装置の概略構成断面図である。
【符号の説明】
1…基盤、2…拡散層、3…ゲート酸化膜、4…ゲート電極、5…フィールド酸化膜、6…シリコン酸化膜、7…シリコン窒化膜、8…シリコン酸化膜、10a…穴、10b…穴、10c…穴、12…拡散層、13…ゲート酸化膜、14…ゲート電極、16a…タングステン、16b…タングステン、16c…タングステン、17…銅膜、20…不活性ガス、
Claims (3)
- 半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置において、
前記半導体素子及び前記フィールド酸化膜上に形成された絶縁層と、
前記絶縁層に一部を埋め込まれ、一端は配線されるべき電極に達しており、他端は前記絶縁層から所定の距離離れている棒状の金属から成る一組の主支柱と、前記一組の主支柱の間に所定の間隔で配置された、前記絶縁層及び前記フィールド酸化膜に一部を埋め込まれ、一端は前記フィールド酸化膜内にあり、多端は前記絶縁層から所定の距離離れている棒状の金属から成る副支柱と、
前記一組の主支柱の他端と前記副支柱の他端とを結んで形成されている金属膜とからなることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、前記絶縁層はシリコン酸化膜及びシリコン窒化膜より構成されており、前記主支柱及び副支柱はタングステンより構成されており、前記金属膜は銅から構成されている事を特徴とする半導体装置。
- 半導体基盤上に形成された複数の半導体素子と半導体素子の各電極を電気的に結合する配線部と半導体素子間に配置されたフィールド酸化膜とから成る半導体装置の製造方法において、
前記半導体素子及び前記フィールド酸化膜上に第1の絶縁層を形成する工程と、
前記第1の絶縁層上に第2の絶縁層を形成する工程と、
前記第2の絶縁層上に第3の絶縁層を形成する工程と、
配線されるべき2つの前記電極上及び前記電極間の所定距離にある前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層を貫いて前記電極及び前記フィールド酸化膜内に達する複数の穴を形成する工程と、
前記複数の穴に金属材料を充填し複数の支柱を形成する工程と、
前記第3の絶縁層上に前記複数の支柱の一端を連結する所定形状の金属から成る配線材料を形成する工程と、
前記第3の絶縁層を除去する工程とからなる事を特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20876199A JP4161285B2 (ja) | 1999-07-23 | 1999-07-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20876199A JP4161285B2 (ja) | 1999-07-23 | 1999-07-23 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001035848A JP2001035848A (ja) | 2001-02-09 |
JP4161285B2 true JP4161285B2 (ja) | 2008-10-08 |
Family
ID=16561660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20876199A Expired - Fee Related JP4161285B2 (ja) | 1999-07-23 | 1999-07-23 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4161285B2 (ja) |
-
1999
- 1999-07-23 JP JP20876199A patent/JP4161285B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001035848A (ja) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3449614B2 (ja) | 集積回路チップ構造及びその製造方法 | |
JP2006511088A (ja) | コンデンサ構成体の製造方法およびコンデンサ構成体 | |
US6924207B2 (en) | Method of fabricating a metal-insulator-metal capacitor | |
JP4425707B2 (ja) | 半導体装置およびその製造方法 | |
KR20060050475A (ko) | 반도체장치 및 그 제조방법 | |
JPH11330230A (ja) | 半導体装置とその製造方法 | |
JP2005038942A (ja) | 貫通電極付き基板、その製造方法及び電子デバイス | |
US6107686A (en) | Interlevel dielectric structure | |
JP4161285B2 (ja) | 半導体装置及びその製造方法 | |
JP2005354046A (ja) | 半導体装置の製造方法 | |
JP3526289B2 (ja) | 半導体装置の製造方法 | |
JPH10247648A (ja) | 半導体装置とその製造方法 | |
KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
JP2000252422A (ja) | 半導体装置及びその製造方法 | |
JPH03263330A (ja) | 半導体装置 | |
JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
JPH11111843A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH10256187A (ja) | 半導体装置及びその製造方法 | |
JP2002141472A (ja) | 半導体装置及びその製造方法 | |
KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
JP2002222857A (ja) | 半導体チップ、デバイス構造体、デバイス構造体の製造方法及び半導体装置の製造方法 | |
JP2002076116A (ja) | 半導体装置及びその製造方法 | |
US7224012B2 (en) | Thin film capacitor and fabrication method thereof | |
JPH04317357A (ja) | 半導体装置の製造方法 | |
KR20030056917A (ko) | 반도체 장치의 커패시터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080627 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080710 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |