JP2002076116A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002076116A
JP2002076116A JP2000265398A JP2000265398A JP2002076116A JP 2002076116 A JP2002076116 A JP 2002076116A JP 2000265398 A JP2000265398 A JP 2000265398A JP 2000265398 A JP2000265398 A JP 2000265398A JP 2002076116 A JP2002076116 A JP 2002076116A
Authority
JP
Japan
Prior art keywords
wiring
sacrificial layer
film
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000265398A
Other languages
English (en)
Inventor
Takashi Kinoshita
隆 木下
Nobuyuki Kawakami
信之 川上
Kohei Suzuki
康平 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2000265398A priority Critical patent/JP2002076116A/ja
Publication of JP2002076116A publication Critical patent/JP2002076116A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 製造工程数を増加させることなく、配線間の
寄生容量を低減した半導体装置及びその製造方法を提供
する。 【解決手段】 表面がシリコン酸化膜2から露出した金
属配線3の表面上及びシリコン酸化膜2上にシリコン窒
化膜4を形成し、このシリコン窒化膜4に金属配線3及
びシリコン酸化膜2を露出する夫々開口部5、6を形成
する。更にシリコン酸化膜7を堆積し、このシリコン酸
化膜7を開口して金属配線3及びシリコン窒化膜4に接
続する夫々配線接続用ビア10及び構造支持用ビア11
を形成する。更にシリコン窒化膜12を形成し、このシ
リコン窒化膜12に配線接続用ビア10及びシリコン酸
化膜7を露出する夫々開口部13、14を形成する。更
にシリコン酸化膜15を堆積し、このシリコン酸化膜1
5を開口してシリコン窒化膜12の開口部13を介して
配線接続用ビア10に接続する第2金属配線15を形成
した後、シリコン酸化膜2、7、15を除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は空中配線を有する半
導体装置及びその製造方法に関する。
【0002】
【従来の技術】LSI(large scale integrated circu
it:集積回路)の微細化に伴い、トランジスタ及びキャ
パシタ等の回路内の各要素素子を電気的に接続する金属
配線の配線幅及び配線間の間隔も微細化が進んでいる。
特に、配線間隔が微細化すると、配線と配線との間に発
生する寄生容量が増大し、配線の電位を目的の値に上昇
させるために必要な充電電荷が増大する。このことか
ら、配線中を電送される信号の遅延が起きる。この信号
遅延の問題は、通常、積層配線構造の上層部に位置する
配線長が大きい配線(グローバル配線)程顕著であり、
微細化によるトランジスタの高速度化の利点を配線の欠
陥が相殺するという事態に至っている。
【0003】配線の間隔及び配線長を一定にしつつ、上
記寄生容量を低減するには、配線間に充填される材質、
即ち層間絶縁膜の誘電率を低くすることが最も効果的な
方法である。この方法によって、旧来のシリコン酸化膜
よりも誘電率が低いフッ素化シリコン酸化膜、フッ素化
アモルファスカーボン膜、及びAPE(ポリアリエーテ
ル)を主成分とした薄膜に代表される絶縁膜、又はポー
ラス構造を有する絶縁膜が開発され、層間絶縁膜として
使用されている。
【0004】層間絶縁膜の低誘電率化という観点から
は、配線間に気体が充填されるか、又は配線を真空に保
持することが最も低い誘電率(比誘電率1.0)を実現
する方法であるため、所謂空中配線を形成する方法があ
る。例えば、特開平11−126820号公報に記載の
半導体装置の製造方法によれば、層間絶縁膜(犠牲層)
としてアモルファスカーボンを使用し、多層配線を支え
る構造材としてシリコン窒化膜を使用しこのシリコン窒
化膜上に多層配線を形成し、更に犠牲層の効率的な除去
を目的として両層間絶縁膜の貫通孔を形成した後、この
貫通孔を通して活性酸素に暴露することにより、犠牲層
を除去して空中配線を形成している(従来例1)。図3
(a)及び(b)並びに図4(a)及び(b)は、従来
例1に記載の半導体装置の製造方法をその工程順に示す
断面図である。
【0005】図3(a)に示すように、シリコン基板1
01にはトレンチ分離膜102により仕切られた領域に
MOSトランジスタが形成されている。即ち、基板10
1表面の所定領域に拡散層103が形成され、この拡散
層103に挟まれる領域の基板101上にはゲート絶縁
膜105及びゲート電極106が形成され、更に、これ
らのゲート絶縁膜105及びゲート電極106の側壁に
はサイドウォール104が形成されている。また、ゲー
ト電極106間にはゲート配線106aが形成されてい
る。このように形成されたMOSトランジスタを有する
シリコン基板101上に更に基板被覆膜107が形成さ
れ、この基板被覆膜107上にはプラグ形成用仮設膜と
なる下側カーボン膜110a、下側SiO2膜109
a、上側カーボン膜110bを順次体積する。次に、下
側SiO2膜109aをエッチングストッパーとして上
側カーボン膜110bに配線用溝を形成する。そして、
この配線用溝の底部から拡散層103に達するコンタク
トホールを開口し、配線用溝及びコンタクトホール内に
バリアメタル113を形成し、更にCu合金膜117を
充填し、上側カーボン膜110bに第1配線層を形成
し、下側カーボン膜110aに第1配線層と拡散層10
3とを接続するプラグを形成する。
【0006】その後、図3(b)に示すように、上側カ
ーボン層110b上に上側SiO2膜109bを形成
し、更に、下側カーボン層110a形成から配線層を形
成する工程を繰り返すことにより、第1配線層上に第2
及び第3配線層及びプラグを形成する。そして、最上面
には保護膜となる上側SiO2膜109aを形成する。
【0007】次に、図4(a)に示すように、最上層上
側SiO2膜109bに開口を形成し、第3配線層のパ
ット部を露出させると共にゲート配線106aに接続す
るダミー開口130を形成する。
【0008】その後、図4(b)に示すように、酸素プ
ラズマのアッシングにより上層及び下層のカーボン膜1
10a及び110bを除去する。これにより、バリアメ
タル113及びCu金属膜117からなる配線層同士の
間に空気層140が形成され、これが誘電率が1.0の
低誘電率膜となる。
【0009】従来は、絶縁膜中に埋設される形態の配線
では配線の側壁が層間絶縁膜に構造的に固定されている
ため、配線内に導入された内部応力によるゆがみは顕著
には現れなかった。しかし、一般には配線となる金属薄
膜は、薄膜形成時に導入された内部応力が配線形成後に
も保持されている。従って、従来例1のように、空中に
保持される配線には、内部応力によるゆがみが顕著に発
現するという問題点がある。
【0010】従来例1に開示されているような一般的な
空中配線の構造では、配線間を電気的に接続する配線プ
ラグ(ビア)が各層の配線を支える構造材を兼ねてお
り、一般的に、このような配線プラグは配線間の電気的
な状況を最適化する目的のためだけに設計されているた
め、内部応力により変形しようとする配線を構造的に支
えるための最適な強度を有するプラグとはなりがたい。
このため、従来のLSIの設計手法による配線構造をそ
のまま空中配線化した場合、配線同士の接触及び断裂が
観測されている。即ち配線デザインによっては、空気層
部分が多くなり、配線の変形及び破壊が生じてしまう。
【0011】なお、このような配線の変形及び破壊は、
例えば溶液等による犠牲層の除去後の乾燥工程において
表面張力によってもたらされる場合もある。しかし、表
面張力は超臨界流体へ置換することによって除去できる
ため、表面張力による構造破壊はほぼ完全に防止するこ
とできる。従って、空中配線の変形及び破壊等に最も影
響を与えるのは配線の構造強度である。
【0012】更に、従来例1においては、犠牲層となる
第1の絶縁膜の除去に使用する反応性の溶液又は気体が
効率よく進入できるようにするために、犠牲層は少なく
とも各層毎にできるだけ多くの箇所で連続している必要
があり、設計の自由度が低くなるという問題点がある。
【0013】空中配線の設計には、上記のような最適配
線配置及び最適構造配置を同時に実現する最適ビア配線
を検討する必要がある。しかし、典型的な配線構成をラ
イブラリとして有効利用する現在の設計手法では、多様
な種類の配線を短期間に設計するため、新たな最適化パ
ラメータの導入は大幅なコスト増につながる。このた
め、電気接続と構造支持とを独立に設計することを可能
にする方法が特開平11−330230号公報に開示さ
れている(従来例2)。従来例2に記載の半導体装置の
製造方法においては、配線接続用のビアが形成された層
と同一層内に絶縁層で構成された支柱を独立に形成して
いる。
【0014】
【発明が解決しようとする課題】しかしながら、従来例
2に記載されるような同一層内に複数の材質からなるビ
アを形成することは、プロセス工程の大幅な増大をもた
らすという問題点がある。
【0015】プロセス数を低減する目的で電気接続用の
プラグと同じ金属からなる構造支持用ビアを使用する場
合は、この金属構造支持用ビアと配線とを絶縁する手段
が必要である。また、絶縁手段を施したとしても、構造
支持用ビアが導体で且つ薄い絶縁層を介して上下の配線
に同時に接している場合、この上下の配線間の寄生容量
が局所的に大きくなるため、例えば上層の配線に励起さ
れる信号電位が下層の配線に伝播する所謂クロストーク
が生じるという問題点がある。従って、導体構造支持用
ビアの配置はこの寄生容量を低減するようなものでなけ
ればならない。
【0016】本発明はかかる問題点に鑑みてなされたも
のであって、製造工程数を増加させることなく、配線間
の寄生容量を低減した半導体装置及びその製造方法を提
供することを目的とする。
【0017】
【課題を解決するための手段】本発明に係る半導体装置
は、素子が形成された基板の上方に配置され絶縁膜とそ
の上の配線層からなる配線部と、前記絶縁膜を挿通して
前記配線部とその下方の導体部とを接続する前記配線接
続用ビアと、前記絶縁膜とその下層との間に介在し前記
配線接続様ビアと共に前記配線部をその下層に対して中
空状態で支持する構造支持用ビアと、を有し、前記配線
接続用ビア及び構造支持用ビアが同一の導電性材料によ
り形成されていることを特徴とする。
【0018】本発明においては、配線と導体部とが中空
を介して接続されているため、配線が有する寄生容量が
極めて小さい。また、配線部を支持する構造支持用ビア
は、配線層接続用ビアと同一導電性材料から形成されて
いるため強度が高い。
【0019】前記配線接続用ビアは金属配線又は前記基
板上に形成された素子を構成する電極と接続されるもの
とすることができる。本発明における前記導体部とは、
中空状態に保持された絶縁膜及び配線層からなる配線
部、基板上若しくは層間絶縁膜上に形成された配線層、
又は基板上に形成された素子を構成する電極若しくは素
子に接続する電極のいずれであってもよい。
【0020】前記構造支持用ビアは例えば導体部が形成
されていない領域上に形成される。構造支持用ビアを、
例えば下層配線等の導体部にオーバーラップしないよう
に配置することにより、構造支持用ビアを形成すること
による配線間等の寄生容量を低減することができる。
【0021】本発明に係る半導体装置の製造方法は、基
板上方に形成された導体部上に第1犠牲層を形成し前記
導体部表面を露出させる工程と、全面に第1層間絶縁膜
を形成しこの第1層間絶縁膜を開口して前記導体部及び
前記第1犠牲層を露出する夫々第1及び第2開口部を形
成する工程と、全面に第2犠牲層を形成しこの第2犠牲
層を開口して前記導体部及び第1層間絶縁膜を露出する
夫々第3及び第4開口部を形成する工程と、前記第3及
び第4開口部に金属を埋込み夫々配線接続用ビア及び構
造支持用ビアを形成する工程と、全面に第2層間絶縁膜
を形成しこの第2層間絶縁膜を開口して前記配線接続用
ビア及び第2犠牲層を露出する夫々第5及び第6開口部
を形成する工程と、前記第2犠牲層上に前記第5開口部
を介して前記配線接続用ビアに接続する金属配線を形成
する工程と、前記犠牲層を除去する工程と、を有するこ
とを特徴とする。
【0022】本発明においては、配線層間を絶縁膜では
なく空気層として配線間の寄生容量を低減した半導体装
置を形成する際、配線間を接続する配線接続用ビアと、
配線層間を支持する構造支持用ビアとを同一の金属膜か
ら形成するため、構造支持用ビアの強度が高く犠牲層を
除去しても配線を変形及び破壊することがないと共に同
一工程で両ビアを形成することができるため、製造が容
易である。
【0023】前記導体部は絶縁膜及び配線層からなる配
線部、又は基板上に形成された素子の電極とすることが
できる。
【0024】また、前記層間絶縁膜はシリコン酸化膜又
はシリコン窒化膜であり、前記犠牲層は、シリコン酸化
膜、アモルファスカーボン膜、ダイヤモンドライクカー
ボン膜、フッ素化アモルファスカーボン膜、非フッ素系
ポリマー、又はフッ素系ポリマーを主成分とする絶縁膜
とすることができる。本発明の非フッ素系ポリマーとし
ては、例えばポリアリエーテル、ベンゾシクロブデン
(BCB)、又はポリイミド等を使用することができ
る。また、フッ素系ポリマーとしては、フッ素化ポリイ
ミド、テトラフルオロエチレン、シクロパーフルオロカ
ーボン、フッ素化ポリアリエーテル、又はフッ素化パソ
レン等を使用することができる。
【0025】更に、前記第3及び第4開口部に金属を埋
込み夫々金属配線接続用ビア及び構造支持用ビアを形成
する工程は、前記第3及び第4開口部並びに前記第2犠
牲層上に1種以上の金属を積層する工程と、この金属膜
が前記第2犠牲層の表面上に残留しないように加工する
工程と、を有してもよい。
【0026】更にまた、前記第2金属配線を形成する工
程は、前記第5及び第6開口部並びに第2層間絶縁膜上
に第3犠牲層を形成する工程と、この第3犠牲層をパタ
ーニングして配線用溝を形成する工程と、前記配線用溝
に金属を埋込み、前記配線用溝以外の金属膜を除去する
工程と、を有してもよい。
【0027】また、前記犠牲層を除去する工程は、前記
犠牲層を選択的に除去する1種以上の液体に浸漬する工
程と、前記液体を超臨界流体に置換し、乾燥する工程
と、を有してもよい。
【0028】更に、前記犠牲層は気体に暴露することに
より除去してもよい。
【0029】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。図2(e)は、
本発明の実施例に係る半導体装置を示す断面図である。
【0030】図2(e)に示すように、例えばトランジ
スタ等の素子が形成された半導体基板(図示せず)上に
層間絶縁膜としてシリコン窒化膜1が形成されている。
このシリコン窒化膜1には、前記素子又は半導体基板上
に形成された配線等に接続するコンタクトプラグ(図示
せず)が形成されている。更に、このシリコン窒化膜1
上には前記コンタクトプラグ等に接続する第1金属配線
3が形成され、更にこの第1金属配線3上には層間絶縁
膜(第1層間絶縁膜)としてシリコン窒化膜4が形成さ
れている。そして、シリコン窒化膜4上には、金属から
なる複数個の構造支持用ビア11が形成されており、こ
の構造支持用ビア11上に層間絶縁膜(第2層間絶縁
膜)であるシリコン窒化膜12が形成されている。更
に、シリコン窒化膜12、4を貫通して、第1金属配線
3に接続する配線接続用ビア10が形成されている。こ
の配線接続用ビア10及び構造支持用ビア11は、金属
等の同一の導電性材料から形成されている。そして、シ
リコン窒化膜1、4の間の第1金属配線3以外の領域
と、シリコン窒化膜4、12の間の配線接続用ビア10
及び構造支持用ビア11以外の領域は空気層となってい
る。また、シリコン窒化膜12及びシリコン窒化膜4に
は、夫々開口部14及び開口部6が形成されている。ま
た、最上層のシリコン窒化膜12上には配線接続用ビア
に接続する第2金属配線16が形成されている。このシ
リコン窒化膜12及び第2金属配線16から配線部が構
成される。
【0031】本実施例においては、金属配線間に比誘電
率が小さい空気層が形成されているため配線間の寄生容
量が小さいと共に、配線層間の構造を支持する構造支持
用ビア11が金属からなるため強度が高く、配線が変形
したり、破壊したりすることがない。
【0032】次に、本発明の実施例に係る半導体装置の
製造方法について説明する。図1(a)乃至(f)及び
図2(a)乃至(e)は、本発明の第1の実施例の半導
体装置の製造方法をその工程順に示す断面図である。
【0033】図1(a)に示すように、素子等が形成さ
れた基板(図示せず)上に層間絶縁膜であるシリコン窒
化膜1が形成され、更にこのシリコン窒化膜1上に、第
1犠牲層としてシリコン酸化膜2が形成されている。な
お、本実施例では、空気層を形成するための犠牲層とし
てシリコン酸化膜、層間絶縁膜としてシリコン窒化膜を
使用したものとしたが、犠牲層としては、例えばシリコ
ン窒化膜を使用してもよい。また、層間絶縁膜として
は、アモルファスカーボン膜、ダイヤモンドライクカー
ボン膜、フッ素化アモルファスカーボン膜、例えばポリ
アリエーテル、ベンゾシクロブデン(BCB)、若しく
はポリイミド等の非フッ素系ポリマー、又は、例えばフ
ッ素化ポリイミド、テトラフルオロエチレン、シクロパ
ーフルオロカーボン、フッ素化ポリアリエーテル、若し
くはフッ素化パソレン等のフッ素系ポリマーを主成分と
する絶縁膜等を使用することもできる。
【0034】シリコン窒化膜1上にはシリコン酸化膜2
に埋設されて、表面がシリコン酸化膜2から露出するよ
うにCMP加工された第1金属配線3が形成されてい
る。この金属配線は、例えば銅及び窒化タンタルの積層
構造とすることができる。そして、シリコン酸化膜2及
び金属配線3の上にプラズマCVD法により第1層間絶
縁膜であるシリコン窒化膜4を形成する。
【0035】次に、図1(b)に示すように、シリコン
窒化膜4上にフォトリソグラフィにより開口形成用のパ
ターン(図示せず)を形成し、プラズマエッチングによ
り選択的に開口部のシリコン窒化膜4を除去する。この
とき、底部に金属配線3が露出した開口部5は配線接続
用ビアの底部になり、また、底部にシリコン酸化膜2が
露出した開口部6は犠牲層であるシリコン酸化膜2を除
去するための開口部となる。
【0036】次いで、図1(c)に示すように、プラズ
マCVD法により第2犠牲層のシリコン酸化膜7を形成
するそして、図1(d)に示すように、シリコン酸化膜
7上にフォトリソグラフィにより開口形成用のパターン
を形成し、プラズマエッチングにより選択的に開口部の
シリコン酸化膜7を除去する。これにより、底部に金属
配線3が露出した開口部8及び底部にシリコン窒化膜4
が露出した開口部9を形成する。
【0037】次に、図1(e)に示すように、スパッタ
リング法により窒化タンタル及び銅をシリコン酸化膜7
の開口部8、9に被覆し、更にメッキ法により銅を厚膜
化して開口部8、9を埋め込んだ後、CMPにより表面
の金属膜を取り除く。これにより、シリコン酸化膜7に
金属膜が埋設され、且つその表面がシリコン酸化膜7と
同一表面に露出する構造が形成される(シングルダマシ
ン法)。こうして開口部8には上層金属配線と下層金属
配線の第1金属配線3とを接続する配線接続用ビア10
を形成し、また、開口部9には上層及び下層の層間絶縁
膜を支持する構造支持用ビア11を形成する。構造支持
用ビア11は、ビア11が形成される開口部9の底部の
シリコン窒化膜4を介して下層の金属配線3とが重なら
ないように設計されている。
【0038】その後、図1(f)に示すように、プラズ
マCVD法により、第2層間絶縁膜のシリコン窒化膜1
2を形成する。
【0039】そして、図2(a)に示すように、このシ
リコン窒化膜12上にフォトリソグラフィにより開口形
成用のパターン(図示せず)を形成し、プラズマエッチ
ングにより選択的に開口部のシリコン窒化膜12を除去
する。このとき底部に配線接続用ビア10が露出した開
口部13は配線接続用ビア10の頂部に、また、底部に
シリコン酸化膜7が露出した開口部14は犠牲層である
シリコン酸化膜7、2除去用の開口部になる。ことの
き、構造支持用ビア11は開口部が設けられないため上
層配線とは絶縁される。これにより、同一のプロセスで
配線接続用ビア10及び構造支持用ビア11の各ビア構
造の選択及び犠牲層除去用の開口部14を形成すること
ができる。
【0040】次に、図2(b)に示すように、プラズマ
CVD法により、第3犠牲層のシリコン酸化膜15を形
成する。
【0041】そして、図2(c)に示すように、シリコ
ン酸化膜15上にフォトリソグラフィにより、開口形成
用パターン(図示せず)を形成し、プラズマエッチング
により選択的にシリコン酸化膜15を除去して配線用溝
を形成する。
【0042】次いで、図2(d)に示すように、シリコ
ン酸化膜15が除去された配線用溝にスパッタリング法
により窒化タンタル及び銅を被覆し、更にメッキ法によ
り銅を厚膜化して配線用溝を埋め込んだ後、CMPによ
り表面の金属膜を取り除く。これにより、シリコン酸化
膜15に埋設され、且つその表面がシリコン酸化膜15
と同一表面に露出する構造の第2金属配線16が形成さ
れる。
【0043】その後、図2(e)に示すように、シリコ
ン酸化膜15、7、2を選択的に除去できる溶液、例え
ばバッファードフッ酸溶液に浸漬することにより、犠牲
層のシリコン酸化膜15、7、及び2を除去する。そし
て、この溶液を純水に置換した後、更にアルコールに置
換し、密閉高圧容器内で、例えば超臨界炭酸ガス等の超
臨界流体に置換した後、常圧炭酸ガス状態で取り出すこ
とにより、表面張力により変形及び破壊されることなく
空中配線構造を形成することができる。
【0044】本実施例においては、金属配線の形成には
所謂銅及び窒化タンタルを使用したシングルダマシン法
を使用したが、従来のアルミニウム配線に使用されてい
るようなエッチング法を使用して配線を形成した後、シ
リコン酸化膜を形成し、シリコン酸化膜をCMP加工す
るか、又はSOGを塗布後にエッチバックする等して同
様に配線を形成することもできる。
【0045】また、本実施例においては、層間絶縁膜1
上に第1金属配線3及び第2金属配線16の2層の金属
配線を形成したが、同様の方法にて3層以上の金属配線
を形成することもできる。また、第2金属配線は配線接
続用ビア10により半導体基板上の素子の電極、又は層
間絶縁膜上に形成された金属配線に接続する場合も同様
に製造することができる。
【0046】次に、本発明の製造方法の効果について説
明する。下記表1に本発明の製造工程と、従来例1及び
従来例2に記載されている製造工程とを比較して示す。
【0047】
【表1】
【0048】従来例2においては、配線接続用ビアとは
別工程にて絶縁体の構造支持用ビアを形成するためにプ
ロセス数が大幅に増加しているのがわかる。一方、本発
明においては、配線接続用のビアと構造支持用のビアと
が同一の材質により構成され、両ビア構造を同一の製造
工程で形成することができるため、構造支持用のビアを
シリコン酸化膜のような異なる材質で形成するよりも製
造工程を簡略化することができる。
【0049】また、配線接続用のビアと構造支持用のビ
アとを選択する第2層間絶縁膜の加工時に、同時に中空
化工程における犠牲層除去用の薬液又はガス等を浸透す
るための開口部も形成することができる。この開口部を
各層で任意の位置に設けることができるため、従来例1
に記載される各層の面内同一箇所を一度に貫通する開口
の形成方法と比較して、各層の配線配置の自由度を高め
ることができる。
【0050】更に、構造支持用ビアを形成する際、構造
支持用のビアが例えばその上層の配線の一部を支持して
いる状態で、その構造支持用ビアの底部の第2層間絶縁
膜を介した下層には配線が存在しないような位置を容易
に選択できる。即ち、構造支持用ビアは下層配線3にオ
ーバーラップしないように配置することができる。この
ような上下層の配線のいずれかにのみ接近したビアの配
置にすることにより、構造支持用ビアを形成することに
よる配線間の寄生容量を低減することができる。
【0051】
【発明の効果】以上詳述したように、本発明によれば、
配線接続用のビアと構造支持用のビアとを同一の製造工
程で形成することができるため、製造工程を簡略化する
ことができる。また、中空化工程における犠牲層除去用
の薬液又はガス等を浸透する開口を各層で任意の位置に
設けることができるため、各層の配線配置の自由度を高
めることができる。更に、構造支持用のビアは、その下
層には配線が存在しない位置を容易に選択でき、構造支
持用ビアによる配線間の寄生容量を低減することができ
る。
【図面の簡単な説明】
【図1】(a)乃至(f)は、本発明の実施例に係る半
導体装置の製造方法をその工程順に示す断面図である。
【図2】(a)乃至(e)は、同じく、本発明の実施例
に係る半導体装置の製造方法を示す図であって、図1
(a)乃至(f)に示す工程の次の工程をその工程順に
示す断面図である。
【図3】(a)及び(b)は、従来例1に記載の半導体
装置の製造方法をその工程順に示す断面図である。
【図4】(a)及び(b)は、同じく、従来例1に記載
の半導体装置の製造方法をその工程順に示す図であっ
て、図3(a)及び(b)の次の工程を示す断面図であ
る。
【符号の説明】
1、4、12;シリコン窒化膜 2、7、15;シリコン酸化膜 3、16;金属配線 5、6;開口部 8、9、13、14;開口部 10;配線接続用ビア 11;構造支持用ビア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 康平 兵庫県神戸市西区高塚台1丁目5番5号 株式会社神戸製鋼所神戸総合技術研究所内 Fターム(参考) 5F033 HH11 HH32 JJ11 JJ32 KK11 KK32 MM01 MM12 MM13 NN06 NN07 NN08 NN39 PP15 PP27 PP28 PP33 QQ09 QQ12 QQ31 QQ37 QQ48 RR01 RR04 RR06 RR11 RR21 RR22 RR30 SS15 XX25 XX33 5F043 AA31 BB22 DD12 DD30 GG03

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 素子が形成された基板の上方に配置され
    絶縁膜とその上の配線層からなる配線部と、前記絶縁膜
    を挿通して前記配線部とその下方の導体部とを接続する
    配線接続用ビアと、前記絶縁膜とその下層との間に介在
    し前記配線接続様ビアと共に前記配線部をその下層に対
    して中空状態で支持する構造支持用ビアと、を有し、前
    記配線接続用ビア及び構造支持用ビアが同一の導電性材
    料により形成されていることを特徴とする半導体装置。
  2. 【請求項2】 前記配線接続用ビアは金属配線と接続さ
    れていることを特徴とする請求項1に記載の半導体装
    置。
  3. 【請求項3】 前記配線接続用ビアは前記基板上に形成
    された素子に接続されていることを特徴とする請求項1
    に記載の半導体装置。
  4. 【請求項4】 前記構造支持用ビアは導体部が形成され
    ていない領域上に形成されていることを特徴とする請求
    項1乃至3のいずれか1項に記載の半導体装置。
  5. 【請求項5】 基板上方に形成された導体部上に第1犠
    牲層を形成し前記導体部表面を露出させる工程と、全面
    に第1層間絶縁膜を形成しこの第1層間絶縁膜を開口し
    て前記導体部及び前記第1犠牲層を露出する夫々第1及
    び第2開口部を形成する工程と、全面に第2犠牲層を形
    成しこの第2犠牲層を開口して前記導体部及び第1層間
    絶縁膜を露出する夫々第3及び第4開口部を形成する工
    程と、前記第3及び第4開口部に金属を埋込み夫々配線
    接続用ビア及び構造支持用ビアを形成する工程と、全面
    に第2層間絶縁膜を形成しこの第2層間絶縁膜を開口し
    て前記配線接続用ビア及び第2犠牲層を露出する夫々第
    5及び第6開口部を形成する工程と、前記第2犠牲層上
    に前記第5開口部を介して前記配線接続用ビアに接続す
    る金属配線を形成する工程と、前記犠牲層を除去する工
    程と、を有することを特徴とする半導体装置の製造方
    法。
  6. 【請求項6】 前記導体部は前記基板上に形成された配
    線層であることを特徴とする請求項5に記載の半導体装
    置の製造方法。
  7. 【請求項7】 前記導体部は基板上に形成された素子の
    電極であることを特徴とする請求項5に記載の半導体装
    置の製造方法。
  8. 【請求項8】 前記層間絶縁膜はシリコン酸化膜又はシ
    リコン窒化膜であり、前記犠牲層は、シリコン酸化膜、
    アモルファスカーボン膜、ダイヤモンドライクカーボン
    膜、フッ素化アモルファスカーボン膜、非フッ素系ポリ
    マー、又はフッ素系ポリマーを主成分とする絶縁膜であ
    ることを特徴とする請求項5乃至7のいずれか1項に記
    載の半導体装置の製造方法。
  9. 【請求項9】 前記第3及び第4開口部に金属を埋込み
    夫々金属配線接続用ビア及び構造支持用ビアを形成する
    工程は、前記第3及び第4開口部並びに前記第2犠牲層
    上に1種以上の金属を積層する工程と、この金属膜が前
    記第2犠牲層の表面上に残留しないように加工する工程
    と、を有することを特徴とする請求項5乃至8のいずれ
    か1項に記載の半導体装置の製造方法。
  10. 【請求項10】 前記金属配線を形成する工程は、前記
    第5及び第6開口部並びに第2層間絶縁膜上に第3犠牲
    層を形成する工程と、この第3犠牲層をパターニングし
    て配線用溝を形成する工程と、前記配線用溝に金属を埋
    込み前記配線用溝以外の金属膜を除去する工程と、を有
    することを特徴とする請求項5乃至9に記載の半導体装
    置の製造方法。
  11. 【請求項11】 前記犠牲層を除去する工程は、前記犠
    牲層を選択的に除去する1種以上の液体に浸漬する工程
    と、前記液体を超臨界流体に置換し、乾燥する工程と、
    を有することを特徴とする請求項5乃至10のいずれか
    1項に記載の半導体装置の製造方法。
  12. 【請求項12】 前記犠牲層は気体に暴露することによ
    り除去することを特徴とする請求項5乃至11のいずれ
    か1項に記載の半導体装置の製造方法。
JP2000265398A 2000-09-01 2000-09-01 半導体装置及びその製造方法 Pending JP2002076116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000265398A JP2002076116A (ja) 2000-09-01 2000-09-01 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000265398A JP2002076116A (ja) 2000-09-01 2000-09-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002076116A true JP2002076116A (ja) 2002-03-15

Family

ID=18752669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000265398A Pending JP2002076116A (ja) 2000-09-01 2000-09-01 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002076116A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902999B2 (en) 2002-05-22 2005-06-07 Matsushita Electric Industrial Co., Ltd. Pattern formation method
WO2020066841A1 (ja) * 2018-09-27 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置及び半導体装置の製造方法
JP2023504051A (ja) * 2020-10-15 2023-02-01 テンセント・テクノロジー・(シェンジェン)・カンパニー・リミテッド エアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902999B2 (en) 2002-05-22 2005-06-07 Matsushita Electric Industrial Co., Ltd. Pattern formation method
WO2020066841A1 (ja) * 2018-09-27 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置及び半導体装置の製造方法
JP2023504051A (ja) * 2020-10-15 2023-02-01 テンセント・テクノロジー・(シェンジェン)・カンパニー・リミテッド エアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法
JP7377358B2 (ja) 2020-10-15 2023-11-09 テンセント・テクノロジー・(シェンジェン)・カンパニー・リミテッド エアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法

Similar Documents

Publication Publication Date Title
US6177329B1 (en) Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets
US7176124B2 (en) Method for fabricating electronic device
US7220652B2 (en) Metal-insulator-metal capacitor and interconnecting structure
US8624399B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8274155B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20060183280A1 (en) Metal-insulator-metal capacitors and methods of forming the same
US7417319B2 (en) Semiconductor device with connecting via and dummy via and method of manufacturing the same
JP2009038388A (ja) 局部エッチング阻止物質層を有するビットラインスタッド上のビットラインランディングパッドと非境界コンタクトとを有する半導体素子及びその製造方法
JP2002319625A (ja) 半導体装置及びその製造方法
US20070042600A1 (en) Method for fabricating semiconductor device
US6309958B1 (en) Semiconductor device and method of manufacturing the same
US7932187B2 (en) Method for fabricating a semiconductor device
JP2006060166A (ja) 電子デバイス及びその製造方法
JP4615846B2 (ja) 半導体装置
JP3526289B2 (ja) 半導体装置の製造方法
KR101742176B1 (ko) 반도체 소자 및 그 제조 방법
KR100679257B1 (ko) 매립형 커패시터의 제조방법
JP2005079513A (ja) 半導体装置及びその製造方法
KR100571391B1 (ko) 반도체 소자의 금속 배선 구조의 제조 방법
JP2002076116A (ja) 半導体装置及びその製造方法
US20040192008A1 (en) Semiconductor device including interconnection and capacitor, and method of manufacturing the same
JPH08306784A (ja) 半導体装置およびその製造方法
JP2001189383A (ja) 半導体素子の金属配線並びにその製造方法
JP2006019379A (ja) 半導体装置及びその製造方法
JP2002141472A (ja) 半導体装置及びその製造方法