JP7377358B2 - エアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法 - Google Patents

エアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法 Download PDF

Info

Publication number
JP7377358B2
JP7377358B2 JP2022530953A JP2022530953A JP7377358B2 JP 7377358 B2 JP7377358 B2 JP 7377358B2 JP 2022530953 A JP2022530953 A JP 2022530953A JP 2022530953 A JP2022530953 A JP 2022530953A JP 7377358 B2 JP7377358 B2 JP 7377358B2
Authority
JP
Japan
Prior art keywords
photoresist layer
photoresist
substrate
air bridge
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022530953A
Other languages
English (en)
Other versions
JP2023504051A (ja
Inventor
ジャン，ウエンロォン
ヤン，チュホォン
ホアイ，サイナン
ジォン，ヤルォイ
ジャン，ションユィ
フェン，ジィアグォイ
ション，カンリン
ウ，ビアオ
ホアン，ヨンダン
チェン，シアオ
ディン，スゥナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Publication of JP2023504051A publication Critical patent/JP2023504051A/ja
Application granted granted Critical
Publication of JP7377358B2 publication Critical patent/JP7377358B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/82—Current path
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

本願は、２０２０年１０月１５日に中国特許庁に出願した出願番号が２０２０１１１０５６１３．３号の中国特許出願に基づく優先権を主張するものであり、その全内容を本願に参照により援用する。
本発明の実施例は、超伝導量子チップの技術分野に関し、特にエアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法に関する。
寄生容量などの回路内の不要な容量を減らしてデバイスの性能を向上させるために、電子デバイス製品にエアブリッジ構造が導入されることはよくある。関連技術におけるエアブリッジ、特に超伝導エアブリッジの製造は、主にフォトレジストのリフロー特性を利用してフォトレジストをアーチ状に製造し、その上に材料を堆積させて、二次的な塗布、露光及び現像を行い、エアブリッジ構造の位置にレジストを覆い、且つ他の位置の材料をエッチングし、フォトレジスト除去液を使用して全てのフォトレジストを除去してエアブリッジを形成する。しかし、この製造方法により得られたエアブリッジ構造が期待される要求を満たさないため、電子デバイス製品の歩留まりが低下する場合がある。
本発明の実施例は、従来方法の欠点を鑑み、期待される形状のエアブリッジ構造を形成し、電子デバイス製品の歩留まりを向上させることができる、エアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法を提供する。
本発明の実施例では、エアブリッジ構造の製造方法であって、基板を提供し、前記基板に第１のフォトレジスト構造を形成するステップであって、前記第１のフォトレジスト構造は、第１のフォトレジスト層及び第２のフォトレジスト層を含み、前記第１のフォトレジスト構造には、前記第１のフォトレジスト層及び前記第２のフォトレジスト層を貫通する少なくとも１つの第１の開口が設けられ、前記第１の開口は、前記第２のフォトレジスト層を貫通し、且つアンダーカット構造を有する第１のサブ開口と、前記第１のフォトレジスト層を貫通する第２のサブ開口と、を含む、ステップと、前記第１の開口に位置するブリッジ支持構造を形成するように、前記第１のフォトレジスト構造が形成された前記基板に無機のブリッジ支持材料層を堆積し、前記第１のフォトレジスト構造を剥離するステップと、前記基板の前記ブリッジ支持構造が形成された表面に第２のフォトレジスト構造を形成するステップであって、前記第２のフォトレジスト構造は、第３のフォトレジスト層を含み、第２のフォトレジスト構造には、前記第３のフォトレジスト層を貫通する少なくとも１つの第２の開口が設けられ、前記ブリッジ支持構造は、前記第２の開口内に位置し、前記第２の開口は、前記エアブリッジ構造を形成するために使用される、ステップと、前記エアブリッジ構造を形成するように、前記第２のフォトレジスト構造が形成された前記基板にエアブリッジ材料層を堆積し、前記第２のフォトレジスト構造を剥離して前記ブリッジ支持構造を解放するステップと、を含む、エアブリッジ構造の製造方法を提供する。
本発明の実施例では、上記のエアブリッジ構造の製造方法を含む、超伝導量子チップの製造方法を提供する。
本発明の実施例では、上記のエアブリッジ構造の製造方法により製造された、エアブリッジ構造を提供する。
本発明の実施例では、上記のエアブリッジ構造を含む、超伝導量子チップをさらに提供する。
関連技術と比べて、本発明の実施例は、少なくとも以下の有利な効果を有する。
本実施例に係るエアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法は、無機材料を使用してブリッジ支持構造を形成し、第１のフォトレジスト構造を調整してブリッジ支持構造の形状を調整することができるため、期待される形状のエアブリッジ構造を取得することができる。また、ブリッジ支持構造を形成する過程での温度が高くなりすぎないため、高温変化によるフォトレジストの特性が変化し、除去が困難になる問題を回避することができ、高温の温度に敏感なデバイスの特性への影響を回避することができる。さらに、エアブリッジ材料層をエッチングせずに、第２のフォトレジスト構造を剥離することでエアブリッジ構造を形成するため、エッチングによるエアブリッジ構造の損傷、及びエアブリッジ構造と基板上の回路との接続不良を防止することができ、エアブリッジ構造の製品性能を効果的に向上させることができるため、電子デバイス製品の歩留まりを向上させることができる。
本発明の実施例に係るエアブリッジ構造の製造方法の概略的なフローチャートである。 図１に示すエアブリッジ構造の製造方法におけるステップＳ１の概略的なフローチャートである。 図２に示すエアブリッジ構造の製造方法におけるステップＳ１の流れに対応するプロセスの概略図である。 図１に示すエアブリッジ構造の製造方法におけるステップＳ２の概略的なフローチャートである。 図４に示すエアブリッジ構造の製造方法におけるステップＳ２の流れに対応するプロセスの概略図である。 図１に示すエアブリッジ構造の製造方法におけるステップＳ３の概略的なフローチャートである。 図６に示すエアブリッジ構造の製造方法におけるステップＳ３の流れに対応するプロセスの概略図である。 図１に示すエアブリッジ構造の製造方法におけるステップＳ４の概略的なフローチャートである。 図８に示すエアブリッジ構造の製造方法におけるステップＳ４の流れに対応するプロセスの概略図である。 本発明の実施例に係るエアブリッジ構造の断面の概略図である。 本発明の実施例に係る分離式のエアブリッジ構造のブリッジ支持構造を解放する前の走査型電子顕微鏡図である。 本発明の実施例に係る被覆式のエアブリッジ構造のブリッジ支持構造を解放する前の走査型電子顕微鏡図である。 本発明の実施例に係る分離式のエアブリッジ構造のブリッジ支持構造を解放した後の走査型電子顕微鏡図である。 本発明の実施例に係る被覆式のエアブリッジ構造のブリッジ支持構造を解放した後の走査型電子顕微鏡図である。 （符号の説明） １ 基板； ２ 第１のフォトレジスト構造；２０１ 第１のフォトレジスト層；２０２ 第２のフォトレジスト層；Ｔ１ 第１の開口；Ｔ１１ 第１のサブ開口；Ｔ１２ 第２のサブ開口； ３ ブリッジ支持材料層；３０１ ブリッジ支持構造；３０２ 剥離すべきブリッジ支持材料部； ４ 第２のフォトレジスト構造；４０１ 第３のフォトレジスト層；Ｔ２ 第２の開口； ５ エアブリッジ材料層；５０１ エアブリッジ構造；５０１１ 橋梁部；５０１２ 橋台部；５０１３ アプローチ部；５０２ 剥離すべきエアブリッジ材料部。
以下は、図面を参照しながら本発明の実施例を詳細に説明する。図面では、同一又は類似の符号は、同一、若しくは類似の構成要素、又は同一、若しくは類似の機能を有する構成要素を示す。さらに、既知の技術の詳細な説明が本発明の図示された特徴に不要である場合、それは省略される。図面を参照して以下に説明する実施例は、例示的なものであり、本発明を説明するためにのみ使用され、本発明への限定として解釈することはできない。
以下の説明では、全ての可能な実施例のサブセットを説明する「幾つかの実施例」が参照されるが、「幾つかの実施例」は、全ての可能な実施例の同じサブセット又は異なるサブセットであってもよく、衝突しない限り、それぞれと組み合わせることができることが理解される。
当業者は、特に明記しない限り、本明細書で使用される単数形「１つ」、「１個」、「前記」及び「該」も複数形を含んでもよいことを理解することができる。なお、本発明の明細書で使用される「含む」という用語は、記載された特徴、整数、ステップ、操作、要素及び／又は構成要素の存在を意味するが、その他の特徴、整数、ステップ、操作、要素、構成要素、及び／又はこれらのグループの存在又は追加を排除するものではない。
別段の定義がない限り、本明細書で使用される全ての技術的及び科学的用語は、本発明の技術分野の当業者によって一般的に理解されるものと同一の意味を有する。本明細書で使用される用語は、本発明の実施例を説明することのみを目的としており、本発明を限定することを意図するものではない。
本発明の実施例を詳細に説明する前に、本発明の実施例に含まれる名詞及び用語を説明する。本発明の実施例に含まれる名詞及び用語は、以下の解釈に適用可能である。
分離式のエアブリッジ構造：隣接するエアブリッジ構造が接続しておらず、それぞれが独立したエアブリッジであることを意味する。
被覆式のエアブリッジ構造：少なくとも２つのエアブリッジ構造が接続し、一体的にエアブリッジを形成することを意味する。
アンダーカット構造：英語の「ｕｎｄｅｒｃｕｔ」の中国語訳であり、フォトレジストの構造の１つであり、フォトレジストの下部が上部よりも広く、側壁が上部から下部に向かって徐々に外側に拡張し、フォトレジストの断面が台形又は「凸」字状などの形状を有することを意味する。
基部フォトレジスト：フォトレジストで塗布された基板表面の界面のフォトレジストは、基板の加熱、現像の際に化学反応、空気中での酸化などの様々な要因により変性し、一般的現像剤に溶解しなくなり、「残留フォトレジスト」の１つである。マイクロナノ加工の分野では、通常、フォトレジスト除去剤などを用いる化学的又は物理的エッチング方法を利用して基部フォトレジストを除去する。
関連技術では、通常、フォトレジストのリフロー特性を用いてエアブリッジ構造を製造するが、得られたエアブリッジ構造の形態を調整することが難しく、フォトレジストのリフロー温度（８０℃～３００℃）は比較的に高い。このため、温度に敏感なデバイスに非常に大きな影響を与えるため、フォトレジストの特性が変化しやく、除去されにくく、製品内の温度に敏感なデバイスの特性に影響を与え、例えば、超伝導量子チップにおけるビットとされる超伝導トンネル接合部が１５０℃を超えると、特性が大きく変化する。高温リフロー後のフォトレジストは、炭化などの特性変化を起こしやすく、生成された成分を後続の解放プロセスで完全に除去することは困難である。さらに、エアブリッジ材料層をエッチングする必要があり、エッチングプロセスでは、直接底部の回路構造を貫通するようにエッチングし、エアブリッジの橋台と回路とを切り離す可能性がある。これらの問題により、得られたエアブリッジ構造が期待される要求を満たさないため、電子デバイス製品の歩留まりが低下する場合がある。
上記の問題を鑑み、本発明の実施例は、エアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法を提供する。
以下は、幾つかの実施例を参照しながら、本発明の実施形態の態様、及び本発明の実施形態の態様が上記の技術的問題をどのように解決するかを詳細に説明する。
本発明の実施例は、エアブリッジ構造の製造方法を提供する。図１に示すように、本発明の実施例に係るエアブリッジ構造の製造方法は、以下のステップを含む。
ステップＳ１：基板を提供し、基板に第１のフォトレジスト構造を形成する。第１のフォトレジスト構造は、第１のフォトレジスト層及び第２のフォトレジスト層を含み、第１のフォトレジスト構造には、第１のフォトレジスト層及び前記第２のフォトレジスト層を貫通する少なくとも１つの第１の開口が設けられ、第１の開口は、第２のフォトレジスト層を貫通し、且つアンダーカット構造を有する第１のサブ開口と、第１のフォトレジスト層を貫通する第２のサブ開口と、を含む。
ステップＳ２：第１の開口に位置するブリッジ支持構造を形成するように、第１のフォトレジスト構造が形成された基板に無機のブリッジ支持材料層を堆積し、第１のフォトレジスト構造を剥離する。
幾つかの実施例では、第１のフォトレジスト構造が剥離された後、第１のフォトレジスト構造に位置するブリッジ支持材料も同時に剥離される。
ステップＳ３：基板のブリッジ支持構造が形成された表面に第２のフォトレジスト構造を形成する。第２のフォトレジスト構造は、第３のフォトレジスト層を含み、第２のフォトレジスト構造には、第３のフォトレジスト層を貫通する少なくとも１つの第２の開口が設けられ、ブリッジ支持構造は、第２の開口内に位置し、第２の開口は、エアブリッジ構造を形成するために使用される。
ステップＳ４：エアブリッジ構造を形成するように、第２のフォトレジスト構造が形成された基板にエアブリッジ材料層を堆積し、第２のフォトレジスト構造を剥離してブリッジ支持構造を解放する。
幾つかの実施例では、ブリッジ支持構造を解放することは、ブリッジ支持構造を除去することを意味する。例えば、ブリッジ支持構造を解放するために、化学的エッチング法を使用して、ブリッジ支持構造の材料と反応可能なガスを導入し、反応によりブリッジ支持構造の材料を除去する。
上記のエアブリッジ構造を利用することで、無機材料を使用してブリッジ支持構造を形成し、第１のフォトレジスト構造を調整してブリッジ支持構造の形状を調整することができるため、期待される形状のエアブリッジ構造を取得することができる。また、ブリッジ支持構造を形成する過程での温度が高くなりすぎないため、高温変化によるフォトレジストの特性が変化し、除去が困難になる問題を回避することができ、高温の温度に敏感なデバイスの特性への影響を回避することができる。さらに、エアブリッジ材料層をエッチングせずに、第２のフォトレジスト構造を剥離することでエアブリッジ構造を形成するため、エッチングによるエアブリッジ構造の損傷、及びエアブリッジ構造と基板上の回路との接続不良を防止することができ、エアブリッジ構造の製品性能を効果的に向上させることができるため、電子デバイス製品の歩留まりを向上させることができる。
幾つかの実施例では、図２及び図３に示すように、本実施例に係るエアブリッジ構造の製造方法では、ステップＳ１は以下のステップを含んでもよい。
ステップＳ１０１：基板１を提供し、基板１に対して洗浄及び酸化処理を行い、洗浄及び酸化処理後の基板１に第１のフォトレジスト層２０１を塗布し、第１のベーク処理を行う。
幾つかの実施例では、純粋な酸素雰囲気、又は酸素ガス及びアルゴンガスの雰囲気で基板１の表面を酸化し、基板１の表面に所定の厚さを有する酸化物層を形成する。
実際に実施する際に、第１のフォトレジスト層２０１を基部フォトレジストとして、ステップＳ１０１は、以下のステップを含んでもよい。洗浄及び酸化処理後の基板１に厚さがｈ１の第１のフォトレジスト層２０１を塗布し、第１のフォトレジスト層２０１のソフトベーク温度で前記第１のベーク処理を行う。ここで、５ｈ１≦Ｈ１≦６ｈ１、Ｈ１はブリッジ支持構造３０１の高さである。
ステップＳ１０２：第１のフォトレジスト層２０１の基板１から離れた表面に第２のフォトレジスト層２０２を塗布し、第２のベーク処理を行う。
幾つかの実施例では、第２のフォトレジスト層２０２をパターン化構造層として、ステップＳ１０２は以下のステップを含んでもよい。
第１のフォトレジスト層２０１の基板１から離れた表面に厚さがｈ２の第２のフォトレジスト層２０２を塗布し、第２のフォトレジスト層２０２のソフトベーク温度で第２のベーク処理を行う。ここで、ｈ１＋ｈ２＞Ｈ１。
ステップＳ１０３：第２のフォトレジスト層２０２に対して露光不足処理を行い、第２のフォトレジスト層２０２に対してプリベーク処理を行う。
幾つかの実施例では、ステップＳ１０３は以下のステップを含んでもよい。紫外線露光又はレーザ直接書き込みのプロセスにより第２のフォトレジスト層２０２に対して露光不足処理を行い、第２のフォトレジスト層２０２のプリベーク温度で第２のフォトレジスト層２０２に対してプリベーク処理を行う。
ここで、実際に実施する際に、第１のマスクＭ１を使用して第２のフォトレジスト層２０２に対して露光不足処理を行う。
ステップＳ１０４：第２のフォトレジスト層２０２を貫通し、且つアンダーカット構造を有する少なくとも１つの第１のサブ開口Ｔ１１を形成するように、露光不足処理及びプリベーク処理後の第２のフォトレジスト層２０２を現像して定着する。第１のフォトレジスト層２０１は、第２のフォトレジスト層２０２を現像して定着する際の反応に関与しない。
幾つかの実施例では、ステップＳ１０４は以下のステップを含んでもよい。２０℃～２５℃の温度で１．５％未満の濃度でＴＭＡＨ現像液内で現像を９０秒間～１５０秒間行い、脱イオン水の定着液内で定着を４０秒間以上行う。
ステップＳ１０５：第１のフォトレジスト層２０１を貫通する少なくとも１つの第２のサブ開口Ｔ１２を形成するように、現像及び定着後の第２のフォトレジスト層２０２をマスクとして第１のフォトレジスト層２０１をエッチングする。第２のサブ開口Ｔ１２の基板１での正投影は、第１のサブ開口Ｔ１１の基板１での正投影内に位置し、第１の開口Ｔ１は、第１のサブ開口Ｔ１１及び第２のサブ開口Ｔ１２を含む。
幾つかの実施例では、ステップＳ１０５は以下のステップを含んでもよい。第１のフォトレジスト層２０１を貫通する少なくとも１つの第２のサブ開口Ｔ１２を形成するように、現像及び定着後の第２のフォトレジスト層２０２をマスクとして、物理的エッチング方法、化学的エッチング方法、又は物理的エッチングと化学的エッチングとを組み合わせた方法のうちの少なくとも１つを使用して、第１のフォトレジスト層２０１をエッチングする。
本実施例に係るエアブリッジ構造５０１の製造方法では、第１のフォトレジスト層２０１を基部フォトレジストとして使用し、第２のフォトレジスト層２０２をパターン化構造層として使用することで、第１の開口Ｔ１の形状を容易に調整することができるため、エアブリッジ構造５０１の形状を調整することができる。
幾つかの実施例では、図４及び図５に示すように、上記のエアブリッジ構造の製造方法では、ステップＳ２は以下のステップを含んでもよい。
ステップＳ２０１：電子ビーム蒸着法又は熱蒸着法を使用して、第１のフォトレジスト構造２が形成された基板１に二酸化ケイ素、ニッケル－金合金、酸化亜鉛、酸化アルミニウム又は酸化銅を堆積して無機のブリッジ支持材料層３を形成する。
ブリッジ支持材料層３は、ブリッジ支持構造３０１、及び第１のフォトレジスト構造２を覆う剥離すべきブリッジ支持材料部３０２を含む。
幾つかの実施例では、上記のブリッジ支持材料は、室温の初期条件下で成長することができ、条件を満たすブリッジ支持材料層３は、成長温度が８０℃を超えない条件下で得ることができる。
ステップＳ２０２：第１の開口Ｔ１に位置するブリッジ支持構造３０１を形成するように、ブリッジ支持材料層３が堆積された基板１をフォトレジスト剥離液に入れ、２０℃～１００℃の温度で第１のフォトレジスト構造２を剥離する。
ここで、実際に実施する際に、第１のフォトレジスト構造２が剥離された後、第１のフォトレジスト構造２に位置する剥離すべきブリッジ支持材料部３０２も同時に剥離される。
上記のエアブリッジ構造の製造方法では、二酸化ケイ素などの無機材料をブリッジ支持構造３０１の材料として使用することで、第１のフォトレジスト２を調整することによってブリッジ支持構造３０１の形状を容易に調整することができるため、期待される形状のエアブリッジ構造を取得することができる。また、ブリッジ支持構造３０１を形成するための二酸化ケイ素などの無機材料の温度は比較的低いため、フォトレジストが高温変化の影響を受けることによって除去が困難になる問題を回避することができ、製品における温度に敏感なデバイスへの影響を回避することができる。
幾つかの実施例では、図６及び図７に示すように、上記のエアブリッジ構造の製造方法では、Ｓ３は以下のステップを含んでもよい。
ステップＳ３０１：基板１のブリッジ支持構造３０１が形成された表面に第３のフォトレジスト層４０１を塗布し、第３のベーク処理を行う。
幾つかの実施例では、ステップＳ３０１は以下のステップを含んでもよい。基板１のブリッジ支持構造３０１が形成された表面に厚さがｈ３の第３のフォトレジスト層４０１を塗布し、第３のフォトレジスト層４０１のソフトベーク温度で第３のベーク処理を行う。ここで、Ｈ１＋Ｈ２≦３ｈ３、Ｈ１はブリッジ支持構造３０１の高さであり、Ｈ２はエアブリッジ構造の厚さである。
ステップＳ３０２：第３のフォトレジスト層４０１に対して露光不足処理を行い、第３のフォトレジスト層４０１に対してプリベーク処理を行う。
幾つかの実施例では、ステップＳ３０２は以下のステップを含んでもよい。紫外線露光又はレーザ直接書き込みのプロセスにより第３のフォトレジスト層４０１に対して露光不足処理を行い、第３のフォトレジスト層４０１のプリベーク温度で第３のフォトレジスト層４０１に対してプリベーク処理を行う。
ステップＳ３０３：第３のフォトレジスト層４０１を貫通し、且つアンダーカット構造を有する少なくとも１つの第２のサブ開口Ｔ２を形成するように、露光不足処理及びプリベーク処理後の第３のフォトレジスト層４０１を現像して定着する。
幾つかの実施例では、ステップＳ３０３は以下のステップを含んでもよい。２０℃～２５℃の温度で２．３８％のＴＭＡＨ現像液内で現像を３０秒間～４５秒間行い、室温で脱イオン水定着を４０秒間以上行う。
ステップＳ３０４：現像及び定着後の第３のフォトレジスト層４０１をマスクとしてエッチング処理を行い、第２の開口Ｔ２における基板１での残留フォトレジスト及び酸化物層を除去する。
幾つかの実施例では、ステップＳ３０４は以下のステップを含んでもよい。現像及び定着後の第３のフォトレジスト層４０１をマスクとして、物理的エッチング方法、化学的エッチング方法、又は物理的エッチングと化学的エッチングとを組み合わせた方法の少なくとも１つを使用してエッチング処理を行い、第２の開口Ｔ２における基板１での残留フォトレジスト及び酸化物層を除去する。前のステップで基板１に対して酸化処理を行っており、基板１の表面に特定の厚さの酸化物層が形成されているため、このステップにおいてエッチングにより酸化物層を除去するプロセスのエッチング時間を制御することができ、基板１における既存の回路構造の損傷を回避することができる。
上記のエアブリッジ構造５０１の製造方法では、現像及び定着後の第３のフォトレジスト層４０１をマスクとして第２の開口Ｔ２における基板１での残留フォトレジスト及び酸化物層をエッチングすることで、第２の開口Ｔ２に露出された基板１を清潔、且つ酸化されていない状態にさせることができ、後に堆積されるエアブリッジ材料と基板１上の回路との間の接続性を向上させることができる。
幾つかの実施例では、図８及び図９に示すように、上記のエアブリッジ構造の製造方法では、ステップＳ４は以下のステップを含んでもよい。
ステップＳ４０１：電子ビーム蒸着法又は分子線蒸着法を使用して、第２のフォトレジスト構造４が形成された基板１にエアブリッジ材料層５を堆積する。
幾つかの実施例では、エアブリッジ材料層５は、銅、アルミニウム、銀などの金属、及びそれらの合金であってもよい。エアブリッジ材料層５は、エアブリッジ構造５０１及び剥離すべきエアブリッジ材料部５０２を含む。
ステップＳ４０２：ブリッジ支持構造３０１を有するエアブリッジ構造５０１を形成するように、２０℃～１００℃の温度で浸漬法又は超音波法を使用して、エアブリッジ材料層５が堆積された基板１から第２のフォトレジスト構造４を剥離する。
幾つかの実施例では、浸漬法を使用して第２のフォトレジスト構造４を剥離する際に、使用される浸漬溶液は、エアブリッジ構造５０１の材料と反応しない。
ステップＳ４０３：エアブリッジ構造５０１を形成するように、化学的エッチング法を使用してブリッジ支持構造３０１を解放する。エッチングガスは、ブリッジ支持構造３０１の材料と反応することができ、且つエアブリッジ構造５０１の材料と反応しない。
幾つかの実施例では、ブリッジ支持構造３０１の材料が二酸化ケイ素であり、エアブリッジ構造５０１の材料がフッ化水素と反応しない導電性材料、例えばアルミニウムであることを一例にして説明する。ステップＳ４０３は、以下のステップを含む。エッチング機に触媒ガスを導入して、フッ化水素ガスを導入してブリッジ支持構造３０１をエッチングして、窒素ガスを導入してエアブリッジ構造５０１からフッ化水素ガスとブリッジ支持構造３０１の材料とを反応させることにより生成された物質を排出する。触媒ガスは、気体状態の水、エタノール、メタノール及びイソプロパノールを含み、フッ化水素ガスは、無水フッ化水素ガスである。
幾つかの実施例では、二酸化ケイ素とフッ化水素ガスとの反応式は、以下の通りである。
ＳｉＯ２（ｓ）＋４ＨＦ（ｇ）＝２Ｈ２Ｏ（ｇ）＋ＳｉＦ４（ｇ）
ここで、反応式における（ｓ）は物質の状態が固体状態であることを意味し、（ｇ）は物質の状態が気体状態であることを意味する。気体状態のＨ２Ｏ及び気体状態のＳｉＦ４が生成されているため、窒素ガスを導入することによってエアブリッジ構造５０１から気体状態のＨ２Ｏ及び気体状態のＳｉＦ４を排出することができる。エアブリッジ構造５０１を形成するためのアルミニウムは反応しないため、ブリッジ支持構造３０１が解放された後に、構造が完全なエアブリッジ構造５０１が得られる。或いは、フッ化水素と反応しない導電性材料は、銅や銀などの金属材料、及び銅合金やアルミニウム合金、銀合金などの合金材料であってもよい。
本発明の実施例は、エアブリッジ構造５０１の製造方法の実施方法を提供し、該実施方法は以下のステップを含む。
ステップ１：基板１に第１のフォトレジスト構造２を形成する。
洗浄及び酸化処理後の基板１にＰＭＭＡ（ポリメチルメタクリレート、アクリル）フォトレジストを第１のフォトレジスト層２０１としてスピン塗布し、１８０°Ｃでベーク処理を１００秒間～１５０秒間行う。
第１のフォトレジスト層２０１にＡＺシリーズ反転フォトレジストを第２のフォトレジスト層２０２としてスピン塗布し、９５℃でベーク処理を６０～１２０秒間行う。
紫外線露光法を使用して９５℃でプリベーク処理を行った後、マスクを使用して４５秒間～９０秒間露光する。該露光時間は、該厚さでの第２のフォトレジスト層２０２の完全露光の時間よりも短く、即ち、露出不足の処理が行われる。
露光不足の基板１を２．３８％のＴＭＡＨ現像液に入れ、２０℃～２５℃で３０～４５秒間現像し、現像後の基板１を脱イオン水定着液に入れ、室温で４０秒間以上定着し、第２のフォトレジスト層２０２に第１のサブ開口Ｔ１１を形成する。
現像及び定着後の第２のフォトレジスト層２０２をマスクとして、酸素プラズマを使用して第１のサブ開口Ｔ１１における第１のフォトレジスト層２０１を５分間～１０分間エッチングし（第１のフォトレジスト層２０１の厚さと関係がある）、第１のフォトレジスト層２０１を貫通している第２のサブ開口Ｔ１２を形成する）。第１の開口Ｔ１は、第１のサブ開口Ｔ１１及び第２のサブ開口Ｔ１２を含む。即ち、第１の開口Ｔ１が設けられた第１のフォトレジスト構造２が得られる。
ステップ２：ブリッジ支持構造３０１を形成する。
室温で電子ビーム蒸着法を使用して二酸化ケイ素膜を蒸着し、二酸化ケイ素膜は、第１のフォトレジスト構造２及び第１の開口Ｔ１における基板１を覆う。
二酸化ケイ素膜が堆積された基板１をアセトンに入れて、第２のフォトレジスト構造４及び第２のフォトレジスト構造４を覆う二酸化ケイ素膜を剥離し、基板１に位置するブリッジ支持構造３０１を形成する。
ステップ３：第２のフォトレジスト構造４を形成する。
ブリッジ支持構造３０１が形成された基板１にＡＺシリーズ反転フォトレジストをスピン塗布し、９５℃でベーク処理を６０秒間～１２０秒間行う。
紫外線露光法を使用して９５℃でプリベーク処理を行った後、マスクを使用して４５秒間～９０秒間露光する。該露光時間は、該厚さでの第２のフォトレジスト層２０２の完全露光の時間よりも短く、即ち、露出不足の処理が行われる。幾つかの実施例では、被覆式のエアブリッジ構造では、パターン化された第２のフォトレジスト構造４は、橋台部及びアプローチ部に開孔パターンを有する。
第２のフォトレジスト構造４をマスクとして、イオンビームエッチングを使用して、基板１上の残留フォトレジスト及び酸化物層を除去する。これによって、エアブリッジ構造５０１と基板１上の回路との接続性を向上させることができる。
ステップ４：エアブリッジ構造５０１を形成する。
電子ビーム蒸着を使用して、所定の厚さのアルミニウム膜をエアブリッジ材料層５として堆積し、アルミニウム膜は、第２のフォトレジスト構造４、ブリッジ支持構造３０１、及び第２の開口Ｔ２内のブリッジ支持構造３０１を除く基板１を覆う。
アルミニウム膜の堆積後の基板１をアセトンに入れて、第２のフォトレジスト構造４及び第２のフォトレジスト構造４を覆うアルミニウム膜を剥離し、ブリッジ支持構造３０１を有するエアブリッジ構造５０１を形成する。
ブリッジ支持構造３０１を有するエアブリッジ構造５０１を含む基板１をＨＦエッチング機に入れ、気体状態のエタノールを導入して、無水ＨＦガスを一定時間で導入して、窒素ガスを導入して、二酸化ケイ素のブリッジ支持構造３０１の材料を完全に解放してエアブリッジ構造５０１を形成する。
本発明の実施例は、超伝導量子チップの製造方法を提供する。該方法は、上記の実施例に係るエアブリッジ構造の製造方法を含む。上記の実施例に係るエアブリッジ構造の製造方法の有利な効果について、ここでその説明を省略する。
幾つかの実施例では、本実施例に係る超伝導量子チップの製造方法は、コンデンサの形成、接続線の形成、パッドの形成、及びパッケージングなどのステップをさらに含み、これらの詳細について本実施例ではその説明を省略する。
本発明の実施例は、エアブリッジ構造５０１をさらに提供する。図１０に示すように、該エアブリッジ構造５０１は、上記の実施例に係るエアブリッジ構造の製造方法により製造される。得られたエアブリッジ構造５０１の形状は、期待される要求により満たすことができる。
幾つかの実施例では、図１０に示すように、エアブリッジ構造５０１は、真空ブリッジ構造であってもよい。
幾つかの実施例では、図１０乃至図１４に示すように、エアブリッジ構造５０１は、基板１と接触する橋台部５０１２、基板１に平行な橋梁部５０１１、及び橋台部５０１２と橋梁部５０１１との間に接続されたアプローチ部５０１３を含んでもよい。エアブリッジ構造５０１は、分離式のエアブリッジ構造又は被覆式のエアブリッジ構造である。ここで、被覆式のエアブリッジ構造の橋台部５０１２及びアプローチ部５０１３には、複数の開孔５０１４が設けられている。
上記のエアブリッジ構造５０１の製造方法により形成されたエアブリッジ構造５０１及びブリッジ支持構造３０１を有するエアブリッジ構造５０１は、電子顕微鏡で観察したところ、以下のものが観察された。ブリッジ支持構造３０１を有する分離式のエアブリッジ構造５０１が図１１に示されている。ブリッジ支持構造３０１を有する被覆式のエアブリッジ構造５０１が図１２に示されている。ブリッジ支持構造３０１が解放された後、分離式のエアブリッジ構造５０１が図１３に示され、被覆式のエアブリッジ構造５０１が図１４に示されている。被覆式のエアブリッジ構造５０１の橋台部及びアプローチ部には開孔５０１４が設けられているため、被覆式のエアブリッジ構造５０１内のブリッジ支持構造３０１を十分に解放することができる。
本発明の実施例は、超伝導量子チップを提供する。該超伝導量子チップは、上記の実施例に係るエアブリッジ構造を含む。上記の実施例に係るエアブリッジ構造の有利な効果について、ここでその説明を省略する。
幾つかの実施例では、超伝導量子チップは、コンデンサ、接続線、パッド、及びパッケージング構造などをさらに含み、これらの詳細について本実施例ではその説明を省略する。
幾つかの実施例では、超伝導量子チップは、フリップチップである。これによって、ビット制御間の隔離性を向上させることができる。
本発明の実施例を適用することで、少なくとも以下の有利な効果を達成することができる。
本実施例に係るエアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法は、無機材料を使用してブリッジ支持構造を形成し、第１のフォトレジスト構造を調整してブリッジ支持構造の形状を調整することができるため、期待される形状のエアブリッジ構造を取得することができる。また、ブリッジ支持構造を形成する過程での温度が高くなりすぎないため、高温変化によるフォトレジストの特性が変化し、除去が困難になる問題を回避することができ、高温の温度に敏感なデバイスの特性への影響を回避することができる。さらに、エアブリッジ材料層をエッチングせずに、第２のフォトレジスト構造を剥離することでエアブリッジ構造を形成するため、エッチングによるエアブリッジ構造の損傷、及びエアブリッジ構造と基板上の回路との接続不良を防止することができ、エアブリッジ構造の製品性能を効果的に向上させることができるため、電子デバイス製品の歩留まりを向上させることができる。
当業者は、本明細書で説明された各操作、方法、プロセスにおけるステップ、手段、態様が置き換えられ、変更され、組み合わされ又は削除されてもよいことを理解することができる。本明細書で説明された各操作、方法、プロセスにおける他のステップ、手段、態様も、置き換え、変更、再配置、分解、結合又は削除してもよい。関連技術における本明細書に開示されている各操作、方法、プロセスにおけるステップ、手段、態様は、代替、変更、再配置、分解、結合又は削除されてもよい。
本発明の説明では、「中央」、「上」、「下」、「前」、「後」、「左」、「右」、「垂直」、「水平」、「頂部」、「底部」、「内側」、「外側」などの向き又は位置関係を示す用語は、図面に示される向き又は位置関係に基づいており、用途を説明し、簡略化するための便宜のためだけのものであり、参照されるデバイス又は要素が特定の方向を有し、特定の方向で構築及び操作されることを意味することではない。従って、本発明の制限として理解することはできない。
「第１」及び「第２」という用語は、説明目的でのみ使用され、相対的な重要性を示したり暗示したり、示された技術的特徴の数を暗黙的に示したりするものとして理解することはできない。従って、「第１」及び「第２」で定義された機能には、これらの機能の１つ以上が明示的又は暗黙的に含まれる場合がある。本発明の説明において、特に明記しない限り、「複数」は２つ以上を意味する。
なお、本発明の説明では、特に明確に指定及び制限されていない限り、「取り付け」、「接続」、及び「連結」という用語は、広い意味で理解されるべきであり、例えば、それは固定されてもよいし、取り外し可能に接続されてもよいし、一体的に接続されてもよいし、直接に接続されてもよいし、中間媒体を介して間接的に接続されてもよいし、２つのコンポーネント間の内部の連結であってもよい。当業者にとって、本発明における上記の用語の特定の意味は、特定の状況下で理解することができる。
本明細書の説明において、特定の特徴、構造、材料、又は特性は、任意の１つ又は複数の実施例又は例において適切な方法で組み合わせてもよい。
なお、図面のフローチャートの様々なステップは、矢印で示されるように順番に示されているが、これらのステップは、必ずしも矢印で示される順序で順番に実行されるとは限らない。本明細書で明示的に述べられていない限り、これらのステップの実行は厳密に順序が制限されておらず、他の順序で実行されてもよい。また、図面のフローチャートのステップの少なくとも一部は、複数のサブステップ又は複数のステージを含んでもよい。これらのサブステップ又はステージは、必ずしも同時に実行されるとは限らず、異なる時間及び順序で実行されてもよい。その実行順序は、必ずしも連続して実行されるとは限らず、他のステップ又はサブステップ又は他のステップのステージの少なくとも一部と順序、又は交互に実行されてもよい。
以上は単なる本発明の一部の実施例である。なお、当業者にとって、本発明の原則から逸脱することなく、幾つかの改良及び変更を行うことができ、これらの改良及び変更も本発明の保護範囲内のものである。

Claims (14)

  1. エアブリッジ構造の製造方法であって、
    基板を提供し、前記基板に第１のフォトレジスト構造を形成するステップであって、前記第１のフォトレジスト構造は、第１のフォトレジスト層及び第２のフォトレジスト層を含み、前記第１のフォトレジスト構造には、前記第１のフォトレジスト層及び前記第２のフォトレジスト層を貫通する少なくとも１つの第１の開口が設けられ、前記第１の開口は、前記第２のフォトレジスト層を貫通し、且つアンダーカット構造を有する第１のサブ開口と、前記第１のフォトレジスト層を貫通する第２のサブ開口と、を含む、ステップと、
    前記第１の開口に位置するブリッジ支持構造を形成するように、前記第１のフォトレジスト構造が形成された前記基板に無機のブリッジ支持材料層を堆積し、前記第１のフォトレジスト構造を剥離するステップと、
    前記基板の前記ブリッジ支持構造が形成された表面に第２のフォトレジスト構造を形成するステップであって、前記第２のフォトレジスト構造は、第３のフォトレジスト層を含み、第２のフォトレジスト構造には、前記第３のフォトレジスト層を貫通する少なくとも１つの第２の開口が設けられ、前記ブリッジ支持構造は、前記第２の開口内に位置し、前記第２の開口は、前記エアブリッジ構造を形成するために使用される、ステップと、
    前記エアブリッジ構造を形成するように、前記第２のフォトレジスト構造が形成された前記基板にエアブリッジ材料層を堆積し、前記第２のフォトレジスト構造を剥離して前記ブリッジ支持構造を解放するステップと、を含む、エアブリッジ構造の製造方法。
  2. 基板を提供し、前記基板に第１のフォトレジスト構造を形成するステップであって、前記第１のフォトレジスト構造は、第１のフォトレジスト層及び第２のフォトレジスト層を含み、前記第１のフォトレジスト構造には、前記第１のフォトレジスト層及び前記第２のフォトレジスト層を貫通する少なくとも１つの第１の開口が設けられ、前記第１の開口は、前記第２のフォトレジスト層を貫通し、且つアンダーカット構造を有する第１のサブ開口と、前記第１のフォトレジスト層を貫通する第２のサブ開口と、を含む、ステップは、
    基板を提供し、前記基板に対して洗浄及び酸化処理を行い、洗浄及び酸化処理後の前記基板に第１のフォトレジスト層を塗布し、第１のベーク処理を行うステップと、
    前記第１のフォトレジスト層の前記基板から離れた表面に第２のフォトレジスト層を塗布し、第２のベーク処理を行うステップと、
    前記第２のフォトレジスト層に対して露光不足処理を行い、前記第２のフォトレジスト層に対してプリベーク処理を行うステップと、
    前記第２のフォトレジスト層を貫通し、且つアンダーカット構造を有する少なくとも１つの第１のサブ開口を形成するように、露光不足処理及びプリベーク処理後の前記第２のフォトレジスト層を現像して定着するステップであって、前記第１のフォトレジスト層は、前記第２のフォトレジスト層を現像して定着する際の反応に関与しない、ステップと、
    前記第１のフォトレジスト層を貫通する少なくとも１つの第２のサブ開口を形成するように、現像及び定着後の前記第２のフォトレジスト層をマスクとして前記第１のフォトレジスト層をエッチングするステップであって、前記第２のサブ開口の前記基板での正投影は、前記第１のサブ開口の前記基板での正投影内に位置し、前記第１の開口は、前記第１のサブ開口及び前記第２のサブ開口を含む、ステップと、を含む、請求項１に記載のエアブリッジ構造の製造方法。
  3. 洗浄及び酸化処理後の前記基板に第１のフォトレジスト層を塗布し、第１のベーク処理を行うステップは、
    洗浄及び酸化処理後の前記基板に厚さがｈ１の第１のフォトレジスト層を塗布し、前記第１のフォトレジスト層のソフトベーク温度で前記第１のベーク処理を行うステップであって、ここで、５ｈ１≦Ｈ１≦６ｈ１、Ｈ１は前記ブリッジ支持構造の高さである、ステップ、を含む、請求項２に記載のエアブリッジ構造の製造方法。
  4. 前記第１のフォトレジスト層の前記基板から離れた表面に第２のフォトレジスト層を塗布し、第２のベーク処理を行うステップは、
    前記第１のフォトレジスト層の前記基板から離れた表面に厚さがｈ２の第２のフォトレジスト層を塗布し、前記第２のフォトレジスト層のソフトベーク温度で前記第２のベーク処理を行うステップであって、ここで、ｈ１＋ｈ２＞Ｈ１、ステップ、を含む、請求項３に記載のエアブリッジ構造の製造方法。
  5. 前記第２のフォトレジスト層に対して露光不足処理を行い、前記第２のフォトレジスト層に対してプリベーク処理を行うステップは、
    紫外線露光又はレーザ直接書き込みのプロセスにより前記第２のフォトレジスト層に対して露光不足処理を行い、前記第２のフォトレジスト層のプリベーク温度で前記第２のフォトレジスト層に対してプリベーク処理を行うステップ、を含む、請求項２乃至４の何れかに記載のエアブリッジ構造の製造方法。
  6. 前記第１のフォトレジスト層を貫通する少なくとも１つの第２のサブ開口を形成するように、現像及び定着後の前記第２のフォトレジスト層をマスクとして前記第１のフォトレジスト層をエッチングするステップは、
    前記第１のフォトレジスト層を貫通する少なくとも１つの第２のサブ開口を形成するように、現像及び定着後の前記第２のフォトレジスト層をマスクとして、物理的エッチング方法及び化学的エッチング方法のうちの少なくとも１つを使用して、前記第１のフォトレジスト層をエッチングするステップ、を含む、請求項２乃至５の何れかに記載のエアブリッジ構造の製造方法。
  7. 前記第１の開口に位置するブリッジ支持構造を形成するように、前記第１のフォトレジスト構造が形成された前記基板に無機ブリッジ支持材料層を堆積し、前記第１のフォトレジスト構造を剥離するステップは、
    電子ビーム蒸着法又は熱蒸着法を使用して、前記第１のフォトレジスト構造が形成された前記基板に二酸化ケイ素、ニッケル－金合金、酸化亜鉛、酸化アルミニウム又は酸化銅を堆積して前記ブリッジ支持材料層を形成するステップと、
    前記第１の開口に位置するブリッジ支持構造を形成するように、前記ブリッジ支持材料層が堆積された前記基板をフォトレジスト剥離液に入れ、２０℃～１００℃の温度で前記第１のフォトレジスト構造を剥離するステップと、を含む、請求項１乃至６の何れかに記載のエアブリッジ構造の製造方法。
  8. 前記基板の前記ブリッジ支持構造が形成された表面に第２のフォトレジスト構造を形成するステップであって、前記第２のフォトレジスト構造は、第３のフォトレジスト層を含み、第２のフォトレジスト構造には、前記第３のフォトレジスト層を貫通する少なくとも１つの第２の開口が設けられる、ステップは、
    前記基板の前記ブリッジ支持構造が形成された表面に第３のフォトレジスト層を塗布し、第３のベーク処理を行うステップと、
    前記第３のフォトレジスト層に対して露光不足処理を行い、前記第３のフォトレジスト層に対してプリベーク処理を行うステップと、
    前記第３のフォトレジスト層を貫通し、且つアンダーカット構造を有する少なくとも１つの第２の開口を形成するように、露光不足処理及びプリベーク処理後の前記第３のフォトレジスト層を現像して定着するステップと、
    現像及び定着後の前記第３のフォトレジスト層をマスクとしてエッチング処理を行い、前記第２の開口における前記基板での残留フォトレジスト及び酸化物層を除去するステップと、を含む、請求項１乃至７の何れかに記載のエアブリッジ構造の製造方法。
  9. 前記基板の前記ブリッジ支持構造が形成された表面に第３のフォトレジスト層を塗布し、第３のベーク処理を行うステップは、
    前記基板の前記ブリッジ支持構造が形成された表面に厚さがｈ３の第３のフォトレジスト層を塗布し、前記第３のフォトレジスト層のソフトベーク温度で第３のベーク処理を行うステップであって、ここで、Ｈ１＋Ｈ２≦３ｈ３、Ｈ１は前記ブリッジ支持構造の高さであり、Ｈ２は前記エアブリッジ構造の厚さである、ステップ、を含む、請求項８に記載のエアブリッジ構造の製造方法。
  10. 現像及び定着後の前記第３のフォトレジスト層をマスクとしてエッチング処理を行い、前記第２の開口における前記基板での残留フォトレジスト及び酸化物層を除去するステップは、
    現像及び定着後の前記第３のフォトレジスト層をマスクとして、物理的エッチング方法及び化学的エッチング方法の少なくとも１つを使用してエッチング処理を行い、前記第２の開口における前記基板での残留フォトレジスト及び酸化物層を除去するステップ、を含む、請求項８又は９に記載のエアブリッジ構造の製造方法。
  11. 前記エアブリッジ構造を形成するように、前記第２のフォトレジスト構造が形成された前記基板にエアブリッジ材料層を堆積し、前記第２のフォトレジスト構造を剥離して前記ブリッジ支持構造を解放するステップは、
    電子ビーム蒸着法又は分子線蒸着法を使用して、前記第２のフォトレジスト構造が形成された前記基板にエアブリッジ材料層を堆積するステップと、
    前記ブリッジ支持構造を有するエアブリッジ構造を形成するように、２０℃～１００℃の温度で浸漬法又は超音波法を使用して、前記エアブリッジ材料層が堆積された前記基板から前記第２のフォトレジスト構造を剥離するステップと、
    前記エアブリッジ構造を形成するように、化学的エッチング法を使用して前記ブリッジ支持構造を解放するステップであって、エッチングガスは、前記ブリッジ支持構造の材料と反応することができ、且つ前記エアブリッジ構造の材料と反応しない、ステップと、を含む、請求項１乃至１０の何れかに記載のエアブリッジ構造の製造方法。
  12. 前記ブリッジ支持構造の材料は、二酸化ケイ素であり、
    前記エアブリッジ構造の材料は、フッ化水素と反応しない導電性材料であり、
    前記エアブリッジ構造を形成するように、化学的エッチング法を使用して前記ブリッジ支持構造を解放するステップは、
    前記エアブリッジ構造を形成するように、エッチング機に触媒ガスを導入して、フッ化水素ガスを導入して前記ブリッジ支持構造をエッチングして、窒素ガスを導入して前記エアブリッジ構造から前記フッ化水素ガスと前記ブリッジ支持構造の材料とを反応させることにより生成された物質を排出するステップ、を含み、
    前記触媒ガスは、気体状態の水、エタノール、メタノール及びイソプロパノールを含み、
    前記フッ化水素ガスは、無水フッ化水素ガスである、請求項１１に記載のエアブリッジ構造の製造方法。
  13. 前記エアブリッジ構造は、真空ブリッジ構造である、請求項１乃至１２の何れかに記載のエアブリッジ構造の製造方法。
  14. 前記エアブリッジ構造は、前記基板と接触する橋台部、前記基板に平行な橋梁部、及び前記橋台部と前記橋梁部との間に接続されたアプローチ部を含み、
    前記エアブリッジ構造は、分離式のエアブリッジ構造又は被覆式のエアブリッジ構造であり、
    前記被覆式のエアブリッジ構造の前記橋台部及び前記アプローチ部には、複数の開孔が設けられている、請求項１乃至１３の何れかに記載のエアブリッジ構造の製造方法。
JP2022530953A 2020-10-15 2021-10-14 エアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法 Active JP7377358B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011105613.3 2020-10-15
CN202011105613.3A CN113764261B (zh) 2020-10-15 2020-10-15 空桥结构及其制作方法、超导量子芯片及其制作方法
PCT/CN2021/123923 WO2022078469A1 (zh) 2020-10-15 2021-10-14 空桥结构及其制作方法、超导量子芯片及其制作方法

Publications (2)

Publication Number Publication Date
JP2023504051A JP2023504051A (ja) 2023-02-01
JP7377358B2 true JP7377358B2 (ja) 2023-11-09

Family

ID=78785972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022530953A Active JP7377358B2 (ja) 2020-10-15 2021-10-14 エアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法

Country Status (6)

Country Link
US (1) US20220216134A1 (ja)
EP (1) EP4012757B1 (ja)
JP (1) JP7377358B2 (ja)
KR (1) KR102600525B1 (ja)
CN (1) CN113764261B (ja)
WO (1) WO2022078469A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707601A (zh) * 2020-11-20 2021-11-26 腾讯科技（深圳）有限公司 空气桥的制备方法、空气桥结构及超导量子芯片
CN115697029B (zh) * 2022-12-30 2023-06-20 量子科技长三角产业创新中心 一种超导量子芯片及其制备方法
CN118541017A (zh) * 2023-02-21 2024-08-23 腾讯科技（深圳）有限公司 量子芯片的制备方法及超导量子芯片
CN117377375B (zh) * 2023-12-07 2024-03-22 致真存储(北京)科技有限公司 磁存储单元的制作方法及存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076116A (ja) 2000-09-01 2002-03-15 Kobe Steel Ltd 半導体装置及びその製造方法
JP2006041477A (ja) 2004-06-23 2006-02-09 Hitachi Cable Ltd 半導体装置の製造方法
WO2019045762A1 (en) 2017-08-31 2019-03-07 Google Llc TRAINING DEVICE FOR PROCESSING QUANTUM INFORMATION

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156044A (ja) * 1984-12-27 1986-07-15 Nec Corp レジストステンシルマスクの製造方法
US4670297A (en) * 1985-06-21 1987-06-02 Raytheon Company Evaporated thick metal and airbridge interconnects and method of manufacture
JPS6233444A (ja) * 1985-08-07 1987-02-13 Nec Corp 多層配線の形成方法
JPS6337639A (ja) * 1986-08-01 1988-02-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH04111422A (ja) * 1990-08-31 1992-04-13 Fujitsu Ltd 半導体装置の製造方法
US5219713A (en) * 1990-12-17 1993-06-15 Rockwell International Corporation Multi-layer photoresist air bridge fabrication method
KR0147211B1 (ko) * 1994-08-30 1998-11-02 이헌조 도전성 마이크로 브릿지의 제조방법
JP2765561B2 (ja) * 1996-03-29 1998-06-18 日本電気株式会社 微細空中配線の作製方法
US6492705B1 (en) * 1996-06-04 2002-12-10 Intersil Corporation Integrated circuit air bridge structures and methods of fabricating same
US6683384B1 (en) * 1997-10-08 2004-01-27 Agere Systems Inc Air isolated crossovers
JPH11204414A (ja) * 1998-01-19 1999-07-30 Nippon Telegr & Teleph Corp <Ntt> パターン形成法
US6798064B1 (en) * 2000-07-12 2004-09-28 Motorola, Inc. Electronic component and method of manufacture
CN1466189A (zh) * 2002-07-05 2004-01-07 中国科学院微电子中心 在衬底上制备空气桥的方法
US6930034B2 (en) * 2002-12-27 2005-08-16 International Business Machines Corporation Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence
US20080261155A1 (en) * 2004-05-06 2008-10-23 Etach Ag Metallic Air-Bridges
US7229745B2 (en) * 2004-06-14 2007-06-12 Bae Systems Information And Electronic Systems Integration Inc. Lithographic semiconductor manufacturing using a multi-layered process
JP5178026B2 (ja) * 2006-03-10 2013-04-10 株式会社半導体エネルギー研究所 微小構造体、半導体装置、及び微小構造体の作製方法
CN101330009A (zh) * 2007-06-20 2008-12-24 中国科学院微电子研究所 亚微米hbt发射极/hemt栅空气桥引出的方法
JP5578012B2 (ja) * 2010-10-15 2014-08-27 三菱電機株式会社 エアブリッジの製造方法
CN102915957B (zh) * 2012-09-17 2014-08-06 北京大学 一种制作空气桥及电感的方法
CN106024702A (zh) * 2016-06-21 2016-10-12 中山德华芯片技术有限公司 一种具有倒梯形桥墩的空气桥制作方法
CN109279572A (zh) * 2018-11-19 2019-01-29 中国科学技术大学 超导真空桥及其制备方法
CN110277376B (zh) * 2019-05-07 2020-12-11 福建省福联集成电路有限公司 一种空气桥集成电感及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076116A (ja) 2000-09-01 2002-03-15 Kobe Steel Ltd 半導体装置及びその製造方法
JP2006041477A (ja) 2004-06-23 2006-02-09 Hitachi Cable Ltd 半導体装置の製造方法
WO2019045762A1 (en) 2017-08-31 2019-03-07 Google Llc TRAINING DEVICE FOR PROCESSING QUANTUM INFORMATION

Also Published As

Publication number Publication date
EP4012757A1 (en) 2022-06-15
JP2023504051A (ja) 2023-02-01
CN113764261A (zh) 2021-12-07
EP4012757B1 (en) 2023-11-29
CN113764261B (zh) 2023-08-22
WO2022078469A1 (zh) 2022-04-21
KR20220091532A (ko) 2022-06-30
US20220216134A1 (en) 2022-07-07
EP4012757A4 (en) 2023-01-11
KR102600525B1 (ko) 2023-11-08

Similar Documents

Publication Publication Date Title
JP7377358B2 (ja) エアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法
US7709396B2 (en) Integral patterning of large features along with array using spacer mask patterning process flow
CN111399338A (zh) 一种光刻方法
KR100415088B1 (ko) 반도체장치의 제조방법
US20030064585A1 (en) Manufacture of semiconductor device with spacing narrower than lithography limit
CN115185038B (zh) 一种半导体器件及其制作方法
JP2003218009A (ja) エッチングパターン形成方法、及び微細パターン加工品
KR100332109B1 (ko) 반도체 소자의 비아홀 형성 방법
JP2002299315A (ja) 半導体装置の製造方法
CN101794729B (zh) 一种通过蚀刻形成半导体结构中的通孔的方法
JP2003282700A (ja) ホール形成方法
JP2002009061A (ja) ウェットエッチング方法
US6150215A (en) Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR)
KR20040046704A (ko) 캐패시터의 스토리지노드 전극 형성 방법
CN101908474A (zh) 在晶圆上制造栅极的方法
US7575855B2 (en) Method of forming pattern
TW388068B (en) A new process for preventing the spacer of polysilicon gate and the surface of active area from etching damage
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
JPH11176807A (ja) 半導体装置の製造方法
JP2570493B2 (ja) 半導体装置の製造方法
CN117373909A (zh) 一种多层金属微纳结构制备方法
TWI244139B (en) Method of fabricating borderless metal line
KR20060009166A (ko) 하드마스크 패턴의 제조 방법
Flemming et al. Cost effective Precision 3D Glass Microfabrication for Electronic Packaging
JPH06302606A (ja) 突起電極の形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231027

R150 Certificate of patent or registration of utility model

Ref document number: 7377358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150