CN103596875A - 具有凹入式栓塞的晶圆 - Google Patents

具有凹入式栓塞的晶圆 Download PDF

Info

Publication number
CN103596875A
CN103596875A CN201280028043.XA CN201280028043A CN103596875A CN 103596875 A CN103596875 A CN 103596875A CN 201280028043 A CN201280028043 A CN 201280028043A CN 103596875 A CN103596875 A CN 103596875A
Authority
CN
China
Prior art keywords
channel portions
embolism
basalis
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280028043.XA
Other languages
English (en)
Other versions
CN103596875B (zh
Inventor
A·B·格雷厄姆
G·亚马
G·奥布莱恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN103596875A publication Critical patent/CN103596875A/zh
Application granted granted Critical
Publication of CN103596875B publication Critical patent/CN103596875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00126—Static structures not provided for in groups B81C1/00031 - B81C1/00119
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0307—Anchors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Element Separation (AREA)
  • Micromachines (AREA)

Abstract

在一个实施例中，一种形成栓塞的方法包括：提供基底层；在所述基底层的上表面之上提供中间氧化物层；在所述中间氧化物层的上表面之上提供上部层；蚀刻沟槽，所述沟槽包括延伸穿过所述上部层的第一沟槽部分、延伸穿过所述氧化物层的第二沟槽部分和延伸到所述基底层中的第三沟槽部分；将第一材料部分沉积到第三沟槽部分内；将第二材料部分沉积到第二沟槽部分内；和将第三材料部分沉积到第一沟槽部分内。

Description

具有凹入式栓塞的晶圆
本申请要求2011年4月14日提交的美国临时申请No.61/475,457的优先权。
技术领域
本发明涉及例如在微机电系统（MEMS）装置或半导体装置中使用的晶圆和基底。
背景技术
装置隔离通常通过利用硅的局部氧化（“LOCOS”）或浅沟槽隔离（“STI”）技术来实现。在STI装置隔离技术中，隔离通常通过以下方式实现：在预定成为两个邻近的有源区域的层中形成凹部或沟槽，并用隔离材料来填充所述沟槽。沟槽中的材料（通常是氮化物材料）被称为间隔部。除电隔离之外，氮化物间隔部也可被用作流体屏障。
通过避免在使用传统的厚膜氧化物隔离（LOCOS）时遇到的表面形状不规则，STI在提供较高的封装密度、更好的隔离和较大的平面度方面是有益的。尤其地，使用掩蔽物（例如氮化物）的热场氧化物的生长产生了氧化物到有源区域中的侵蚀；这种侵蚀被称为鸟嘴效应。
然而，使用STI的隔离具有某些限制。例如，沿着间隔部和下方基板的接合处存在对流体（气体和液体）而言相对较短的扩散路径。因此，增加了泄漏的可能性。另外，由于间隔部沉积在基板层的表面上，因此，间隔部易受剪切力的影响，从而可在间隔部与下方基板的接合处导致泄漏、甚至导致装置的失效。
因此，需要克服了已知栓塞中的一个或多个问题的栓塞和形成栓塞的方法。如果该栓塞和形成栓塞的方法可增加经过栓塞的扩散路径将是有益的。如果该栓塞和形成栓塞的方法可增加栓塞-基板层界面的强度也将是有益的。
发明内容
在一个实施例中，一种形成栓塞的方法包括：提供基底层；在所述基底层的上表面之上提供中间氧化物层；在所述中间氧化物层的上表面之上提供上部层；蚀刻沟槽，所述沟槽包括延伸穿过所述上部层的第一沟槽部分、延伸穿过所述氧化物层的第二沟槽部分和延伸到所述基底层中的第三沟槽部分；将第一材料部分沉积到第三沟槽部分内；将第二材料部分沉积到第二沟槽部分内；和将第三材料部分沉积到第一沟槽部分内。
在另一实施例中，晶圆包括：基底层；所述基底层的上表面之上的中间氧化物层；所述中间氧化物层的上表面之上的上部层；沟槽，所述沟槽包括延伸穿过所述上部层的第一沟槽部分、延伸穿过所述氧化物层的第二沟槽部分和仅部分地延伸到所述基底层中的第三沟槽部分；和栓塞，所述栓塞包括被沉积到第三沟槽部分内的第一材料部分、被沉积到第二沟槽部分内的第二材料部分和被沉积到第一沟槽部分内的第三材料部分。
附图说明
图1示出了根据本发明的原理的包括栓塞的晶圆的局部剖视图，所述栓塞具有延伸到晶圆的基底层或基板层中的凹入式部分；
图2示出了包括其中可形成栓塞的基底层、中间层和上部层的晶圆的局部剖视图；
图3示出了图2的晶圆的局部剖视图，其中，所述晶圆具有穿过上部层、中间层并部分地进到基底层中形成的沟槽；
图4示出了图3的晶圆的局部剖视图，其中，所述沟槽被栓塞材料填充，且所述栓塞材料被沉积到上部层的上表面上；
图5示出了图4的晶圆的已经使用CMP将栓塞材料的被沉积到上部层的上表面上的部分移除后的局部剖视图；
图6示出了图5的晶圆的中间层的一部分已经被选择性地蚀刻后的局部剖视图；
图7示出了包括基底层、中间层和上部层的晶圆的局部剖视图，其中，使用根据本发明的原理的各种蚀刻技术形成了具有不同形状的沟槽；
图8示出了图7的晶圆的局部剖视图，其中，栓塞材料被沉积到沟槽内和上部层的上表面上；
图9示出了图8的晶圆的已经通过CMP移除了上部层的上表面上的栓塞材料、在晶圆中留下不同形状的栓塞后的局部剖视图；
图10示出了图9的晶圆的已经移除了中间层的选择性的部分后的局部剖视图；
图11示出了包括栓塞的晶圆的局部剖视图，所述栓塞具有不同的宽度并具有长度不同的凹入式部分；以及
图12示出了包括栓塞的晶圆的局部剖视图，所述栓塞可用于将晶圆的两个或更多个层夹在一起。
具体实施方式
为了促进对本发明的原理的理解，现在将参考附图中示出的和以下书面说明中所述的实施例。应当理解，不意图藉此限制本发明的范围。还应当理解，本发明包括对所描述的实施例的任何改变和改进，且包括本发明所属领域的技术人员通常能想到的本发明的原理的另外的应用。
图1示出了晶圆100，其包括基底层或基板层102、中间层104和上部层106。基板层102和上部层106可包括硅或其他合适的材料，而中间层104可包括二氧化硅。
晶圆100还包括栓塞108。栓塞108从晶圆100的上表面完全地延伸穿过上部层106和中间层104，而凹入式部分110部分地延伸到基板层102中。凹入式部分110提供了到基板层102的更好的附连。附加地，凹入式部分110提供了增加的强度，其中，栓塞108的抵抗剪切力的能力由用于形成栓塞108的材料决定，而不仅仅由栓塞108与基板层102之间形成的结合部决定。
附加地，凹入式部分110沿着栓塞108和基板层102的接合处形成了弯曲路径。因此，存在于栓塞108的一侧上的中间层104中的流体（例如空气或液体）与栓塞108的另一侧上的中间层104的部分有效地隔离。因此，图1中的间隙112可保持在期望的条件下，即在真空下、在给定的压力下或包括特定的流体，即使中间层104的其余部分不在同一条件下。
图2-6示出了一个可用于制造具有栓塞的晶圆、例如晶圆100的过程。该过程包括提供图2中示出的晶圆120。晶圆120包括基板层122、中间层124和上部层126。晶圆120可以是绝缘体硅片晶圆、沉积到氧化物上的多晶硅晶圆或其他期望的材料组合。在一个实施例中，中间层124可以是装置层，且上部层126可以是盖帽层。
然后，如图3所示，将沟槽128蚀刻穿过上部层126、中间层124并部分地进到基板层122中。蚀刻可通过干蚀刻完成。一旦形成了沟槽128，就将栓塞材料130沉积到沟槽128中和上部层126的上表面上（见图4）。栓塞材料130可以是氮化硅或其他期望的材料。然后，如果需要，就移除存在于上部层126的上表面上的栓塞材料130。栓塞材料130的选择性的移除可使用化学机械抛光（CMP）或包括各向异性蚀刻的任何其他可接受的技术来完成。在该实施例中，期望量的栓塞材料130的移除产生了图5的构型。
图5中，栓塞材料130的剩余部分形成了栓塞132。栓塞132包括上部部分134，所述上部部分134从晶圆120的上表面延伸至上部层126的下表面。栓塞132的中部部分136从上部层126的下表面延伸至基板层122的上表面。栓塞132的下部部分138从基板层122的上表面延伸至晶圆120中的中间位置。
然后，可以以任何期望的方式进一步处理晶圆120。在该实施例中，中间层124的一部分被选择性地蚀刻，从而形成图6中示出的间隙140。间隙140可被填充流体、被增压或被置于真空中。在任何情况下，栓塞132都将间隙140隔离，并为晶圆120提供结构支撑。
可以以多种方式改进图2-6中示出的过程。例如，图7示出了包括基板层152、中间层154和上部层156的晶圆150。在该实施例中，基板层152和上部层156是硅，而中间层154是二氧化硅。沟槽158、160和162被蚀刻穿过上部层156、中间层154并部分地进到基板层152中。
与图3的沟槽128相比，沟槽158可以以基本上相同的方式蚀刻。沟槽160可通过各向同性氧化蚀刻来蚀刻。各向同性氧化蚀刻产生了中间层154的增加的蚀刻，从而形成了扩展区域164、166。凹入式区域168可通过氧化蚀刻之后的各向异性蚀刻形成。扩展区域164、166在中间层154内侧向地延伸至上部层156的未被蚀刻部分的正下方的和基板层152的未被蚀刻部分的正上方的位置。凹入式区域168部分地延伸至基板层152中。
沟槽162可使用各向同性的最终硅蚀刻来形成。沟槽162包括凹入式部分170，所述凹入式部分170包括扩展区域172、174。扩展区域172、174在基板层152内侧向地延伸至中间层154的未被蚀刻部分的正下方的位置。沟槽162还包括侧壁保护层176、178。侧壁保护层176、178在基板层152的蚀刻过程中防止上部层156的蚀刻。
一旦形成了沟槽158、160和162，就将栓塞材料180沉积到沟槽158、160和162中和上部层156的上表面上（见图8）。然后，如果需要，就移除存在于上部层156的上表面上的栓塞材料180。在该实施例中，期望量的栓塞材料180的移除产生了图9的构型。
图9中，栓塞材料180剩余部分形成了栓塞182、184和186。栓塞182类似于图6的栓塞132。栓塞184包括扩展区域188、190和凹入式区域192。扩展区域188、190在中间层154内侧向地延伸至上部层156的未被蚀刻部分的正下方的和基板层152的未被蚀刻部分的正上方的位置。凹入式区域192部分地延伸到基板层152中。
栓塞186包括凹入式部分194，所述凹入式部分194包括扩展区域196、198。扩展区域196、198在基板层152内侧向地延伸至中间层154的未被蚀刻部分的正下方的位置。
然后，可以以任何期望的方式进一步处理晶圆150。在该实施例中，中间层154的部分被选择性地蚀刻，从而形成图10中示出的间隙200、202。栓塞182、184和186可在蚀刻过程中充当蚀刻停止部。栓塞184、186的增加的材料提供了对栓塞184、186向上远离基板层152的移动的增加的抵抗作用。
除了上述扩展区域之外，还可以以多种方式来改进栓塞，以便提供期望的性能特征。如图11所示，栓塞210包括凹入式部分212，所述凹入式部分212比栓塞218的凹入式部分216更深地嵌入基板层214中。因此，与栓塞218相比，栓塞210提供了对栓塞210移动到基板层214之外的增加的抵抗作用。此外，栓塞220比栓塞210和栓塞218都宽。因此，栓塞220提供了对剪切力的增加的抵抗。因此，栓塞与基板之间的机械强度和接触区域可被改进，以用于特殊应用。
图12示出了晶圆230，所述晶圆230可通过上述过程的改进来形成，以便使用栓塞夹持一个或多个层。晶圆230包括基底层或基板层232、中间层234、236、238、240和上部层242。晶圆230还包括栓塞244、246。栓塞244包括扩大的区域248、250，而栓塞246包括扩大的区域252、254。
除了上述栓塞的增加的应力抗性之外，栓塞244、246还提供了对由栓塞夹持的层的分离的抵抗。因此，栓塞244将中间层236、238夹持起来，而栓塞246将中间层234、236、238和240夹持起来。因此，此处公开的栓塞可被改进成包括：用于进一步保持晶圆的整体性的多个不同的扩大的区域。
虽然在附图中和前述描述中详细地示出和描述了本发明，所述附图和描述应当被认为是描述性的且不限于字面意思。应当理解，仅介绍了优选的实施例，且落入本发明的精神内的所有改变、改进和其他应用也期望被保护。

Claims (16)

1.一种形成栓塞的方法，包括：
提供基底层；
在所述基底层的上表面之上提供中间氧化物层；
在所述中间氧化物层的上表面之上提供上部层；
蚀刻沟槽，所述沟槽包括延伸穿过所述上部层的第一沟槽部分、延伸穿过所述氧化物层的第二沟槽部分和延伸到所述基底层中的第三沟槽部分；
将第一材料部分沉积到第三沟槽部分内；
将第二材料部分沉积到第二沟槽部分内；和
将第三材料部分沉积到第一沟槽部分内。
2.如权利要求1所述的方法，其特征在于，所述方法还包括：
蚀刻第四沟槽部分，所述第四沟槽部分在所述氧化物层内并在所述上部层的未被蚀刻区域的正下方。
3.如权利要求2所述的方法，其特征在于，蚀刻第四沟槽部分包括：
实施各向同性氧化蚀刻。
4.如权利要求1所述的方法，其特征在于，所述方法还包括：
蚀刻第五沟槽部分，所述第五沟槽部分在所述基底层内并在所述氧化物层的未被蚀刻区域的正下方。
5.如权利要求4所述的方法，其特征在于，蚀刻第五沟槽部分包括：
实施各向同性硅蚀刻。
6.如权利要求1所述的方法，其特征在于：
所述方法还包括在所述基底层内蚀刻第五沟槽部分和在所述氧化物层内蚀刻第六沟槽部分；
所述第五沟槽部分和所述第六沟槽部分在所述上部层的未被蚀刻区域的正下方；
将第一材料部分沉积到第三沟槽部分内包括将第一材料部分沉积到第五沟槽部分内；和
将第二材料部分沉积到第二沟槽部分内包括将第二材料部分沉积到第六沟槽部分内，使得从剖面观看时第一材料的最大宽度和第二材料的最大宽度大于第三材料的最大宽度。
7.如权利要求1所述的方法，其特征在于，所述第一材料部分、所述第二材料部分和所述第三材料部分包括氮化硅。
8.如权利要求1所述的方法，其特征在于，所述方法还包括：
释放蚀刻所述中间氧化物层的与第二材料邻近的至少一部分。
9.一种晶圆，包括：
基底层；
所述基底层的上表面之上的中间氧化物层；
所述中间氧化物层的上表面之上的上部层；
沟槽，所述沟槽包括延伸穿过所述上部层的第一沟槽部分、延伸穿过所述氧化物层的第二沟槽部分和仅部分地延伸到所述基底层中的第三沟槽部分；和
栓塞，所述栓塞包括
被沉积到第三沟槽部分内的第一材料部分；
被沉积到第二沟槽部分内的第二材料部分；和
被沉积到第一沟槽部分内的第三材料部分。
10.如权利要求9所述的晶圆，其特征在于，所述晶圆还包括：
第四沟槽部分，其在所述氧化物层内并在所述上部层的未被蚀刻区域的正下方，其中，所述栓塞还包括：
被沉积到第四沟槽部分内的第四材料部分。
11.如权利要求10所述的晶圆，其特征在于，所述中间氧化物层是氧化硅层。
12.如权利要求9所述的晶圆，其特征在于，所述晶圆还包括：
第五沟槽部分，其在所述基底层内并在所述氧化物层的未被蚀刻区域的正下方。
13.如权利要求12所述的晶圆，其特征在于，所述基底层是硅基板。
14.如权利要求9所述的晶圆，其特征在于，所述晶圆还包括：
所述基底层内的第五沟槽部分；
第六沟槽部分，其在所述氧化物层内并在所述上部层的未被蚀刻区域的正下方；
位于第五沟槽部分内的第四材料部分；和
位于第六沟槽部分内的第五材料部分，其中，
所述第五沟槽部分和所述第六沟槽部分在所述上部层的未被蚀刻区域的正下方，且
所述基底层内的组合的第一材料和第二材料的最大宽度以及所述中间氧化物层内的组合的第二材料和第五材料的最大宽度从剖面观看时都大于所述上部层内的第三材料的最大宽度。
15.如权利要求9所述的晶圆，其特征在于，所述第一材料部分、所述第二材料部分和所述第三材料部分包括氮化硅。
16.如权利要求9所述的晶圆，其特征在于，所述第二材料部分的最外表面的至少一部分与所述中间氧化物层不接触。
CN201280028043.XA 2011-04-14 2012-04-13 具有凹入式栓塞的晶圆 Active CN103596875B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161475457P 2011-04-14 2011-04-14
US61/475,457 2011-04-14
US13/232,268 US8647930B2 (en) 2011-04-14 2011-09-14 Wafer with recessed plug
US13/232,268 2011-09-14
PCT/US2012/033542 WO2012142424A1 (en) 2011-04-14 2012-04-13 Wafer with recessed plug

Publications (2)

Publication Number Publication Date
CN103596875A true CN103596875A (zh) 2014-02-19
CN103596875B CN103596875B (zh) 2016-10-26

Family

ID=47005827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280028043.XA Active CN103596875B (zh) 2011-04-14 2012-04-13 具有凹入式栓塞的晶圆

Country Status (7)

Country Link
US (2) US8647930B2 (zh)
EP (1) EP2697158B1 (zh)
JP (1) JP2014515884A (zh)
KR (1) KR101880326B1 (zh)
CN (1) CN103596875B (zh)
SG (1) SG194477A1 (zh)
WO (1) WO2012142424A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6372545B2 (ja) 2016-11-14 2018-08-15 横河電機株式会社 振動式トランスデューサ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271871A (zh) * 1999-04-26 2000-11-01 国际商业机器公司 镶嵌腐蚀方法中各向异性氮化物的腐蚀工艺
US20050032266A1 (en) * 2003-08-01 2005-02-10 Tamito Suzuki Micro structure with interlock configuration
US6913941B2 (en) * 2002-09-09 2005-07-05 Freescale Semiconductor, Inc. SOI polysilicon trench refill perimeter oxide anchor scheme
CN101026098A (zh) * 2006-02-22 2007-08-29 南亚科技股份有限公司 具有沟槽式栅极的半导体装置及其制造方法
US20070275537A1 (en) * 2006-05-25 2007-11-29 International Business Machines Corporation Formation of improved soi substrates using bulk semiconductor wafers
US20100258869A1 (en) * 2009-04-10 2010-10-14 Hitachi, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3075204B2 (ja) * 1997-02-28 2000-08-14 日本電気株式会社 半導体装置の製造方法
US6664126B1 (en) 1999-09-03 2003-12-16 University Of Maryland, College Park Process for fabrication of 3-dimensional micromechanisms
JP3437132B2 (ja) * 1999-09-14 2003-08-18 シャープ株式会社 半導体装置
US7078298B2 (en) * 2003-05-20 2006-07-18 Sharp Laboratories Of America, Inc. Silicon-on-nothing fabrication process
JP4581485B2 (ja) * 2003-08-01 2010-11-17 ヤマハ株式会社 加速度センサおよびその製造方法
US7056757B2 (en) 2003-11-25 2006-06-06 Georgia Tech Research Corporation Methods of forming oxide masks with submicron openings and microstructures formed thereby
US7825484B2 (en) 2005-04-25 2010-11-02 Analog Devices, Inc. Micromachined microphone and multisensor and method for producing same
JP2009010087A (ja) * 2007-06-27 2009-01-15 Denso Corp 半導体装置
US8148790B2 (en) 2008-07-08 2012-04-03 Wispry, Inc. Thin-film lid MEMS devices and methods
ES2342872B1 (es) 2009-05-20 2011-05-30 Baolab Microsystems S.L. Chip que comprende un mems dispuesto en un circuito integrado y procedimiento de fabricacion correspondiente.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271871A (zh) * 1999-04-26 2000-11-01 国际商业机器公司 镶嵌腐蚀方法中各向异性氮化物的腐蚀工艺
US6913941B2 (en) * 2002-09-09 2005-07-05 Freescale Semiconductor, Inc. SOI polysilicon trench refill perimeter oxide anchor scheme
US20050032266A1 (en) * 2003-08-01 2005-02-10 Tamito Suzuki Micro structure with interlock configuration
CN101026098A (zh) * 2006-02-22 2007-08-29 南亚科技股份有限公司 具有沟槽式栅极的半导体装置及其制造方法
US20070275537A1 (en) * 2006-05-25 2007-11-29 International Business Machines Corporation Formation of improved soi substrates using bulk semiconductor wafers
US20100258869A1 (en) * 2009-04-10 2010-10-14 Hitachi, Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US8890283B2 (en) 2014-11-18
JP2014515884A (ja) 2014-07-03
US8647930B2 (en) 2014-02-11
SG194477A1 (en) 2013-12-30
US20120261800A1 (en) 2012-10-18
WO2012142424A1 (en) 2012-10-18
KR20140022881A (ko) 2014-02-25
US20140151855A1 (en) 2014-06-05
EP2697158A1 (en) 2014-02-19
EP2697158B1 (en) 2018-06-13
KR101880326B1 (ko) 2018-07-19
CN103596875B (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
KR101710826B1 (ko) 반도체 디바이스의 형성 방법
KR101062293B1 (ko) 반도체 소자 및 그의 제조방법
US9991340B2 (en) Mechanical stress-decoupling in semiconductor device
CN102403257A (zh) 改善超级结器件深沟槽刻蚀边界形貌的方法
CN103681452A (zh) 沟渠绝缘工艺
JP5931334B2 (ja) 改善されたアイソレーションを備えるハイブリッド基板及びハイブリッド基板の簡素化した製造方法
CN108091611B (zh) 半导体装置及其制造方法
CN103596875A (zh) 具有凹入式栓塞的晶圆
WO2006118673A3 (en) Method of forming shallow trench isolation structures in the logic and memory areas
CN103094286A (zh) 浅槽隔离结构及其进行离子注入的方法
KR101932302B1 (ko) 수평 부재를 포함하는 스페이서를 갖춘 웨이퍼
JP2009170805A (ja) 半導体装置の製造方法
US20140231939A1 (en) Capacitive pressure sensor and method
KR100758641B1 (ko) Ｃｍｏｓ 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 ｍｅｍｓ 소자
JP5970761B2 (ja) 半導体装置の製造方法
CN102249180A (zh) 微机电系统中压阻式压力传感器多晶硅横隔膜及形成方法
US20130288450A1 (en) Shallow trench forming method
JP2005123327A (ja) 半導体装置および半導体装置の製造方法
CN104051501A (zh) 集成电路的支撑结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant