JP2822276B2 - 半導体装置の電極形成法 - Google Patents
半導体装置の電極形成法Info
- Publication number
- JP2822276B2 JP2822276B2 JP2416020A JP41602090A JP2822276B2 JP 2822276 B2 JP2822276 B2 JP 2822276B2 JP 2416020 A JP2416020 A JP 2416020A JP 41602090 A JP41602090 A JP 41602090A JP 2822276 B2 JP2822276 B2 JP 2822276B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- electrode
- silicide
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＬＳＩ等の半導体装
置の電極形成法に関し、不純物ドープ領域の表面に形成
したシリサイド層の上にコンタクト孔を有する絶縁膜を
形成した後コンタクト孔内に不純物含有ポリＳｉ（シリ
コン）層を介して金属層を堆積形成することにより接触
抵抗の低い微細電極を歩留りよく形成するようにしたも
のである。
置の電極形成法に関し、不純物ドープ領域の表面に形成
したシリサイド層の上にコンタクト孔を有する絶縁膜を
形成した後コンタクト孔内に不純物含有ポリＳｉ（シリ
コン）層を介して金属層を堆積形成することにより接触
抵抗の低い微細電極を歩留りよく形成するようにしたも
のである。
【０００２】
【従来の技術】従来、ＬＳＩ等の微細電極を形成する技
術としては、Ｗ（タングステン）等の金属のＣＶＤ（ケ
ミカル・ベーパー・デポジション）技術が注目されてい
る。図８は、一例としてＷの選択ＣＶＤによる電極形成
法を示すもので、この例では、Ｓｉ基板１０の表面にコ
ンタクト孔を有するＳｉＯ2膜１２を形成した後Ｗの選
択ＣＶＤ法によりコンタクト孔内のＳｉ表面にのみＷを
堆積してＷ層からなる電極１４を形成する。
術としては、Ｗ（タングステン）等の金属のＣＶＤ（ケ
ミカル・ベーパー・デポジション）技術が注目されてい
る。図８は、一例としてＷの選択ＣＶＤによる電極形成
法を示すもので、この例では、Ｓｉ基板１０の表面にコ
ンタクト孔を有するＳｉＯ2膜１２を形成した後Ｗの選
択ＣＶＤ法によりコンタクト孔内のＳｉ表面にのみＷを
堆積してＷ層からなる電極１４を形成する。
【０００３】図９及び図１０は、ＷのＣＶＤ法を用いた
電極形成法の他の例を示すもので、この例では、Ｓｉ基
板１０の表面にコンタクト孔を有するＳｉＯ2膜１２を
形成した後ＷのブランケットＣＶＤ法によりコンタクト
孔の内部を埋めるようにＳｉＯ2膜１２上にＷを堆積し
てＷ層１６を形成し、この後Ｗ層１６をエッチバックす
ることにより残存するＷ層からなる電極１６Ａを形成
し、さらに基板上面にＡｌ又はＡｌ合金をスパッタ法等
により被着してパターニングすることにより電極１６Ａ
につながる配線１８を形成する。
電極形成法の他の例を示すもので、この例では、Ｓｉ基
板１０の表面にコンタクト孔を有するＳｉＯ2膜１２を
形成した後ＷのブランケットＣＶＤ法によりコンタクト
孔の内部を埋めるようにＳｉＯ2膜１２上にＷを堆積し
てＷ層１６を形成し、この後Ｗ層１６をエッチバックす
ることにより残存するＷ層からなる電極１６Ａを形成
し、さらに基板上面にＡｌ又はＡｌ合金をスパッタ法等
により被着してパターニングすることにより電極１６Ａ
につながる配線１８を形成する。
【０００４】
【発明が解決しようとする課題】上記した図８の方法に
よると、エンクローチメントと呼ばれる横方向への異常
成長層１４ａが生じ易い。また、図９及び図１０の方法
によると、シームと呼ばれる継ぎ目Ｓのでき具合によっ
てはエッチバック時にコンタクト孔の中心部に孔ＳＨが
生ずると共に、エッチバック工程の不安定性、パーティ
クル発生等の問題もある。従って、いずれの方法でも、
微細電極を歩留りよく形成するのが容易でないという問
題点がある。
よると、エンクローチメントと呼ばれる横方向への異常
成長層１４ａが生じ易い。また、図９及び図１０の方法
によると、シームと呼ばれる継ぎ目Ｓのでき具合によっ
てはエッチバック時にコンタクト孔の中心部に孔ＳＨが
生ずると共に、エッチバック工程の不安定性、パーティ
クル発生等の問題もある。従って、いずれの方法でも、
微細電極を歩留りよく形成するのが容易でないという問
題点がある。
【０００５】ところで、集積回路の微細化に伴い不純物
ドープ領域に対する低抵抗コンタクトが強く要望される
ようになり、この要望に応える１つの手段としてサリサ
イドプロセスが知られている。サリサイドプロセスは、
例えばＮ+型の不純物ドープ領域の表面にＴｉ（チタ
ン）を反応させてＴｉＳｉ2のようなチタンシリサイド
層を形成し、このシリサイド層からの電極取出しを可能
とするものである。このプロセスと前述の図８又は図９
〜１０の方法を組合せると、接触抵抗の低い微細電極の
形成が可能となるが、シリサイド上に金属を安定して堆
積するのが容易でないこと、エンクローチメントが発生
すること、エッチバック工程に問題があること等により
高歩留りが得られないという問題点がある。
ドープ領域に対する低抵抗コンタクトが強く要望される
ようになり、この要望に応える１つの手段としてサリサ
イドプロセスが知られている。サリサイドプロセスは、
例えばＮ+型の不純物ドープ領域の表面にＴｉ（チタ
ン）を反応させてＴｉＳｉ2のようなチタンシリサイド
層を形成し、このシリサイド層からの電極取出しを可能
とするものである。このプロセスと前述の図８又は図９
〜１０の方法を組合せると、接触抵抗の低い微細電極の
形成が可能となるが、シリサイド上に金属を安定して堆
積するのが容易でないこと、エンクローチメントが発生
すること、エッチバック工程に問題があること等により
高歩留りが得られないという問題点がある。
【０００６】この発明の目的は、接触抵抗の低い微細電
極を歩留りよく形成することができる新規な電極形成法
を提供することにある。
極を歩留りよく形成することができる新規な電極形成法
を提供することにある。
【０００７】
【課題を解決するための手段】請求項１に係る発明によ
る電極形成法は、 （ａ）シリコン基板に形成された不純物ドープ領域の表
面にシリサイド形成金属を反応させてシリサイド層を形
成する工程と、 （ｂ）前記シリサイド層を覆って絶縁膜を形成する工程
と、 （ｃ）前記シリサイド層の一部を露呈するコンタクト孔
を前記絶縁膜に形成する工程と、 （ｄ）前記コンタクト孔の内部を含めて前記絶縁膜を覆
うようにポリシリコンを堆積すると共にその堆積層に堆
積中又は堆積後に低抵抗化用不純物をドープすることに
より前記シリサイド層にオーミック接触する低抵抗化ポ
リシリコン層を形成する工程と、 （ｅ）前記低抵抗化ポリシリコン層の一部が前記コンタ
クト孔の内部を覆って残存するように前記低抵抗化ポリ
シリコン層をパターニングすることにより前記低抵抗化
ポリシリコン層の残存部からなる電極用ポリシリコン層
を形成する工程と、 （ｆ）前記電極用ポリシリコン層を覆い且つ前記コンタ
クト孔を埋めるように電極用金属を選択的に堆積して電
極用金属層を形成することにより前記電極用ポリシリコ
ン層及び該電極用金属層 からなる電極を形成する工程と
を含むものである。
る電極形成法は、 （ａ）シリコン基板に形成された不純物ドープ領域の表
面にシリサイド形成金属を反応させてシリサイド層を形
成する工程と、 （ｂ）前記シリサイド層を覆って絶縁膜を形成する工程
と、 （ｃ）前記シリサイド層の一部を露呈するコンタクト孔
を前記絶縁膜に形成する工程と、 （ｄ）前記コンタクト孔の内部を含めて前記絶縁膜を覆
うようにポリシリコンを堆積すると共にその堆積層に堆
積中又は堆積後に低抵抗化用不純物をドープすることに
より前記シリサイド層にオーミック接触する低抵抗化ポ
リシリコン層を形成する工程と、 （ｅ）前記低抵抗化ポリシリコン層の一部が前記コンタ
クト孔の内部を覆って残存するように前記低抵抗化ポリ
シリコン層をパターニングすることにより前記低抵抗化
ポリシリコン層の残存部からなる電極用ポリシリコン層
を形成する工程と、 （ｆ）前記電極用ポリシリコン層を覆い且つ前記コンタ
クト孔を埋めるように電極用金属を選択的に堆積して電
極用金属層を形成することにより前記電極用ポリシリコ
ン層及び該電極用金属層 からなる電極を形成する工程と
を含むものである。
【０００８】請求項２に係る発明による電極形成法は、 （ａ）シリコン基板に形成された不純物ドープ領域の表
面にシリサイド形成金属を反応させてシリサイド層を形
成する工程と、 （ｂ）前記シリサイド層を覆って絶縁膜を形成する工程
と、 （ｃ）前記シリサイド層の一部を露呈するコンタクト孔
を前記絶縁膜に形成する工程と、 （ｄ）前記コンタクト孔の内部を含めて前記絶縁膜を覆
うようにポリシリコンを堆積すると共にその堆積層に堆
積中又は堆積後に低抵抗化用不純物をドープすることに
より前記シリサイド層にオーミック接触する低抵抗化ポ
リシリコン層を形成する工程と、 （ｅ）前記低抵抗化ポリシリコン層を覆い且つ前記コン
タクト孔を埋めるように電極用金属を堆積して電極用金
属層を形成することにより前記低抵抗化ポリシリコン層
及び該電極用金属層の積層を形成する工程と、 （ｆ）前記積層の一部が前記コンタクト孔の内部を覆っ
て残存するように前記積層をパターニングすることによ
り前記積層の残存部からなる電極を形成する工程と を含
むものである。
面にシリサイド形成金属を反応させてシリサイド層を形
成する工程と、 （ｂ）前記シリサイド層を覆って絶縁膜を形成する工程
と、 （ｃ）前記シリサイド層の一部を露呈するコンタクト孔
を前記絶縁膜に形成する工程と、 （ｄ）前記コンタクト孔の内部を含めて前記絶縁膜を覆
うようにポリシリコンを堆積すると共にその堆積層に堆
積中又は堆積後に低抵抗化用不純物をドープすることに
より前記シリサイド層にオーミック接触する低抵抗化ポ
リシリコン層を形成する工程と、 （ｅ）前記低抵抗化ポリシリコン層を覆い且つ前記コン
タクト孔を埋めるように電極用金属を堆積して電極用金
属層を形成することにより前記低抵抗化ポリシリコン層
及び該電極用金属層の積層を形成する工程と、 （ｆ）前記積層の一部が前記コンタクト孔の内部を覆っ
て残存するように前記積層をパターニングすることによ
り前記積層の残存部からなる電極を形成する工程と を含
むものである。
【０００９】
【作用】この発明の方法によれば、コンタクト孔内でシ
リサイド層上に不純物含有ポリＳｉ層を介して金属層を
堆積形成するようにしたので、シリコン又はシリサイド
上に直接金属を堆積するのに比べて金属層を安定して堆
積するのが容易であり、エンクローチメントの発生も防
止可能である。また、不純物ドープ領域の表面にシリサ
イド層を形成したことと相俟って、コンタクト孔を不純
物含有ポリＳｉ層を介して金属層で埋めるようにしたの
で、接触抵抗の低い微細電極が得られる。
リサイド層上に不純物含有ポリＳｉ層を介して金属層を
堆積形成するようにしたので、シリコン又はシリサイド
上に直接金属を堆積するのに比べて金属層を安定して堆
積するのが容易であり、エンクローチメントの発生も防
止可能である。また、不純物ドープ領域の表面にシリサ
イド層を形成したことと相俟って、コンタクト孔を不純
物含有ポリＳｉ層を介して金属層で埋めるようにしたの
で、接触抵抗の低い微細電極が得られる。
【００１０】
【実施例】図１〜図４は、請求項１に係る発明の一実施
例を示すもので、各々の図に対応する工程（１）〜
（４）を順次に説明する。
例を示すもので、各々の図に対応する工程（１）〜
（４）を順次に説明する。
【００１１】（１）Ｓｉ基板２０の表面を選択酸化する
などしてＳｉＯ2等からなるフィールド絶縁膜２２を形
成する。そして、絶縁膜２２をマスクとする選択的イオ
ン注入処理等によりＮ型（又はＰ型）決定不純物を基板
表面にドープすることによりＮ+型（又はＰ+型）不純物
ドープ領域２４を形成する。この後、一例としてＴｉを
基板上面に被着してシリサイド化のための熱処理を行な
うことにより不純物ドープ領域２４の表面にＴｉＳｉ2
からなるシリサイド層２６を形成する。なお、絶縁膜２
２上のＴｉはシリサイド化しないから、エッチング等に
より除去する。
などしてＳｉＯ2等からなるフィールド絶縁膜２２を形
成する。そして、絶縁膜２２をマスクとする選択的イオ
ン注入処理等によりＮ型（又はＰ型）決定不純物を基板
表面にドープすることによりＮ+型（又はＰ+型）不純物
ドープ領域２４を形成する。この後、一例としてＴｉを
基板上面に被着してシリサイド化のための熱処理を行な
うことにより不純物ドープ領域２４の表面にＴｉＳｉ2
からなるシリサイド層２６を形成する。なお、絶縁膜２
２上のＴｉはシリサイド化しないから、エッチング等に
より除去する。
【００１２】（２）ＣＶＤ法等によりＳｉＯ2等からな
る層間絶縁膜２８を絶縁膜２２及びシリサイド層２６に
重ねて形成する。そして、周知のホトリソグラフィ技術
を用いて、シリサイド層２６の一部を露呈させるコンタ
クト孔２８Ａを絶縁膜２８に形成する。
る層間絶縁膜２８を絶縁膜２２及びシリサイド層２６に
重ねて形成する。そして、周知のホトリソグラフィ技術
を用いて、シリサイド層２６の一部を露呈させるコンタ
クト孔２８Ａを絶縁膜２８に形成する。
【００１３】（３）コンタクト孔２８Ａの内部を含めて
絶縁膜２８を覆うようにＣＶＤ法によりポリＳｉを堆積
する。そして、ポリＳｉ堆積層に対して例えばイオン注
入処理により低抵抗化用不純物としてＮ型（又はＰ型）
決定不純物をドープする。ポリＳｉ堆積層の厚さは、薄
いほど不純物のドーピングも容易であり、この後の金属
埋込みの間口も増えるので、熱工程による不純物の再分
布を考慮した上で薄い側で最適化するのが好ましい。ポ
リＳｉ堆積層への不純物ドーピングは、ポリＳｉ堆積層
を後述するようにパターニングして得られるポリＳｉ層
３０が下のシリサイド層２６及び上の金属層３２と良好
にオーミック接触するのを可能にする目的で行なわれる
もので、コンタクト孔の底部だけでも十分であり、側壁
にはドープされなくてもよい。なお、不純物ドーピング
は、ポリＳｉの堆積中に行なってもよい。
絶縁膜２８を覆うようにＣＶＤ法によりポリＳｉを堆積
する。そして、ポリＳｉ堆積層に対して例えばイオン注
入処理により低抵抗化用不純物としてＮ型（又はＰ型）
決定不純物をドープする。ポリＳｉ堆積層の厚さは、薄
いほど不純物のドーピングも容易であり、この後の金属
埋込みの間口も増えるので、熱工程による不純物の再分
布を考慮した上で薄い側で最適化するのが好ましい。ポ
リＳｉ堆積層への不純物ドーピングは、ポリＳｉ堆積層
を後述するようにパターニングして得られるポリＳｉ層
３０が下のシリサイド層２６及び上の金属層３２と良好
にオーミック接触するのを可能にする目的で行なわれる
もので、コンタクト孔の底部だけでも十分であり、側壁
にはドープされなくてもよい。なお、不純物ドーピング
は、ポリＳｉの堆積中に行なってもよい。
【００１４】不純物ドーピングの後、所望の電極パター
ンに従ってポリＳｉ堆積層をパターニングすることによ
り電極パターンに対応し且つシリサイド層２６にオーミ
ック接触するポリＳｉ層３０を得る。ポリＳｉ堆積層の
パターニングは、ホトレジスト層をマスクとするドライ
エッチング等により行なうことができる。
ンに従ってポリＳｉ堆積層をパターニングすることによ
り電極パターンに対応し且つシリサイド層２６にオーミ
ック接触するポリＳｉ層３０を得る。ポリＳｉ堆積層の
パターニングは、ホトレジスト層をマスクとするドライ
エッチング等により行なうことができる。
【００１５】（４）一例としてＷの選択ＣＶＤ法により
ポリＳｉ層３０を覆い且つコンタクト孔を埋めるように
Ｗを堆積してＷからなる金属層３２を形成する。この結
果、ポリＳｉ層３０及び金属層（Ｗ層）３２からなる微
細な（高アスペクト比の）電極が得られる。この電極で
は、ＣＶＤポリＳｉ層３０上にＷのような金属層を安定
成長させたのでエンクローチメントの発生は認められな
かった。また、コンタクト孔を不純物含有の薄いポリＳ
ｉ層３０を介して金属層３２で埋めたので、単なるポリ
Ｓｉ電極に比べて電極抵抗が低減された。さらに、シリ
サイド層２６を設けたので、不純物ドープ領域２４に対
する接触抵抗も低減された。
ポリＳｉ層３０を覆い且つコンタクト孔を埋めるように
Ｗを堆積してＷからなる金属層３２を形成する。この結
果、ポリＳｉ層３０及び金属層（Ｗ層）３２からなる微
細な（高アスペクト比の）電極が得られる。この電極で
は、ＣＶＤポリＳｉ層３０上にＷのような金属層を安定
成長させたのでエンクローチメントの発生は認められな
かった。また、コンタクト孔を不純物含有の薄いポリＳ
ｉ層３０を介して金属層３２で埋めたので、単なるポリ
Ｓｉ電極に比べて電極抵抗が低減された。さらに、シリ
サイド層２６を設けたので、不純物ドープ領域２４に対
する接触抵抗も低減された。
【００１６】図５は、請求項１に係る発明を相互接続に
適用した一例を示すもので、図１〜４と同様の部分には
同様の符号を付してある。
適用した一例を示すもので、図１〜４と同様の部分には
同様の符号を付してある。
【００１７】フィールド絶縁膜２２に設けられた第１及
び第２の開口部内のＳｉ表面には、それぞれ別個のイオ
ン注入処理によりＮ+型及びＰ+型の不純物ドープ領域３
４及び３６を形成する。そして、不純物ドープ領域３４
及び３６の表面には、ＴｉＳｉ2のようなシリサイド層
３８及び４０をそれぞれ形成する。シリサイド層３８及
び４０は、図１で述べたと同様の方法で同時的に形成す
ることができる。
び第２の開口部内のＳｉ表面には、それぞれ別個のイオ
ン注入処理によりＮ+型及びＰ+型の不純物ドープ領域３
４及び３６を形成する。そして、不純物ドープ領域３４
及び３６の表面には、ＴｉＳｉ2のようなシリサイド層
３８及び４０をそれぞれ形成する。シリサイド層３８及
び４０は、図１で述べたと同様の方法で同時的に形成す
ることができる。
【００１８】次に、図２で述べたと同様にして基板上面
に層間絶縁膜４２を形成した後、シリサイド層３８及び
４０にそれぞれ対応した第１及び第２のコンタクト孔を
絶縁膜４２に形成する。そして、図３及び図４で述べた
と同様の方法により第１及び第２のコンタクト孔を介し
てシリサイド層３８，４０にそれぞれオーミック接触す
るポリＳｉ層４４とこのポリＳｉ層上に第１及び第２の
コンタクト孔を埋めるように堆積されたＷからなる金属
層４６とを順次に形成する。この場合、ポリＳｉ層４４
には、Ｎ型又はＰ型のいずれか一方の導電型を決定する
不純物をドープすればよく、Ｎ+型領域３４の上方とＰ+
型領域３６の上方とで別々に異なる不純物をドープする
必要はない。これは、シリサイド層３８，４０が存在す
ることにより不純物ドープ領域３４，３６への不純物ド
ーピングが阻止されるため、これらの領域３４，３６に
悪影響が及ぶおそれがないからである。
に層間絶縁膜４２を形成した後、シリサイド層３８及び
４０にそれぞれ対応した第１及び第２のコンタクト孔を
絶縁膜４２に形成する。そして、図３及び図４で述べた
と同様の方法により第１及び第２のコンタクト孔を介し
てシリサイド層３８，４０にそれぞれオーミック接触す
るポリＳｉ層４４とこのポリＳｉ層上に第１及び第２の
コンタクト孔を埋めるように堆積されたＷからなる金属
層４６とを順次に形成する。この場合、ポリＳｉ層４４
には、Ｎ型又はＰ型のいずれか一方の導電型を決定する
不純物をドープすればよく、Ｎ+型領域３４の上方とＰ+
型領域３６の上方とで別々に異なる不純物をドープする
必要はない。これは、シリサイド層３８，４０が存在す
ることにより不純物ドープ領域３４，３６への不純物ド
ーピングが阻止されるため、これらの領域３４，３６に
悪影響が及ぶおそれがないからである。
【００１９】ポリＳｉ層４４及び金属層４６からなる電
極乃至配線を形成した後は、ＣＶＤ法等により基板上面
にＳｉＯ2等の層間絶縁膜４８を形成する。そして、絶
縁膜４８に金属層４６の一部を露呈するコンタクト孔を
形成した後、基板上面にＡｌ又はＡｌ合金をスパッタ法
等により被着し、その被着層を所望の配線パターンに従
ってパターニングすることにより上層配線５０を形成す
る。
極乃至配線を形成した後は、ＣＶＤ法等により基板上面
にＳｉＯ2等の層間絶縁膜４８を形成する。そして、絶
縁膜４８に金属層４６の一部を露呈するコンタクト孔を
形成した後、基板上面にＡｌ又はＡｌ合金をスパッタ法
等により被着し、その被着層を所望の配線パターンに従
ってパターニングすることにより上層配線５０を形成す
る。
【００２０】図６は、請求項１に係る発明を個別電極
（コンタクトパッド）に適用した一例を示すもので、図
１〜５と同様の部分には同様の符号を付してある。
（コンタクトパッド）に適用した一例を示すもので、図
１〜５と同様の部分には同様の符号を付してある。
【００２１】図６の実施例が図５のものと異なる点は、
第１にシリサイド層３８及び４０に対して別々の不純物
含有ポリＳｉ層４４Ａ及び４４Ｂを形成すると共にこれ
らのポリＳｉ層４４Ａ及び４４Ｂに対しても別々のＷの
ような金属層４６Ａ及び４６Ｂを選択ＣＶＤ法により堆
積形成したことであり、第２にポリＳｉ層４４Ａ及び金
属層４６Ａからなる電極とポリＳｉ層４４Ｂ及び金属層
４６Ｂからなる電極とに別々のＡｌ又はＡｌ合金製の配
線５０Ａ及び５０Ｂを接続したことである。
第１にシリサイド層３８及び４０に対して別々の不純物
含有ポリＳｉ層４４Ａ及び４４Ｂを形成すると共にこれ
らのポリＳｉ層４４Ａ及び４４Ｂに対しても別々のＷの
ような金属層４６Ａ及び４６Ｂを選択ＣＶＤ法により堆
積形成したことであり、第２にポリＳｉ層４４Ａ及び金
属層４６Ａからなる電極とポリＳｉ層４４Ｂ及び金属層
４６Ｂからなる電極とに別々のＡｌ又はＡｌ合金製の配
線５０Ａ及び５０Ｂを接続したことである。
【００２２】図６の電極取出方式によると、配線５０Ａ
及び５０Ｂの間隔を広げてそれらの間に別の配線５０Ｃ
を配置することができ、配線の自由度並びに集積度が向
上する。
及び５０Ｂの間隔を広げてそれらの間に別の配線５０Ｃ
を配置することができ、配線の自由度並びに集積度が向
上する。
【００２３】図７は、請求項２に係る発明の一実施例を
示すもので、図１〜４と同様の部分には同様の符号を付
してある。
示すもので、図１〜４と同様の部分には同様の符号を付
してある。
【００２４】図７の実施例が図１〜４のものと異なる点
は、絶縁膜２８にコンタクト孔を形成した後図３で述べ
たと同様にして不純物含有ポリＳｉ堆積層３０Ａを形成
してからその上にＷのような金属を例えば非選択性のＣ
ＶＤ法（選択性のものでも可）によりコンタクト孔を埋
めるように堆積して金属堆積層３２Ａを形成し、これら
の堆積層３０Ａ及び３２Ａの積層を所望の電極パターン
に従ってパターニングすることにより残存するポリＳｉ
層３０Ｐ及び金属層３２Ｐからなる電極を形成するよう
にしたことである。
は、絶縁膜２８にコンタクト孔を形成した後図３で述べ
たと同様にして不純物含有ポリＳｉ堆積層３０Ａを形成
してからその上にＷのような金属を例えば非選択性のＣ
ＶＤ法（選択性のものでも可）によりコンタクト孔を埋
めるように堆積して金属堆積層３２Ａを形成し、これら
の堆積層３０Ａ及び３２Ａの積層を所望の電極パターン
に従ってパターニングすることにより残存するポリＳｉ
層３０Ｐ及び金属層３２Ｐからなる電極を形成するよう
にしたことである。
【００２５】
【発明の効果】以上のように、この発明によれば、コン
タクト孔内でシリサイド層上に不純物含有ポリＳｉ層を
介して金属層を安定して堆積させてコンタクト孔を埋め
るようにしたので、接触抵抗の低い微細電極を歩留りよ
く形成できる効果が得られるものである。その上、基板
の不純物ドープ領域とポリＳｉ層との間にはシリサイド
層が介在しているため、ポリＳｉ層へドープすべき不純
物としては、図５の例で述べたように不純物ドープ領域
の導電型に左右されず、Ｎ型又はＰ型のいずれを決定す
る不純物でもよく、ＣＭＯＳＬＳＩ等の製造に際して好
都合である。
タクト孔内でシリサイド層上に不純物含有ポリＳｉ層を
介して金属層を安定して堆積させてコンタクト孔を埋め
るようにしたので、接触抵抗の低い微細電極を歩留りよ
く形成できる効果が得られるものである。その上、基板
の不純物ドープ領域とポリＳｉ層との間にはシリサイド
層が介在しているため、ポリＳｉ層へドープすべき不純
物としては、図５の例で述べたように不純物ドープ領域
の導電型に左右されず、Ｎ型又はＰ型のいずれを決定す
る不純物でもよく、ＣＭＯＳＬＳＩ等の製造に際して好
都合である。
【図１】 請求項１に係る発明の一実施例におけるシリ
サイド層形成工程を示す基板断面図である。
サイド層形成工程を示す基板断面図である。
【図２】 コンタクト孔形成工程を示す基板断面図であ
る。
る。
【図３】 ポリＳｉ層形成工程を示す基板断面図であ
る。
る。
【図４】 金属層の選択ＣＶＤ工程を示す基板断面図で
ある。
ある。
【図５】 請求項１に係る発明を相互接続に適用した一
例を示す基板断面図である。
例を示す基板断面図である。
【図６】 請求項１に係る発明を個別電極に適用した一
例を示す基板断面図である。
例を示す基板断面図である。
【図７】 請求項２に係る発明の一実施例を示す基板断
面図である。
面図である。
【図８】 従来のＷ層の選択ＣＶＤ工程を示す基板断面
図である。
図である。
【図９】 従来のＷ層のＣＶＤ工程を示す基板断面図で
ある。
ある。
【図１０】 従来の配線形成工程を示す基板断面図であ
る。
る。
２０：Ｓｉ基板、２２，２８，４２，４８：絶縁膜、２
４，３４，３６：不純物ドープ領域、３０，３０Ｐ，４
４，４４Ａ，４４Ｂ：ポリＳｉ層、３２，３２Ｐ，４
６，４６Ａ，４６Ｂ：金属層。
４，３４，３６：不純物ドープ領域、３０，３０Ｐ，４
４，４４Ａ，４４Ｂ：ポリＳｉ層、３２，３２Ｐ，４
６，４６Ａ，４６Ｂ：金属層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/88 Ｒ 21/90 Ｄ
Claims (2)
- 【請求項１】 （ａ）シリコン基板に形成された不純物ドープ領域の表
面にシリサイド形成金属を反応させてシリサイド層を形
成する工程と、 （ｂ）前記シリサイド層を覆って絶縁膜を形成する工程
と、 （ｃ）前記シリサイド層の一部を露呈するコンタクト孔
を前記絶縁膜に形成する工程と、 （ｄ）前記コンタクト孔の内部を含めて前記絶縁膜を覆
うようにポリシリコンを堆積すると共にその堆積層に堆
積中又は堆積後に低抵抗化用不純物をドープすることに
より前記シリサイド層にオーミック接触する低抵抗化ポ
リシリコン層を形成する工程と、 （ｅ）前記低抵抗化ポリシリコン層の一部が前記コンタ
クト孔の内部を覆って残存するように前記低抵抗化ポリ
シリコン層をパターニングすることにより前記低抵抗化
ポリシリコン層の残存部からなる電極用ポリシリコン層
を形成する工程と、 （ｆ）前記電極用ポリシリコン層を覆い且つ前記コンタ
クト孔を埋めるように電極用金属を選択的に堆積して電
極用金属層を形成することにより前記電極用ポリシリコ
ン層及び該電極用金属層 からなる電極を形成する工程と
を含む半導体装置の電極形成法。 - 【請求項２】 （ａ）シリコン基板に形成された不純物ドープ領域の表
面にシリサイド形成金属を反応させてシリサイド層を形
成する工程と、 （ｂ）前記シリサイド層を覆って絶縁膜を形成する工程
と、 （ｃ）前記シリサイド層の一部を露呈するコンタクト孔
を前記絶縁膜に形成する工程と、 （ｄ）前記コンタクト孔の内部を含めて前記絶縁膜を覆
うようにポリシリコンを堆積すると共にその堆積層に堆
積中又は堆積後に低抵抗化用不純物をドープすることに
より前記シリサイド層にオーミック接触する低抵抗化ポ
リシリコン層を形成する工程と、 （ｅ）前記低抵抗化ポリシリコン層を覆い且つ前記コン
タクト孔を埋めるように電極用金属を堆積して電極用金
属層を形成することにより前記低抵抗化ポリシリコン層
及び該電極用金属層の積層を形成する工程と、 （ｆ）前記積層の一部が前記コンタクト孔の内部を覆っ
て残存するように前記積層をパターニングすることによ
り前記積層の残存部からなる電極を形成する工程と を含む半導体装置の電極形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416020A JP2822276B2 (ja) | 1990-12-28 | 1990-12-28 | 半導体装置の電極形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416020A JP2822276B2 (ja) | 1990-12-28 | 1990-12-28 | 半導体装置の電極形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04233726A JPH04233726A (ja) | 1992-08-21 |
| JP2822276B2 true JP2822276B2 (ja) | 1998-11-11 |
Family
ID=18524275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2416020A Expired - Fee Related JP2822276B2 (ja) | 1990-12-28 | 1990-12-28 | 半導体装置の電極形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822276B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198813A (ja) * | 1984-03-23 | 1985-10-08 | Nec Corp | 半導体への不純物拡散法 |
| JPS62113422A (ja) * | 1985-11-13 | 1987-05-25 | Mitsubishi Electric Corp | コンタクト電極の形成方法 |
| JPH01105532A (ja) * | 1987-10-19 | 1989-04-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH0756866B2 (ja) * | 1988-10-17 | 1995-06-14 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
-
1990
- 1990-12-28 JP JP2416020A patent/JP2822276B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04233726A (ja) | 1992-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0587399B1 (en) | Semiconductor device incorporating a contact and manufacture thereof | |
| US5763321A (en) | Method of manufacturing semiconductor device utilizing selective CVD method | |
| JPS58175846A (ja) | 半導体装置の製造方法 | |
| US20070222000A1 (en) | Method of forming silicided gate structure | |
| EP0507446B1 (en) | Structure and method for self-aligned contact formation | |
| JP3102405B2 (ja) | 半導体装置の製造方法 | |
| JP3321864B2 (ja) | 半導体装置とその製法 | |
| JPH0845878A (ja) | 半導体装置の製造方法 | |
| JP3420104B2 (ja) | 抵抗素子の製造方法 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| JP2822276B2 (ja) | 半導体装置の電極形成法 | |
| US5329161A (en) | Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices | |
| JP3794915B2 (ja) | 半導体装置の製造方法 | |
| JP3019453B2 (ja) | 半導体装置の製造方法 | |
| JPH09162392A (ja) | 半導体装置 | |
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JPH10106973A (ja) | 半導体装置およびその製造方法 | |
| JP3107632B2 (ja) | 半導体装置の製造方法 | |
| KR100230734B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2003060044A (ja) | 半導体抵抗素子及びその製造方法 | |
| JP2720567B2 (ja) | 半導体装置の製造方法 | |
| JPH0590199A (ja) | 半導体装置の製造方法 | |
| JPH0513750A (ja) | 半導体装置 | |
| JPH03187226A (ja) | 半導体装置の製造方法 | |
| JPH0341727A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070904 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |