JPS605560A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS605560A
JPS605560A JP58113225A JP11322583A JPS605560A JP S605560 A JPS605560 A JP S605560A JP 58113225 A JP58113225 A JP 58113225A JP 11322583 A JP11322583 A JP 11322583A JP S605560 A JPS605560 A JP S605560A
Authority
JP
Japan
Prior art keywords
wiring
layer
barrier layer
titanium
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58113225A
Other languages
English (en)
Other versions
JPH0557743B2 (ja
Inventor
Ichiro Fujita
藤田 一朗
Hideaki Otake
秀明 大竹
Toru Takeuchi
竹内 透
Kiyoshi Watabe
渡部 潔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58113225A priority Critical patent/JPS605560A/ja
Publication of JPS605560A publication Critical patent/JPS605560A/ja
Publication of JPH0557743B2 publication Critical patent/JPH0557743B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (ai 発明の技術分野 本発明は半導体装置に係り、特に金属膜配線(電極を含
むノと該配線が接触する被接続基体(半導体層、別の配
線等ノとの該接触部に於ける反応湘互拡散)を阻止する
ために、該配線の下部若しくは内部に設けるバリア層に
関する。
(bl 技術の背景 半導体装置の電極配線材料Oこはアルミニウム(2)若
しくはアルミニウム(At)合螢が多く用いられている
。Atは電気抵抗が小さく、且つ牛害体例えばシリコン
(Si)との接触抵抗を小さくなし得る等の長所を肩す
るが、その反面8iと反応し易いため、電極配線形成後
の熱処理工程(アニール。
絶縁膜形成等用こ於てAA電極配線とSi層の接触部に
AtとSiの相互拡散を起し、At電極配線中に過剰に
拡散した81が該配線甲に析出して配線抵抗を増大せし
めたり、又Si層中に深く拡散したAtが接合を破壊す
るというような欠点を持っている。そこで特に電極配線
が微細化され且つ浅い接合を有するLSIや超LSI#
に於ては、電極配線の下部若しくは内部に前記AtとS
Iの相互拡散を阻止するバリア層が設けられる。そして
このバリア層にはチタン(T1)−タングステン(W)
の二重層が多(用いへれていた。これは゛1′1−W層
が450(’C)a度までの熱サイクルに対しては充分
なバリア効果を持ち、且つ半導体層及び配線材料層、絶
縁膜に対して良効な密着性を有することによる。
しかし最近は表面保赦絶縁膜の耐温性の向上、組立工程
のインツイン化、樹脂モールド品種の拡大、保証信積度
の向上等により5oo〔℃〕程度の温度サイクルに於て
も充分なバリア効果が9釆される。そしてこのような高
温に於ては前H6’11’ 1−Wよりなるバリアノー
は、At中に溶は込んでしまってそのバリア効果が矢イ
つイzるという欠点を持っている。
[C) 従来技術と問題点 そCで従来かかる高温温度サイクルに光分耐え得るバリ
ア層とし゛c1窒化チタン(TiN、)層が用いられて
いる。このTiN層は550 [’C’]程度の1゛イ
温に於ても、At等の配線材料や81等の半導体材料の
いずれとも反応せず500〜xooo(X+程度の薄層
に於ても光分なバリア効果をMし、そのため例えばA/
、とSiの相互拡散による接合破壊や、At配線内への
Stの析出等は完全に防がれていた。
しかしながら該TiN層は特に絶縁膜をこ対する′@着
性が悪いために、該TiN層を配線の下部にバリア層と
して設けた際には、該配線が絶縁膜上から剥離し配線に
ふくれを生じてその品質が損われるという問題がある。
又、!18.4体層やAt尋の配線材料との密着性も余
り良くないので、配線のコンタクト抵抗の増加を招いた
り、コンタクト部の強度が低下するという問題があった
(dl 発明の目的 本発明は上記高温に於てもすぐれたバリア幼果を仝し、
しかも配線材料、半導体層、絶縁膜にヌグして強い密着
性を刹するバリア層を提供するものであり、その目的と
するところは、半導体層と配線材料きの相互拡散による
接合破壊を防き、且つコンタクト抵抗の増大や配線のふ
くれを防止して、半導体装置の品質及び信頼性を向上せ
しめるにある。
tel 発明の構成 即ち本発明は半導体装置に於て、配線と該配線S接触り
−る被接続基体との曲の、該配線及び該被接続遊体を構
成する物質の相互拡散を阻止するバリア層として、該配
線の下部若しくは内部に窒化チタンとチタンの混合物層
成るいはチタン−窒化チタン−チタンの三iL層よりな
るバリア層を設けてなることをV倣とする。
tfJ 発明の実施例 以下本発明を、第1図乃至第3図1こ示す異なる実ja
例に於C″jる模式断面図、及び第4図に示ずバリツ′
効来説明用の換弐断面図(−□及びE/13ショート不
良発生状態図(ロ)を用いて説明す゛る。
本発明は500(’C〕程度の高温温度サイクル過程を
経てもなお且つすぐれたバリア性を失うことのない窒化
チタン(TiN)J@を主たるバリア層として用いてい
る。そして’IJNiが前述したようにシリコン(Sり
等の半導体層、アルミニウム(m)や金(AuJ等の配
線材料層、及び特に二酸化シリコン(Si(J2) 、
りん珪酸ガラス(PSG)寺の絶縁膜に対して密着性が
悪い点を改善するために、T i Nと強固に藷合し且
つ前記半導体材料や配線材料とも良く反応して強固に密
矯し、更に前記絶縁膜とも界面に形y、される酸化チタ
ン(例えは’fiOj)膜を弁して強固に密着する性負
を有するチタン(Tりを0.5〜20〔wt%〕程度6
i1NdT五Nに〃0えることによりその密着性を高め
ている。
即ち本発明が提供するバリア層は、Ill i NにI
ll iを0.5〜20(wt%〕程度刀11えたT1
ぺとIpiの(昆合物若しくはTi−’rtN−’ri
の三重構造よりなっており、その厚さはバリア効果を均
一にするためのカバレージを考慮し1000〜2000
[A]程度に形成される。なお前記三重構造の場合上下
の11層の厚さはそれぞれTiN層の厚さのπ〜1か程
度例えば50〜l OO[:A:)程夏とし、上下Ti
e@を合わせた量が混合比換算でTiN層こズiして2
0(wt%〕を上廻らないような厚さにする。
そして上記バリア層のうち、’l’iNと′1゛iの混
合物よりなるバリア層はT i INとTIのターゲッ
トを用いた同時スパッタ層成るいはTiNとl′iを前
記所定の割合に混合した材料をホットプレスして形成し
た’1’iN/’l’i混合物ターゲットを用いたスパ
ッタ法で形成される。上記同時スパッタ法は一般に用い
られている技術であるが本発明に用いるTiNとTiの
混合物層を形成する隊には、TiNのターゲットが非輩
に脆く、そのため割れ易く且つスパッタ中にT i N
粉を生じ易いためスパッタ品質が低下するという問題が
ある。この問題を解決するために考案したのが上記T 
i N / T i混合物ターゲットで、該ターゲット
に於てはボッ1プレス技術によりターゲットを形成する
際Tiがバインターの凋きをするので、極めて 密で強
固なターゲットが得られるという利点がある。従って本
発明に於ては混合物バリア層の形成に除しては主として
該ターゲットによるスパッタ法が用いられる。
父上記Ti−’l’1N−Tiよりなる三重構造のバリ
ア層は、TiN層を形成する際にはTjと’l’iNの
2独のターゲットを用いる方法で行っても良いが、通常
はTiと窒素との反応性スパッタを用いる通常の連続ス
パッタ技術によって形成される。
以下本発明を、上記TiN/Ti混合物バリアを用いた
実施例について説明する0 第1図は本発明をバイポーラ型半導体装置のエミッタ配
&tこ用いた例で、同図に於てlはコレクタ領域、2は
ベース領域、3はエミッタ領域、4はSin、絶jl&
g、5aはHlのht4f41贋(通常P urt A
Z J A−1−4% (−u ・合金、 At−0,
5〜191.Mg・合金、あるいはこれらに81を0゜
5〜2チ況ぜた合金等よりなり、1000(A)程度の
厚さを有する。
配線の一部をなし主としてコンタクトの役目を来す。)
、5bは第2のAtダメ層(第1のA4合金層と同じ材
質により形成され、配線の主部をな(A)程度で前記T
 i N / T i混合物よりなる)、7はPSG絶
縁膜を示す。
該構造に於ては相互拡散によるA t iり配線中への
81の吸い上げは上HI」第1の1’、L IP$Jm
 5 a内のみに限定されるので、主として電気体4に
あずかる第2のA4Q)f45bは変寅せず、従って配
線抵抗が高まることはない。又S1内へ拡散するALも
第1のAt1)を部層のみに限られるので、エミッター
ベース間の接合破壊は防止される。
なお該電極配線の場合、上記第゛1のAJa合金層5a
を省略し、バリア層6を直にエミッタ領域3上に接触さ
せた構造にしても充分低いコンタクト抵抗が得られる。
第2図はψ摘記線構造の例で、図中1はコレクタ9.Q
t 2ばベース領域、3はエミッタ領域、4は5in2
絶縁膜、5はA7電極配線(純At若しくは前11fi
 A を合金よりなる)、6はバリア層(前記実jJ色
例と同じ)、7はl’sG絶縁膜、8はAt上層配線(
純At若しくは前記A4合金よりなるA9はPSG衣面
床面保護膜す〇 電極配線5が接触する例えはエミッタ’$4域3の接合
が深い場合には該電極配線5にバリア層が設けられない
場合もあるが、このような場合該電極配腺5と上層配線
8とのコンタクト部が図のようにエミッタ領域3と電極
配線5のコンタクト部上に来た場合には、AAの厚さが
2倍以上になるために相互拡散ζこよる接合破壊(エミ
ッターベース間ショート)を起す。そのためバリア層を
設けない場合成るいは従来の不完全なバリア層の場合に
はコンタクト部a、bの位置をずらすへいう設計的な制
約を受け、そのため集積度の低下を招いていたが、本発
明が提供するバリア層6に於てはバリア効果が充分保証
されるのでコンタクト部a、bの位置ひずらす必侠はな
く集積度の向上が図れる。
又氷見明か提供するバリア層6はPSG絶GV膜7に対
しても充分に強い密着・凸を有するので、図のように配
線8の下部全域にバリア層6カ粍己設されても、該配線
8がPEG絶縁膜7から剥離してふくれを生ずるような
ことはない。
第3図は異種金属よりなる配置謡間にバ11ア層を設け
た例で、具体的にはAA配線(At合金を含む)とm(
A”)パッド(ホンディング・バンド)の朕絖例である
。図中4は8 iU2彪縁膜、5はM配線、6はT i
 N / T i混合物よりなるパリアノψ、7はP 
S G絶線膜、9はPSG茨面保睦膜、10はAuパッ
ドを示している。
この構造に於てはA4とAu0J)相互拡散によるAt
−Au金属間化合物(パープルブレーク力の生成が防止
され、コンタクト抵抗の増加は防止される。又前記実施
例同様Auバッド1oのPSG絶縁膜7に対する密着強
度も充分に扁く保たれるのでパッド剥れによるホンディ
ング不良も防止される。
第4図(イ)は本発明が提供するTiN/Ti混合物よ
りなるバリア層の効果を調べるために形成した試料の構
造で、図中1はコレクタ鎖酸、2はベース領域、3はエ
ミッタ領域、4は5i02絶縁膜、5はAt電極配線、
6はTiN/Ti混合物バリア層を示している。なおエ
ミンタ接合の深さは3000(Ah TiN/Ti 混
合物ハIJ 7層の厚さは1000〔A〕+ ht m
&配faノ厚サすs o o o (X) hc固定し
た。そして該構造に於てバリア層のTiNに対する′l
′lの比率を種々に変えた試料を5oo〔℃〕で30〔
分〕加熱した際のエミッターベース間ショー ) (E
/Bショート〕の発生状態ヲ示したのが第第4図(Ol
である。この図からIll iの比4S20[:$33
層まではE/Bショートは殆んど発生せず、該TiN/
 Ti混合物バリア層は0.5〜20〔チ〕程度の゛r
!比率に於てすぐれたバリア性を育することがわかる。
なおTi−’riN−’ri三重構造に於ても’L’ 
i N層の厚さに対するTi層の合計厚さの比率が0.
5〜20 C%)に於て上記同様すぐれたバリア・註を
示す。
又該バリア膜の絶は膜、半導体層、配線材料MCこ対す
る密着性も1.’ i N 層にT1が僅かに入ること
により急激に篩まり、Tr比率0.5層%:]以上に於
ては、上記熱処理ζこよるバリア層の剥離に起因する電
極配線のふくれは皆無であった。上記三重構造のバリア
層を用いた場合も同様であった。
tgl 発明の詳細 な説明したように本発明lこよれは、500〔℃〕程度
の高温に於てもすぐれたバリア性8Wl、、Lかも配線
材料、牛導体層、絶縁膜ζこ対して強い密着性を有する
バリア層が提供される。
従って熱履歴を経た際に、半導体層の配勝導出部に生ず
る接合破壊や配線抵抗の増大、及び糸種配線接続部に生
ずる蛍属間化合物の生成によるコンタクト抵抗の増大、
コンタクト強夏の減少等が防止され、且つ配線の密涜不
艮によるふくれ等も防止されるので、半導体装置Q)重
置及び信頼性が同上する。
【図面の簡単な説明】
第1図乃至第3図は不発明の異なる実施例に於ける模式
断血図で、M4図はバリア幼果説明用の模式断面図(イ
)及びj43/13ショート不良発庄状悪図呻:である
。 ■1に於て、1はコレクタ成域、2はベース領域、3は
エミッタ狽域、4は二液化シリコノ絶縁膜、5はアルミ
ニウム配線、5aは第1のアルミニ1クム合金層、51
)は第2のアルミニ1ツム零1層、6は窒化チタン去チ
タンの混合物よりなるバリア層、7はりん珪酸ガラス絶
縁膜、8は7′ルミニウム上1iJ配線% 9はりん珪
酸カラス狭面保護膜、loは金パツドを示す。 − づf−ン グ r戸?[ タム 第3 図 第4図 (、f) (ロ) 〔%] −μ〃(ご之すするh゛のIF牢 31C1−

Claims (1)

  1. 【特許請求の範囲】 tll 配線と該配線が接触する被接続基体との同の、
    該配線及び該被接jjJ’=基体を構成する物質の相互
    拡散を阻止するバリア層として、該配線の下部若しくは
    内部に窒化チタンとチタンとよりなるバリア層を設けて
    なることを特徴とする半導体装置。 (21上記のバリア層がチタンと窒化チタンの混合物層
    よりなることを特徴とする%訂ムら氷の範囲第1埃記載
    の半導体装置。 (31上記バリア層がチタン−窒化チタン−チタンの三
    重尼;よりなることを特徴とする特許請求の範囲第1項
    記載の半導体装置。
JP58113225A 1983-06-23 1983-06-23 半導体装置 Granted JPS605560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58113225A JPS605560A (ja) 1983-06-23 1983-06-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58113225A JPS605560A (ja) 1983-06-23 1983-06-23 半導体装置

Publications (2)

Publication Number Publication Date
JPS605560A true JPS605560A (ja) 1985-01-12
JPH0557743B2 JPH0557743B2 (ja) 1993-08-24

Family

ID=14606734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58113225A Granted JPS605560A (ja) 1983-06-23 1983-06-23 半導体装置

Country Status (1)

Country Link
JP (1) JPS605560A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
JPS62200747A (ja) * 1986-02-28 1987-09-04 Toshiba Corp 半導体装置の製造方法
JPS6351630A (ja) * 1986-08-21 1988-03-04 Sanken Electric Co Ltd シリコン基板への電極形成法
JPS6358927A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0191438A (ja) * 1987-10-02 1989-04-11 Toshiba Corp 半導体装置
US4824801A (en) * 1986-09-09 1989-04-25 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing aluminum bonding pad with PSG coating
US4916397A (en) * 1987-08-03 1990-04-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with bonding pad
JPH02133964A (ja) * 1988-11-15 1990-05-23 Hitachi Ltd 半導体装置
JPH02271633A (ja) * 1989-04-13 1990-11-06 Hitachi Ltd 半導体装置の配線層
JPH04107954A (ja) * 1990-08-28 1992-04-09 Mitsubishi Electric Corp 半導体集積回路装置の配線接続構造およびその製造方法
JPH04264719A (ja) * 1991-02-19 1992-09-21 Sony Corp 配線形成方法
JPH05190549A (ja) * 1991-07-08 1993-07-30 Samsung Electron Co Ltd 半導体装置およびその製造方法
JPH05198789A (ja) * 1992-11-20 1993-08-06 Mitsubishi Electric Corp 半導体装置の製造方法
JPH05343406A (ja) * 1985-09-11 1993-12-24 Mitsubishi Electric Corp 半導体装置
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
US5378926A (en) * 1991-09-30 1995-01-03 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal nitride barrier layer to block migration of tin through via holes
US5459353A (en) * 1991-02-12 1995-10-17 Matsushita Electronics Corporation Semiconductor device including interlayer dielectric film layers and conductive film layers
US5539256A (en) * 1994-02-24 1996-07-23 Nec Corporation Semiconductor device having an interconnection of a laminate structure and a method for manufacturing the same
US5760475A (en) * 1987-03-30 1998-06-02 International Business Machines Corporation Refractory metal-titanium nitride conductive structures
JP2015070026A (ja) * 2013-09-27 2015-04-13 豊田合成株式会社 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877257A (ja) * 1981-11-04 1983-05-10 Hitachi Ltd 超高信頼性電極

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877257A (ja) * 1981-11-04 1983-05-10 Hitachi Ltd 超高信頼性電極

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JPH05343406A (ja) * 1985-09-11 1993-12-24 Mitsubishi Electric Corp 半導体装置
JPS62200747A (ja) * 1986-02-28 1987-09-04 Toshiba Corp 半導体装置の製造方法
JPH0581050B2 (ja) * 1986-08-21 1993-11-11 Sanken Electric Co Ltd
JPS6351630A (ja) * 1986-08-21 1988-03-04 Sanken Electric Co Ltd シリコン基板への電極形成法
JPS6358927A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 半導体装置の製造方法
US4824801A (en) * 1986-09-09 1989-04-25 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing aluminum bonding pad with PSG coating
US5760475A (en) * 1987-03-30 1998-06-02 International Business Machines Corporation Refractory metal-titanium nitride conductive structures
US4916397A (en) * 1987-08-03 1990-04-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with bonding pad
JPH0191438A (ja) * 1987-10-02 1989-04-11 Toshiba Corp 半導体装置
JPH02133964A (ja) * 1988-11-15 1990-05-23 Hitachi Ltd 半導体装置
JPH02271633A (ja) * 1989-04-13 1990-11-06 Hitachi Ltd 半導体装置の配線層
JPH04107954A (ja) * 1990-08-28 1992-04-09 Mitsubishi Electric Corp 半導体集積回路装置の配線接続構造およびその製造方法
US5459353A (en) * 1991-02-12 1995-10-17 Matsushita Electronics Corporation Semiconductor device including interlayer dielectric film layers and conductive film layers
JPH04264719A (ja) * 1991-02-19 1992-09-21 Sony Corp 配線形成方法
JPH05190549A (ja) * 1991-07-08 1993-07-30 Samsung Electron Co Ltd 半導体装置およびその製造方法
US5378926A (en) * 1991-09-30 1995-01-03 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal nitride barrier layer to block migration of tin through via holes
JPH05198789A (ja) * 1992-11-20 1993-08-06 Mitsubishi Electric Corp 半導体装置の製造方法
US5539256A (en) * 1994-02-24 1996-07-23 Nec Corporation Semiconductor device having an interconnection of a laminate structure and a method for manufacturing the same
JP2015070026A (ja) * 2013-09-27 2015-04-13 豊田合成株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH0557743B2 (ja) 1993-08-24

Similar Documents

Publication Publication Date Title
JPS605560A (ja) 半導体装置
US4097889A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US5300461A (en) Process for fabricating sealed semiconductor chip using silicon nitride passivation film
US5312772A (en) Method of manufacturing interconnect metallization comprising metal nitride and silicide
CA1249073A (en) Integrated semiconductor circuit including a tantalum silicide diffusion barrier
US4977440A (en) Structure and process for contacting and interconnecting semiconductor devices within an integrated circuit
JPS6010645A (ja) 樹脂封止型半導体装置
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
JP2757796B2 (ja) 半導体集積回路装置
JPH0316145A (ja) 半導体装置の製造方法
US10978414B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JPH01318236A (ja) 半導体装置
JPS63308924A (ja) 半導体装置
JPH03227540A (ja) 半導体装置のボンディングパッド構造
JP2945010B2 (ja) 半導体装置
JP2750469B2 (ja) 半導体パッケージ
JPS6293949A (ja) 半導体素子の表面保護方法
JPH0245958A (ja) 半導体装置及びその製造方法
JPH0778789A (ja) 半導体装置の製造方法
JPH09213653A (ja) 半導体装置
JPS6015150B2 (ja) 半導体装置の製法
JPS6039847A (ja) 半導体装置
JPH0376030B2 (ja)
JPH04171835A (ja) 樹脂封止型半導体装置
JPH0817824A (ja) 半導体装置及びその製造方法