JPH02271633A - 半導体装置の配線層 - Google Patents

半導体装置の配線層

Info

Publication number
JPH02271633A
JPH02271633A JP9417189A JP9417189A JPH02271633A JP H02271633 A JPH02271633 A JP H02271633A JP 9417189 A JP9417189 A JP 9417189A JP 9417189 A JP9417189 A JP 9417189A JP H02271633 A JPH02271633 A JP H02271633A
Authority
JP
Japan
Prior art keywords
layer
wiring layer
wiring
barrier layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9417189A
Other languages
English (en)
Inventor
Shinichi Fukada
晋一 深田
Yasushi Kawabuchi
靖 河渕
Motohiro Suwa
元大 諏訪
Katsuhiko Shioda
塩田 勝彦
Masayasu Nihei
二瓶 正恭
Hitoshi Onuki
仁 大貫
Kunio Miyazaki
邦夫 宮崎
Tatsuo Itagaki
板垣 達夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9417189A priority Critical patent/JPH02271633A/ja
Publication of JPH02271633A publication Critical patent/JPH02271633A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の配線層に係り、たとえば大規模集
積回路の配線層に関するものである。
〔従来の技術〕 半導体装置の配線層としては、一般にA0合金層が用い
られているが、前記A0合金層にエレクトロマイグレー
ションが生じるのを防止するため、前記A0合金層の下
にバリア層となる高融点金属層を配置して2層構造とし
たものが知られている(特開昭53−80183号公報
参照)。
そして、このような構造においてもA0合金層がエレク
トロマイグレーションによって断線部分が生じた際前記
バリア層で導通をとり、断線という最悪の状態を回避す
る試みがなされている(応物学会予稿集(1988,秋
)6p−A−1参照)。
この場合のバリア層としてはたとえばTiWが用いられ
ている。
〔発明が解決しようとする課題〕
しかし、たとえばTiWを用いたバリア層はA0合金層
と比べて高抵抗となり、したがって半導体装置の駆動時
の発熱量が大きくなる。
また、A1合金層に一部断線が生じた場合、A0合金層
からバリア層へ、およびバリア層からA0合金層へ電流
が流れるAf1合金層の断線部周囲に電流集中が生じる
ことになる。
このため、バリア層の上記発熱によって高温領域となっ
ているところに、上述した電流集中が生じると、その電
流集中が生じた個所にエレクトロマイグレーションの発
生が促進され、この結果断線領域をさらに拡大させてし
まうことになる。
このようになると、配線層全体としてみると、通電時間
とともにその抵抗が増大していくという問題があった。
本発明は、このような事情に基いてなされたものであり
、エレクトロマイグレーションによる断線領域拡大によ
って生ずる抵抗増加を抑制するようにした半導体装置の
配線層を提供することを目的とするものである。
〔課題を解決するための手段〕
このような目的を達成するために、本発明は。
比抵抗σ1、膜厚t1の主配線層と比抵抗σ2.膜厚t
、2のバリア層との積層からなる半導体装置の配線層に
おいて、前記主配線層とバリア層との間に比抵抗σ2、
膜厚t、の中間層を介在させた構成とし、該中間層の比
抵抗σ1、膜厚t、をそれぞれσ□〈σ2くσ3 t工>tz>ti の関係を有するように設定されていることを特徴とする
ようにしたことを基本とするものである。
〔作用〕
上述の値に設定された中間層を設けることにより、前記
中間層は比較的抵抗が大きいため、配線層とバリア層と
の間を流れる電流量を減少させる働きをもつことになる
。このため、従来は配線層が断線した際、配線層からバ
リア層およびバリア層から配線層に流れこむ電流は、断
線部周辺に集中していたが、上述の構成により、断線よ
り比較的へたたった領域までバリア層より断線層へ電流
が流れこむ領域が拡大するようになる。この結果、断線
部周辺での電流集中は緩和されるようになる。
それ故、バリア層への通電により発熱している高温領域
周辺での配線への電流集中が減少し、エレクトロマイグ
レーションは抑制される。したがってこのようにして、
断線部分の拡大による配線抵抗の増大は抑制されるよう
になる。
〔実施例〕
以下1本発明による半導体装置の配線層の−実施例を図
面を用いて説明する。
第1図は本発明による半導体装置の配線層の一実施例を
示す断面図である。同図において、シリコン(Si)基
板1があり、その主表面にはシリコン酸化膜からなる絶
縁膜2が形成されている。
そして、この絶縁膜2上に配線層が形成されている。こ
の配線層は3層構造からなり、前記絶縁膜2面から順次
、バリア層2、中間層4、および主配線層5が積層され
た構成となっている。さらにこのような構成の配線層が
形成された絶縁WJz面には前記配線層を含んでパンシ
ベーション膜6が被覆されている。
前記バリア層3はたとえばTiW合金を50nmの厚さ
に、前記中間層4はたとえば窒素含有TiWを10nl
Iの厚さに、さらに主配線層5はたとえばAQ−1vt
%Siを500nmの厚さに、いずれもスパッタリング
法で形成されたものとなっている。
このうち特に中間層4についてはスパッタガスにN2を
混入させたいわゆる反応性スパッタ法により形成されて
いる。
中間層4を構成するTiWの層は通常の場合、比抵抗は
80μΩG程度であるが、上述のような方法により形成
することにより、800μΩ口以上に高抵抗化すること
ができる。
になる。
なお、前記反応性スパッタ法により混入させるガスとし
ては、上述のほかに02、COあるいは炭化水素であっ
ても有効となる。
同様の構造は、バリア層3と中間層4とをCVD(Ch
emical Vapour Deposition)
法によって形成することもできる。この場合、前記バリ
ア層3をW(Co)、+71熱分解トT x Ccs 
H5)2 (c O)zもしくはT’ (C2H5)3
のH2還元の同時進行により形成し、中間層4をNH,
もしくはC,H4を少量流することにより形成する。前
記中間層は高抵抗化された膜として形成できる。
前記バリア層3としては、他にTiN等の高融点金属窒
化物、WおよびW含有合金、MoおよびMo含有合金等
の高融点金属等であってもよい。
このバリア層3に対して中間層4としては前記バリア層
3より高抵抗の物質であればよく、高融点金属窒化物、
硅化物、酸化物を用いることができる。しかし、好まし
くは、前記中間層4は、主成分が前記バリアM3と同一
物質であり、主成分以外にバリア層3以上の酸素、窒素
、炭素、硅素の少なくとも一種を含むことにより、前記
バリア層3より高い比抵抗を有する物質により形成され
るのが適当となる。このようにした場合、前記バリア層
3と中間M4は連続的に膜形成可能であり、膜形成時の
不純物添加等により容易にしかも目的の比抵抗を有する
中間層4を形成することができるからである。
このように構成された半導体装置の配線層に断線が生じ
かつ通電がなされているときの説明図を第2図に示す。
同図は主配線層5にエレクトロマイグレーションによる
断線部分9が生じ、主配線WJS内の電流は、前記断線
部分9の近傍で中間層4を介してバリア層3へ流れ込み
、前記断線部分9下を通過した後、さらに断線部分9の
近傍で中間層4を介して主配線N5へ流れ込むようにな
る。
前記中間層4が存在しない場合、すなわち従来の構成に
おける電流の流れを比較のために第3図に示す、第3図
においては断線部分9の近接する個所において電流集中
を生じているのに対し、・第2図では該電流集中は生じ
ておらず、断線部分9から一定の広い範囲に亘った領域
にて、電流が上記Mc5からバリア層3へ、またバリア
層3から主配線5へ流れていることが判る。
この理由は、主配線層5とバリア層3との間に中間層4
を介在させることにより、断線部分9の近接する個所に
おける電流通路が高抵抗となって、この通路に電流が集
中しにくくなるからと考えられる。
ここで第4図は上述のようにして形成した配線層に継続
通電してその抵抗の時間的変化を測定したグラフである
。比較のため従来の配、I!層に対して同様の測定結果
をも示している。従来の配線層としてはバリア層として
T i H50nn+、 A Q −1wt%SSi3
00n用いたものであり、図中−点鎖線で示している。
従来の配線層の通電当初の配線抵抗は本実施例の場合と
一致している。本実施例では通電当初の抵抗増加は従来
技術よりいく分大きいが、実用上問題となる50%以上
の抵抗増加に至る時間については従来技術に比べ2倍以
上となっており大幅に改善されている。中間層の膜厚が
3nmのもの(点線)と10no+のもの(実線)を比
較すると、中間層が10nmの場合の方が、バリア層−
配線層間の直列抵抗を大きくできるためより効果が大き
いことがわかる。中間層の膜厚によりその効果が変れる
ことは中間層の働きが、配線層との化学的な結合により
AQを固定し配線のエレクトロマイグレーションを抑制
するものではなく、電流分布の制御によりものであるこ
とを示している。
本発明の効果を安定に発揮させるためには、中間層があ
る程度高抵抗であることが重要である。
すなわち、中間層の比抵抗をσ2、膜厚t3.バリア層
の比抵抗をσ2、膜厚t2とした時、σ、・t。
とσ2・t2の比σ、・1./σ2・し2はマージンも
含め1〜5程度であることが望ましく、σ、・t。
が小さすぎると本発明の効果は十分でない。一方。
この比がさらに大きくなると、配線に断線不良が発生し
た際の配線抵抗の増加が大きくなりすぎ。
好ましくなくなる。
第5図は中間層の比抵抗を変えσ、・1./σ2・t2
の変化に基づく配線抵抗の値を示すグラフである。この
グラフから明らかなように、σ。
1、/σ2・t2が5以上の場合配線抵抗の増加が顕著
になることが判明する。
また、断線不良時の配線抵抗の増加をおさえるためには
、バリア層をできるだけ厚くすることが望ましい。その
ため、中間層を薄くし、その分バリア層を厚くすること
が考えられる。すなわち、中間層には比抵抗の高い物質
を用い上記の条件を満足する範囲でできるだけ薄くする
ことが望ましく、比抵抗の値、とじては最低、バリア層
を形成する物質の2倍程度が必要となる。
上述した実施例ではいわゆる一層配線について説明した
ものであるが、積層配線についても適用できることはい
うまでもない。第6図は、この積層配線の構成を示した
図であり、配線はバリヤ層2、中間層4、配線層5がく
り返し積層された構造となっている。この場合には配線
層のうちの一層が断線したとしても他の配線層で導通が
保たれるためさらに長寿命となる。
第7図は本発明の他の実施例を示した説明図である。こ
の実施例では、配線の形成時には、中間層4は存在して
いない。そのかわりバリアM3の膜形成をスパッタ法で
行なう際にスパッタガスとしてN2あるいは02を混入
し、TiWより成るバリア層にNあるいはOを混入させ
る。その上に配線層5となるAl2−1wt%Siの膜
をスパッタ法で形成する。バリア層中のNあるいはOは
比較的安定であり、半導体装置の製造工程中はバリア層
中にとどまっている。しかし、半導体装置に通電し使用
する際、AQのエレクトロマイグレーションにより配線
層に断線部分9が生じるとバリア層3に変化が生じる。
すなわち、通電によるバリア層の発熱で生じる高温領域
9に存在するバリア層は継続的に高温に保持されるため
膜中のNあるいはOが徐々に配線層5との界面まで拡散
し、配線を形成するAQと反応し、高抵抗のAQ窒化物
あるいは酸化物を形成する。これが中間層となり。
断線部周囲での配線への電流集中を緩和することができ
る。
〔発明の効果〕
以上説明したことから明らかなように、本発明による半
導体装置の配線層によれば、所定の値に設定された中間
層を主配線層とこの主配線層に積層されているバリア層
との間に介在させることにより、比較的抵抗が大きな中
間層は、配線層とバリア層との間を流れる電流量を減少
させる働きをもつことになる。このため、従来は配線層
が断線した際、バリア層から配線層に流れこむ′6流は
、断線部周辺に集中していたが、上述の構成により、断
線より比較的へたたった領域までバリア層より断線層へ
電流が流れこむ領域が拡大するようになる。この結果、
断線部周辺での電流集中は緩和されるようになる。それ
故、バリア層への通電により発熱している高温領域での
配線への電流集中が減少し、エレクトロマイグレーショ
ンは抑制される。したがってこのようにして、断線部分
の拡大による配線抵抗の増大は抑制されるようになる。
【図面の簡単な説明】
第1図は本発明による半導体装置の配線層の一実施例を
示す構成図、第2図は本発明の効果を示すための説明図
、第3図は従来の問題点を示した説明図、第4図および
第5図は本発明による効果を従来と比較したグラフ、第
6図および第7図はそれぞれ本発明の他の実施例を示し
た構成図である。 1・・・シリコン基板、2・・・絶縁膜、3・・・バリ
ア層、4・・・中間層、5・・・主配線層、6・・・パ
ッシベーション膜。

Claims (1)

  1. 【特許請求の範囲】 1、比抵抗σ_1、膜厚t_1の主配線層と比抵抗σ_
    2、膜厚t_2のバリア層との積層からなる半導体装置
    の配線層において、前記主配線層とバリア層との間に比
    抵抗σ_3、膜厚t_3の中間層を介在させた構成とし
    、該中間層の比抵抗σ_3、膜厚t_3をそれぞれ σ_1<σ_2<σ_3 t_1>t_2>t_3 の関係を有するように設定されていることを特徴とする
    半導体装置の配線層。 2、主配線層とバリア層との積層からなる半導体装置の
    配線層において、前記主配線層とバリア層との間に前記
    バリア層を構成する材料より高抵抗の材料からなる中間
    層を介在させてなることを特徴とする半導体装置の配線
    層。 3、主配線層とバリア層との積層からなる半導体装置の
    配線層において、前記バリア層に前記主配線層を構成す
    る元素および前記バリア層よリ高抵抗の化合物を形成す
    る物質を分散させてなることを特徴とする半導体装置の
    配線層。 4、請求項第1記載の半導体装置の配線層において、バ
    リア層および中間層の形成を同一のターゲットによるス
    パッタ法で形成し前記中間層の形成におけるスパッタ時
    にターゲット構成元素と反応性を有するガスを導入して
    前記バリア層よりも高抵抗層を形成することを特徴とす
    る半導体装置の配線層の形成方法。 5、請求項第1記載の半導体装置の配線層において、バ
    リア層と中間層の形成法を同一の金属ソースによるCV
    D法により形成し、前記中間層の形成におけるCVD時
    に前記金属ソースの金属と反応性を有するガスを導入し
    て、前記バリア層よりも高抵抗層を形成することを特徴
    とする半導体装置の配線層の形成方法。 6、請求項第1記載において、中間層をバリア層と同組
    成の膜に酸素、窒素、炭素、硅素のうち、前記バリア層
    を構成する主成分を除いた少なくとも一元素を前記バリ
    ア層以上の重量比で含有させてなることを特徴とする半
    導体装置の配線層の形成方法。 7、比抵抗σ_1、膜厚t_1の主配線層と、比抵抗σ
    _2、膜厚t_2のバリア層との間に、比抵抗σ_3、
    膜厚t_3の中間層を介在させ、該中間層の比抵抗σ_
    3、膜厚t_3をそれぞれ σ_1<σ_2<σ_3 t_1>t_2>t_3 の関係を有するように設定された配線層を備えることを
    特徴とする半導体装置。
JP9417189A 1989-04-13 1989-04-13 半導体装置の配線層 Pending JPH02271633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9417189A JPH02271633A (ja) 1989-04-13 1989-04-13 半導体装置の配線層

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9417189A JPH02271633A (ja) 1989-04-13 1989-04-13 半導体装置の配線層

Publications (1)

Publication Number Publication Date
JPH02271633A true JPH02271633A (ja) 1990-11-06

Family

ID=14102902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9417189A Pending JPH02271633A (ja) 1989-04-13 1989-04-13 半導体装置の配線層

Country Status (1)

Country Link
JP (1) JPH02271633A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298198A (ja) * 1996-05-02 1997-11-18 Nec Corp 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置
JPS62219921A (ja) * 1986-03-20 1987-09-28 Mitsubishi Electric Corp 半導体装置
JPS63205951A (ja) * 1987-02-19 1988-08-25 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 安定な低抵抗コンタクト
JPS6442857A (en) * 1987-08-11 1989-02-15 Seiko Epson Corp Semiconductor device
JPS6459937A (en) * 1987-08-31 1989-03-07 Sony Corp Semiconductor device
JPH0243726A (ja) * 1988-08-03 1990-02-14 Fujitsu Ltd 接続配線形成法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置
JPS62219921A (ja) * 1986-03-20 1987-09-28 Mitsubishi Electric Corp 半導体装置
JPS63205951A (ja) * 1987-02-19 1988-08-25 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 安定な低抵抗コンタクト
JPS6442857A (en) * 1987-08-11 1989-02-15 Seiko Epson Corp Semiconductor device
JPS6459937A (en) * 1987-08-31 1989-03-07 Sony Corp Semiconductor device
JPH0243726A (ja) * 1988-08-03 1990-02-14 Fujitsu Ltd 接続配線形成法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298198A (ja) * 1996-05-02 1997-11-18 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
CA1217574A (en) Integrated semiconductor circuit having an external contacting track level consisting of aluminum or of an aluminum alloy
JPS62287641A (ja) 半導体装置
KR960005038B1 (ko) 반도체 장치의 제조방법
JPH0845939A (ja) 半導体装置
US4977440A (en) Structure and process for contacting and interconnecting semiconductor devices within an integrated circuit
JPS6257234A (ja) 配線構造体
JP2000021813A (ja) 半導体装置の製造方法
JPH02271633A (ja) 半導体装置の配線層
KR100238400B1 (ko) 반도체장치
JPH06236878A (ja) 金属配線
JPH06204170A (ja) 半導体装置およびその製造方法
JP3128961B2 (ja) 半導体装置及びその製造方法
JPS61274345A (ja) 半導体装置の製造方法
US6228764B1 (en) Method of forming wiring in semiconductor device
JP2900522B2 (ja) 半導体装置
JPH04364759A (ja) 半導体装置及びその製造方法
JPH06120479A (ja) 半導体装置及びその製造方法
JPH04186729A (ja) 半導体装置
JP2001118929A (ja) 半導体装置及びその製造方法
US5908321A (en) Semiconductor structure with stable pre-reacted particle and method for making
JPH04162531A (ja) 半導体装置の製造方法
JP2785482B2 (ja) 半導体装置の製造方法
JPS59227119A (ja) シリコン半導体装置
JPH02206122A (ja) 半導体装置
JPS62118525A (ja) 半導体装置の製造方法