JPH0191438A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0191438A
JPH0191438A JP62249329A JP24932987A JPH0191438A JP H0191438 A JPH0191438 A JP H0191438A JP 62249329 A JP62249329 A JP 62249329A JP 24932987 A JP24932987 A JP 24932987A JP H0191438 A JPH0191438 A JP H0191438A
Authority
JP
Japan
Prior art keywords
wiring
layer
semiconductor device
insulating film
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62249329A
Other languages
English (en)
Other versions
JPH0719841B2 (ja
Inventor
Katsuya Okumura
勝弥 奥村
Toshiaki Idaka
伊高　利昭
Riichiro Aoki
利一郎 青木
Toshinobu Araki
新木　俊宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62249329A priority Critical patent/JPH0719841B2/ja
Priority to KR1019880012647A priority patent/KR920001174B1/ko
Priority to EP88116171A priority patent/EP0310108B1/en
Priority to DE3853392T priority patent/DE3853392T2/de
Priority to US07/251,179 priority patent/US4937652A/en
Publication of JPH0191438A publication Critical patent/JPH0191438A/ja
Publication of JPH0719841B2 publication Critical patent/JPH0719841B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明（よ、半導体装置に関し、より詳しくは、多層配
線構造を有する半導体装置に関する。
（従来の技術） 従来の半導体装置の多層配線の構造を第３図を用いて説
明する。半導体基板１上に第１のＡｇ配線２が形成され
、このＡｇ配線２を覆うようにシリコン酸化膜を主成分
とする層間絶縁膜３が形成されている。この層間絶縁膜
３上の第２のＡ、９配線４と上記第１のＡｇ配線２とを
電気的に接続するために、この層間絶縁膜３に接続孔（
コンタクトホール）５が開孔され、導通がとられている
。
この導通歩留り（確率）は、第４図に示すように接続孔
５の径が微細化されてくると急激に低下する。なお、同
図において、白抜き点を結んだ線■はスパッタエツチン
グの後に第２のＡｌｌ配線を堆積した場合のもので、黒
丸点を結んだ線■はスパッタエツチングなしの場合のも
のである。上記線■から明らかなように、その径が１μ
ｍでは、はとんど導通しなくなる。即ち、導通歩留りは
９９．９％以下となる。この理由は、接続孔５を開孔し
、第２のＡｇ配線４を形成するまでに、接続孔５を介し
て露出した第１のＡｇ配線２の表面にアルミナ層が形成
されてしまい、該アルミナ層上に第２の配線層であるＡ
ｌ１膜を堆積しても導通がとれないからである。しかし
、接続孔５の径が大きくなると、アルミナ層にピンホー
ルやクラック等の欠陥が存在し、これらの欠陥を通して
導通がとれる。これに鑑みて、従来は、第１のＡＩ配線
２上のアルミナ層を除去するためにＡ「イオンでスパッ
タエツチングを施し、この後大気にさらすことなく同一
真空中で第２の配線４を堆積していた。これにより、接
続孔５が１μｍ径であっても、導通歩留りを９９．９９
％前後とすることができた（第４図■参照）。
しかし、さらに歩留りを向上させるべく、スパッタエツ
チングの仕方を種々改良した。それにより、導通歩留り
は改善されるようになったが、新たな問題が発生した。
即ち、第１の配線Ａρ２がゲート電極に接続されている
場合、上記スパッタエツチングのための多量のＡｒイオ
ンが接続孔５を介して照射されることにより、ゲート酸
化膜を帯電により破壊してしまうことが判明した。半導
体装置が微細化されゲート酸化膜が薄くなればますます
このイオン照射によるダメージ問題は重大になってくる
。
（発明が解決しようとする問題点） このように、従来のＡｒイオンのスパッタエツチングに
よりＡ、Ｑ配線面上の接続孔に開口する部分のアルミナ
層を除去する方法では、ゲート酸化膜を破壊してしまう
等の、半導体装置にダメージを与えるという問題があっ
た。
本発明の目的は、半導体装置にダメージを与えることな
く、上記アルミナ層を破壊・除去可能な半導体装置を提
供することにある。
〔発明の構成〕
（問題点を解決するための手段） 本発明の半導体装置は、第１の配線上に層間絶縁膜を介
して第２の配線を施し、前記第１及び第２の配線を前記
層間絶縁膜に開孔した接続孔を介して導通させるように
した半導体装置において、前記第１及び第２の配線間に
、それらの配線を導通させるための前記第１の配線上の
高抵抗酸化層を高酸化性金属で還元した導通金属層を備
えるものとして構成される。
本発明の半導体装置の製造方法は、第１の配線上に層間
絶縁膜を介して第２の配線を施し、前記第１及び第２の
配線を前記層間絶縁膜に開孔した接続孔を介して導通さ
せるようにした半導体装置の製造方法において、 前記第１の配線の表面のうち前記接続孔に露呈する高抵
抗酸化層を有する部分に高酸化性金属を堆積する工程と
、前記高抵抗酸化層を前記高酸化性金属によって還元す
ることにより導通金属層を形成する工程と、を備えるも
のとして構成される。
（作　用） 本発明の半導体装置においては、層間絶縁膜の接続孔を
介して第１及び第２の配線を導通させるに当り、第１の
配線上の高抵抗酸化層を高酸化性金属で還元した導通金
属層を形成し、その導通金属層で導通させている。この
ように、第１の配線上の高抵抗酸化層を高酸化性金属で
還元するようにしたので、第１及び第２の配線は高い精
度で確実に導通ずる。
本発明の半導体装置の製造方法においては、第１の配線
の表面のうち接続孔に露呈する高抵抗酸化層を有する部
分に高酸化性金属が堆積される。
そして、高抵抗酸化層は高酸化性金属によって還元され
る。その還元により第１及び第２の配線を確実に導通さ
せる導通金属層が形成される。
（実施例） 第１図ａ　−ｃを用いて本発明の一実施例を詳細に説明
する。
同図ａに示すように、半導体基板（Ｓｉ）１１上に第１
のＡｇ配線１２が形成されている。このＡｌ配線１２を
覆うようにシリコン酸化膜を主成分とする層間絶縁膜１
３が形成され、この膜１３に接続孔１５が形成されてい
る。この接続孔１５の底部には８０〜１００人程度のア
ルミナ層１６が存在している。
次に、同図すに示すように、上記アルミナ層１６及び層
間絶縁膜１３上にＴｉ膜１７を５００への厚さにスパッ
タリング法で堆積し、大気にさらすことなく第２の配線
層としての第２のＡｇ配線１４を上記と同様にスパッタ
リング法で１μｍ厚さに堆積する。
次に、上記第２のＡｊ７配線１４とＴｉ膜１７を所望の
配線パターンに形成する。その後、このようにした中間
段階の半導体装置に対して、４５０℃でＮ２とＮ２とか
らなるフォーミングガス中で３０分間熱処理を施した。
これにより、同図Ｃに示すように、第１及び第２のＡＪ
配線１２．１４の接合部分に、合金層１８が形成される
。その合金層１８は、Ｔｔ膜１７がアルミナ層１６を還
元し、チタンとアルミニウムと酸素とからなるものとし
て構成されたものである。この合金層１８によって、第
１及び第２のＡｌ配線１２．１４の導通性が著しく向上
する。
上記実施例では、第２のＡｊ）配線１４を堆積後、熱処
理を行なったが、Ｔｉ膜１７を堆積後、そのへΩ配線１
４を堆積する前に真空中で熱処理を行なってもよい。ま
た、Ｔｉ膜１７の堆積中に基板温度をあげてアルミナ層
１６との反応を促進させ、熱処理を省略してもよい。
さらに、実施例ではＴｉ膜１７を用いたが、この他にＨ
ｆＳＶＳＭｇＳＬｉＳＮｉ等の酸化力の強い金属や、こ
れらの合金またはこれらを含んだ合金を用いることがで
きる。
上記の実施例に従って、接続孔１５として１μｍの場合
の実験を行った。第１及び第２のＡ、Ｑ配線１２．１４
間の導通の確率として ９９．９９９９６以上が得られた。また、１００人厚０
ゲート酸化膜が破壊されたか否かをチエツクしたが、全
く破壊されていないことがわかった。
前述のアルミナ層１６が薄く、Ｔｉ膜１７が余剰になっ
た場合、このＴｉ膜１７が基板１１のＳｉと反応してア
ロイスパイクを形成し、ＰＮ接合リークを発生させるこ
とがある。このため、第１のＡ、Ｑ配線１２とＳｉの基
板１１との間に、Ａ、Ｑと基板（Ｓｉ）との反応を防止
するバリア層としてＴｉＮ層やＷ層を介在させることも
できる。
第２図ａ　−Ｃは上記ＴｉＮ層をバリア層として用いた
場合の実施例を示すものである。
同図ａは、第１図ａと同様の中間段階の半導体装置を示
す。その半導体装置に対して、同図すに示すように、Ｔ
ｉ層１７、ＴｉＮ層１７Ａを、スパッタリング法によっ
て大気にさらすことなく順次堆積する。その後、第２の
ＡｆＩ配線１４をスパッタリング法で堆積する。
次に、上記第２のＡｊ７配線１４、ＴｉＮ層１７Ａ及び
Ｔｉ層１７を所望の配線パターンに形成する。その後、
そのようにした中間段階の半導体装置に対して、４５０
℃でＮ２とＮ２からなるフォーミングガス中で３０分間
熱処理を施した。
これにより、同図Ｃに示すように、第１及び第２のＡｊ
７配線１２．１４の接合部分に合金層１８Ａが形成され
る。その合金層１８Ａは、Ｔｉ膜１７がアルミナ層１６
を還元し、チタン、アルミニウム、及び酸素からなるも
のとして構成される。この合金層１８Ａによって第１及
び第２のＡＮ配線１２．１４の導通性が著しく向上する
。
上記実施例では、第１のＡＪ７配線１２上に直接ＴｉＮ
膜１７Ａを堆積することなくＴｉ膜１７を介して堆積し
ている。そのため、第１のＡｇ配線１２とＴｉＮ膜１７
Ａとの界面にＮ２が介在して接触抵抗が増大するのが回
避される。さらに、ＴｉＮ膜１７Ａ下にＴｉ膜１７を敷
くようにしたので、ＴｉＮ膜１７Ａと層間絶縁膜（Ｓ　
ｉＯ２）１３との付着強度が増大する。さらに、ＴｉＮ
膜１７Ａを第２のＡｇ配線１４の下に敷くようにしたの
で、エレクトロマイグレーションやサーマルマイグレー
ションに対する耐性が向上する。なお、第１の１７配線
１２上にＭＯ層を存在させた場合には、横ヒロック（Ｈ
ｏｒｉｚｏｎｔａｌ　ｈｌｌｌｏｃｋ）が形成されるた
め好ましくなく、またこのような二層構造のものはエツ
チングが困難で且つアフターコロ−ジョンも発生しやす
いという難点があるが、上記実施例にはこのような難点
は得られない。
〔発明の効果〕
本発明の半導体装置によれば、層間絶縁膜の接続孔を介
して第１及び第２の配線を導通するに当り、第１の配線
の表面における高抵抗酸化層を高酸化性金属によって還
元し、その還元により生成した導通金属層により導通さ
せるようにしたので、半導体装置にイオンエツチングに
よるようなダメージを与えることなく、第１及び第２の
配線を確実に導通させることができる。
本発明の半導体装置の製造方法によれば、第１及び第２
の配線層の導通を阻害する第１の配線の表面の高抵抗酸
化層を高酸化性金属によって還元して導通金属層を形成
することができ、その導通金属層によって、半導体装置
にダメージを与えることなく、第１及び第２の配線を確
実に導通させることができる。
【図面の簡単な説明】 第１図ａ−ｃは本発明の半導体装置の製造方法の一実施
例を示す製造工程図、第２図はその異なる実施例を示す
製造工程図、第３図は従来の半導体装置の断面図、第４
図は第１及び第２のＡΩ配線の導通確率を示す線図であ
る。 １１・・・半導体基板、１２・・・第１のＡΩ配線、１
３・・・層間絶縁膜、１４・・・第２のＡΩ配線、１５
・・・接続孔、１６・・・アルミナ層、１７・・・Ｔ［
膜、１７Ａ・・・ＴｉＮ膜、１８．１８Ａ・・・合金層
。 出願人代理人　　佐　　藤　　−雄 活　Ｉ　図

Claims (1)

  1. 【特許請求の範囲】 １、第１の配線上に層間絶縁膜を介して第２の配線を施
    し、前記第１及び第２の配線を前記層間絶縁膜に開孔し
    た接続孔を介して導通させるようにした半導体装置にお
    いて、 前記第１及び第２の配線間に、それらの配線を導通させ
    るための前記第１の配線上の高抵抗酸化層を高酸化性金
    属で還元した導通金属層を備えることを特徴とする半導
    体装置。 ２、第１の配線上に層間絶縁膜を介して第２の配線を施
    し、前記第１及び第２の配線を前記層間絶縁膜に開孔し
    た接続孔を介して導通させるようにした半導体装置の製
    造方法において、 前記第１の配線の表面のうち前記接続孔に露呈する高抵
    抗酸化層を有する部分に高酸化性金属を堆積する工程と
    、前記高抵抗酸化層を前記高酸化性金属によって還元す
    ることにより導通金属層を形成する工程と、を備えるこ
    とを特徴とする半導体装置の製造方法。
JP62249329A 1987-10-02 1987-10-02 半導体装置 Expired - Fee Related JPH0719841B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62249329A JPH0719841B2 (ja) 1987-10-02 1987-10-02 半導体装置
KR1019880012647A KR920001174B1 (ko) 1987-10-02 1988-09-29 반도체장치 및 그 제조방법
EP88116171A EP0310108B1 (en) 1987-10-02 1988-09-30 Interconnection structure of a semiconductor device and method of manufacturing the same
DE3853392T DE3853392T2 (de) 1987-10-02 1988-09-30 Verbindungsstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung.
US07/251,179 US4937652A (en) 1987-10-02 1988-09-30 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62249329A JPH0719841B2 (ja) 1987-10-02 1987-10-02 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5157514A Division JPH0773112B2 (ja) 1993-06-28 1993-06-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0191438A true JPH0191438A (ja) 1989-04-11
JPH0719841B2 JPH0719841B2 (ja) 1995-03-06

Family

ID=17191388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62249329A Expired - Fee Related JPH0719841B2 (ja) 1987-10-02 1987-10-02 半導体装置

Country Status (5)

Country Link
US (1) US4937652A (ja)
EP (1) EP0310108B1 (ja)
JP (1) JPH0719841B2 (ja)
KR (1) KR920001174B1 (ja)
DE (1) DE3853392T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107954A (ja) * 1990-08-28 1992-04-09 Mitsubishi Electric Corp 半導体集積回路装置の配線接続構造およびその製造方法
JPH0684911A (ja) * 1992-01-23 1994-03-25 Samsung Electron Co Ltd 半導体装置およびその製造方法
JP2002223014A (ja) * 2001-01-26 2002-08-09 Denso Corp 磁気検出装置
JP2005197710A (ja) * 2003-12-30 2005-07-21 Anam Semiconductor Ltd 半導体装置製造方法
JP2015070026A (ja) * 2013-09-27 2015-04-13 豊田合成株式会社 半導体装置およびその製造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273937A (en) * 1988-01-08 1993-12-28 Kabushiki Kaisha Toshiba Metal semiconductor device and method for producing the same
JPH0274039A (ja) * 1988-09-09 1990-03-14 Texas Instr Japan Ltd 電子回路装置
JPH038359A (ja) * 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法
JPH03142934A (ja) * 1989-10-30 1991-06-18 Mitsubishi Electric Corp 半導体集積回路装置の配線接続構造
US5365110A (en) * 1989-11-07 1994-11-15 Kabushiki Kaisha Toshiba Semiconductor device with multi-layered wiring structure
KR930000309B1 (ko) * 1989-11-22 1993-01-15 삼성전자 주식회사 반도체 장치의 제조방법
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5658828A (en) 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
DE69031903T2 (de) * 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
JPH088301B2 (ja) * 1990-06-07 1996-01-29 株式会社東芝 半導体装置の製造方法
JP2563652B2 (ja) * 1990-07-17 1996-12-11 株式会社東芝 半導体装置及びその製造方法
DE69102851T2 (de) * 1990-10-09 1995-02-16 Nippon Electric Co Verfahren zur Herstellung eines Ti/TiN/Al Kontaktes unter Benutzung eines reaktiven Zerstäubungsprozesses.
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
KR920010759A (ko) * 1990-11-16 1992-06-27 원본미기재 저 저항 접점을 제조하는 방법
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
JP3099406B2 (ja) * 1991-04-05 2000-10-16 ヤマハ株式会社 集積回路の多層配線構造
JPH0575061A (ja) * 1991-09-13 1993-03-26 Oki Electric Ind Co Ltd 半導体記憶装置の配線構造
US5200359A (en) * 1991-10-03 1993-04-06 Micron Technology, Inc. Method of decreasing contact resistance between a lower elevation aluminum layer and a higher elevation electrically conductive layer
JPH05206134A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置とその製造方法
JPH05275540A (ja) * 1992-03-28 1993-10-22 Yamaha Corp 集積回路装置
JP2885616B2 (ja) * 1992-07-31 1999-04-26 株式会社東芝 半導体装置およびその製造方法
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
GB9219267D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
EP0594300B1 (en) * 1992-09-22 1998-07-29 STMicroelectronics, Inc. Method for forming a metal contact
US5365111A (en) * 1992-12-23 1994-11-15 Advanced Micro Devices, Inc. Stable local interconnect/active area silicide structure for VLSI applications
US6690044B1 (en) * 1993-03-19 2004-02-10 Micron Technology, Inc. Approach to avoid buckling BPSG by using an intermediate barrier layer
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
JP3599199B2 (ja) * 1994-08-31 2004-12-08 富士通株式会社 多層配線を有する半導体装置の製造方法
US5686761A (en) * 1995-06-06 1997-11-11 Advanced Micro Devices, Inc. Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
US5899724A (en) * 1996-05-09 1999-05-04 International Business Machines Corporation Method for fabricating a titanium resistor
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US6274486B1 (en) * 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
JP3277909B2 (ja) * 1999-02-08 2002-04-22 日本電気株式会社 半導体装置及びその製造方法
US6815818B2 (en) 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53121490A (en) * 1977-03-31 1978-10-23 Toshiba Corp Semiconductor device
JPS57208161A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Semiconductor device
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0042926A1 (en) * 1980-07-01 1982-01-06 Rockwell International Corporation Aluminum to aluminum ohmic contacts, multilevel interconnections
GB2135123B (en) * 1983-02-10 1987-05-20 Rca Corp Multi-level metallization structure for semiconductor device and method of making same
JPS59198734A (ja) * 1983-04-25 1984-11-10 Mitsubishi Electric Corp 多層配線構造
US4507852A (en) * 1983-09-12 1985-04-02 Rockwell International Corporation Method for making a reliable ohmic contact between two layers of integrated circuit metallizations
US4845543A (en) * 1983-09-28 1989-07-04 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53121490A (en) * 1977-03-31 1978-10-23 Toshiba Corp Semiconductor device
JPS57208161A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Semiconductor device
JPS605560A (ja) * 1983-06-23 1985-01-12 Fujitsu Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107954A (ja) * 1990-08-28 1992-04-09 Mitsubishi Electric Corp 半導体集積回路装置の配線接続構造およびその製造方法
JPH0684911A (ja) * 1992-01-23 1994-03-25 Samsung Electron Co Ltd 半導体装置およびその製造方法
JP2002223014A (ja) * 2001-01-26 2002-08-09 Denso Corp 磁気検出装置
JP2005197710A (ja) * 2003-12-30 2005-07-21 Anam Semiconductor Ltd 半導体装置製造方法
JP2015070026A (ja) * 2013-09-27 2015-04-13 豊田合成株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH0719841B2 (ja) 1995-03-06
EP0310108A3 (en) 1991-02-06
EP0310108A2 (en) 1989-04-05
DE3853392T2 (de) 1995-09-07
EP0310108B1 (en) 1995-03-22
KR920001174B1 (ko) 1992-02-06
DE3853392D1 (de) 1995-04-27
KR890007386A (ko) 1989-06-19
US4937652A (en) 1990-06-26

Similar Documents

Publication Publication Date Title
JPH0191438A (ja) 半導体装置
JP3104534B2 (ja) 半導体装置とその製法
EP0168609B1 (en) Method for repairing pinholes in dielectric layers
JPS60119755A (ja) 多層配線半導体集積回路装置
JP3194793B2 (ja) 半導体装置の製造方法
JPH05299418A (ja) 半導体装置の製造方法
JPH02186634A (ja) 集積回路装置の製造方法
KR100247645B1 (ko) 반도체 소자의 금속 배선 방법
JPH06326105A (ja) 半導体装置の積層配線構造
JPH01253257A (ja) 半導体集積デバイス
JPS63293861A (ja) 半導体装置の製造方法
JPH07321202A (ja) 多層配線の形成方法
KR100283480B1 (ko) 반도체 디바이스용 금속 배선 및 그 제조 방법
JPH0653335A (ja) 半導体装置の製造方法
JPS61150235A (ja) 多層配線構造体の製造方法
JPH0319226A (ja) 半導体装置の製造方法
JPH0377661B2 (ja)
JPS60142544A (ja) 半導体装置の製造方法
JPH03150846A (ja) 多層配線装置の製造方法
JP2000183063A (ja) 半導体装置及びその製造方法
JPH04122050A (ja) 半導体装置
JPH0327526A (ja) 半導体集積回路装置の製造方法
JPH04171745A (ja) 集積回路装置の製造方法
JPS6230687B2 (ja)
JPS61264742A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees