JPH0773112B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0773112B2
JPH0773112B2 JP5157514A JP15751493A JPH0773112B2 JP H0773112 B2 JPH0773112 B2 JP H0773112B2 JP 5157514 A JP5157514 A JP 5157514A JP 15751493 A JP15751493 A JP 15751493A JP H0773112 B2 JPH0773112 B2 JP H0773112B2
Authority
JP
Japan
Prior art keywords
wiring
layer
metal
metal layer
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5157514A
Other languages
English (en)
Other versions
JPH0653335A (ja
Inventor
村 勝 弥 奥
高 利 昭 伊
木 利一郎 青
木 俊 宣 新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5157514A priority Critical patent/JPH0773112B2/ja
Publication of JPH0653335A publication Critical patent/JPH0653335A/ja
Publication of JPH0773112B2 publication Critical patent/JPH0773112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
【0002】
【従来の技術】従来の半導体装置の多層配線の構造を図
3を用いて説明する。半導体基板1上に第1のAl配線
2が形成され、このAl配線2を覆うようにシリコン酸
化膜を主成分とする層間絶縁膜3が形成されている。こ
の層間絶縁膜3上の第2のAl配線4と上記第1のAl
配線2とを電気的に接続するために、この層間絶縁膜3
に接続孔(コンタクトホール)5が開孔され、導通がと
られている。
【0003】この導通歩留り(確率)は、図4に示すよ
うに接続孔5の径が微細化されてくると急激に低下す
る。なお、同図において、白抜き点を結んだ線はスパ
ッタエッチングの後に第2のAl配線を堆積した場合の
もので、黒丸点を結んだ線はスパッタエッチングなし
の場合のものである。上記線から明らかなように、そ
の径が1μmでは、ほとんど導通しなくなる。即ち、導
通歩留りは99.9%以下となる。この理由は、接続孔
5を開孔し、第2のAl配線4を形成するまでに、接続
孔5を介して露出した第1のAl配線2の表面にアルミ
ナ層が形成されてしまい、該アルミナ層上に第2の配線
層であるAl膜を堆積しても導通がとれないからであ
る。しかし、接続孔5の径が大きくなると、アルミナ層
にピンホールやクラック等の欠陥が存在し、これらの欠
陥を通して導通がとれる。これに鑑みて、従来は、第1
のAl配線2上のアルミナ層を除去するためにArイオ
ンでスパッタエッチングを施し、この後大気にさらすこ
となく同一真空中で第2の配線4を堆積していた。これ
により、接続孔5が1μm径であっても、導通歩留りを
99.99%前後とすることができた(図4参照)。
【0004】しかし、さらに歩留りを向上させるべく、
スパッタエッチングの仕方を種々改良した。それによ
り、導通歩留りは改善されるようになったが、新たな問
題が発生した。即ち、第1の配線Al2がゲート電極に
接続されている場合、上記スパッタエッチングのための
多量のArイオンが接続孔5を介して照射されることに
より、ゲート酸化膜を帯電により破壊してしまうことが
判明した。半導体装置が微細化されゲート酸化膜が薄く
なればますますこのイオン照射によるダメージ問題は重
大になってくる。
【0005】
【発明が解決しようとする課題】このように、従来のA
rイオンのスパッタエッチングによりAl配線面上の接
続孔に開口する部分のアルミナ層を除去する方法では、
ゲート酸化膜を破壊してしまう等の、半導体装置にダメ
ージを与えるという問題があった。
【0006】本発明の目的は、半導体装置にダメージを
与えることなく、上記アルミナ層を破壊・除去可能な半
導体装置の製造方法を提供することにある。
【0007】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成された第1の金属配線上
に層間絶縁膜を介して第2の金属配線を施し、前記第1
及び第2の金属配線を前記層間絶縁膜に開孔した接続孔
を介して導通させるようにした半導体装置の製造方法に
おいて、少なくとも、前記接続孔に露呈する前記第1の
金属配線の表面及び前記層間絶縁膜の表面に、高酸化性
金属層を形成する工程と、前記高酸化性金属層の表面
に、前記第2の金属配線がそれよりも下側の材料と反応
するのを防止すると共に、前記第2の金属配線の機械的
強度を補強し、さらに前記第2の金属配線に対する付着
性の良好な、バリア金属層を形成する工程と、前記バリ
ア金属層の表面に前記第2の金属配線を形成する工程
と、熱処理を施して、前記第2の金属配線は前記バリア
金属層のバリア機能により他の材料と反応させることな
くそのまま残存させつつも、前記接続孔に露呈する前記
第1の金属配線の表面上の高抵抗酸化層を、前記高酸化
性金属層で還元して、導電金属層とする熱処理工程と、
を備えるものとして構成される。
【0008】
【作用】本発明においては、層間絶縁膜の接続孔を介し
て第1及び第2の金属配線を導通させるに当り、第1の
金属配線上の高抵抗酸化層を高酸化性金属で還元して導
通金属層を形成し、その導通金属層で導通させている。
このように、第1の金属配線上の高抵抗酸化層を高酸化
性金属で還元するようにしたので、第1及び第2の金属
配線は高い精度で確実に導通する。
【0009】前記第2の金属配線層と、前記半導体基板
及び前記高酸化性金属層と、の間に、バリア金属層が形
成されている。このため、前記第2の金属配線層が、前
記半導体基板及び高酸化性金属層と反応して第2の金属
配線層の依頼性が低下するのが防がれる。また、このバ
リア金属層によって、第2の金属配線層の機械的強度が
補強される。
【0010】さらに、上記高抵抗酸化層を高酸化性金属
層で還元して導通金属層を形成する際に当っても、この
バリア金属層によって第2の金属配線が高酸化性金属層
と反応するのが防止され、これにより第2の金属配線の
信頼性が向上する。また、高酸化性金属層、バリア金属
層及び第2の金属配線の3層構造となっているが、高酸
化性金属層にバリア金属層の結晶方向が揃い、バリア金
属層に第2の金属配線の結晶方向が揃う。このようにし
て、3層の結晶方向が揃うことからマイグレーション耐
圧が向上する。
【0011】
【実施例】本発明の実施例の説明に先立ち、図1(a)
〜(c)を用いて本発明の関連技術を詳細に説明する。
【0012】同図(a)に示すように、半導体基板(S
i)11上に第1のAl配線12が形成されている。こ
のAl配線12を覆うようにシリコン酸化膜を主成分と
する層間絶縁膜13が形成され、この膜13に接続孔1
5が形成されている。この接続孔15の底部には80〜
100オングストローム程度のアルミナ層16が存在し
ている。
【0013】次に、同図(b)に示すように、上記アル
ミナ層16及び層間絶縁膜13上にTi膜17を500
オングストロームの厚さにスパッタリング法で堆積し、
大気にさらすことなく第2の配線層としての第2のAl
配線14を上記と同様にスパッタリング法で1μm厚さ
に堆積する。
【0014】次に、上記第2のAl配線14とTi膜1
7を所望の配線パターンに形成する。その後、このよう
にした中間段階の半導体装置に対して、450℃でN2
とH2 とからなるフォーミングガス中で30分間熱処理
を施した。これにより、同図(c)に示すように、第1
及び第2のAl配線12,14の接合部分に、合金層1
8が形成される。その合金層18は、Ti膜17がアル
ミナ層16を還元し、チタンとアルミニウムと酸素とか
らなるものとして構成されたものである。この合金層1
8によって、第1及び第2のAl配線12,14の導通
性が著しく向上する。
【0015】上記関連技術では、第2のAl配線14を
堆積後、熱処理を行なったが、Ti膜17を堆積後、そ
のAl配線14を堆積する前に真空中で熱処理を行なっ
てもよい。また、Ti膜17の堆積中に基板温度をあげ
てアルミナ層16との反応を促進させ、熱処理を省略し
てもよい。
【0016】さらに、関連技術ではTi膜17を用いた
が、この他にHf、V、Mg、Li、Ni等の酸化力の
強い金属や、これらの合金またはこれらを含んだ合金を
用いることができる。
【0017】上記の関連技術に従って、接続孔15とし
て1μmの場合の実験を行った。第1及び第2のAl配
線12,14間の導通の確率として99.999%以上
が得られた。また、100オングストローム厚のゲート
酸化膜が破壊されたか否かをチェックしたが、全く破壊
されていないことがわかった。
【0018】前述のアルミナ層16が薄く、Ti膜17
が余剰になった場合、このTi膜17が基板11のSi
と反応してアロイスパイクを形成し、PN接合リークを
発生させることがある。このため、第1のAl配線12
とSiの基板11との間に、Alと基板(Si)との反
応を防止するバリア層としてTiN層やW層を介在させ
ることもできる。
【0019】図2(a)〜(c)はバリア層としてのT
iN層17Aを、第2のAl配線14と、Ti層17と
の間に用いた、本発明の実施例を示すものである。
【0020】同図(a)は、図1(a)と同様の中間段
階の半導体装置を示す。その半導体装置に対して、同図
(b)に示すように、Ti層17、TiN層17Aを、
スパッタリング法によって大気にさらすことなく順次堆
積する。その後、第2のAl配線14をスパッタリング
法で堆積する。
【0021】次に、上記第2のAl配線14、TiN層
17A及びTi層17を所望の配線パターンに形成す
る。その後、そのようにした中間段階の半導体装置に対
して、450℃でN2 とH2 からなるフォーミングガス
中で30分間熱処理を施した。これにより、同図(c)
に示すように、第1及び第2のAl配線12,14の接
合部分に合金層18Aが形成される。その合金層18A
は、Ti膜17がアルミナ層16を還元し、チタン、ア
ルミニウム、及び酸素からなるものとして構成される。
この合金層18Aによって第1及び第2のAl配線1
2,14の導通性が著しく向上する。
【0022】上記実施例では、第1のAl配線12上に
直接TiN膜17Aを堆積することなくTi膜17を介
して堆積している。そのため、第1のAl配線12とT
iN膜17Aとの界面にN2 が介在して接触抵抗が増大
するのが回避される。さらに、TiN膜17A下にTi
膜17を敷くようにしたので、TiN膜17Aと層間絶
縁膜(SiO2 )13との付着強度が増大する。さら
に、TiN膜17Aを第2のAl配線14の下に敷くよ
うにしたので、エレクトロマイグレーションやサーマル
マイグレーションに対する耐性が向上する。即ち、下方
から上方に、Ti膜17、TiN膜17A及び第2のA
l配線12の3層構造になっている。このため、Ti膜
17にTiN膜17Aの結晶方向が揃い、TiN膜17
Aに第2のAl配線の結晶方向が揃う。つまり、3つの
層の結晶方向が全て揃うことになる。これにより、エレ
クトロマイグレーションやサーマルマイグレーションに
対する耐性が向上する。なお、第1のAl配線12上に
Mo層を存在させた場合には、横ヒロック(Horizontal
hillock)が形成されるため好ましくなく、またこのよ
うな二層構造のものはエッチングが困難で且つアフター
コロージョンも発生しやすいという難点があるが、上記
実施例にはこのような難点は得られない。
【0023】
【発明の効果】本発明の半導体装置によれば、層間絶縁
膜の接続孔を介して第1及び第2の金属配線を導通する
に当り、第1の金属配線の表面における高抵抗酸化層を
高酸化性金属によって還元し、その還元により生成した
導通金属層により導通させるようにしたので、半導体装
置にイオンエッチングによるようなダメージを与えるこ
となく、第1及び第2の金属配線を確実に導通させるこ
とができる。
【0024】さらに、本発明によれば、第2の金属配線
が半導体基板及び高酸化性金属層と反応するのをバリア
金属層によって防ぐようにしたので、第2の金属配線の
信頼性を長期にわたって維持して、寿命を伸すことがで
きる。さらに、第2の金属配線の下側にバリア金属層を
形成して多層構造としたので、第2の金属配線の機械的
強度を増大させ、切断や導通不良が生じるのを極力回避
することができ、配線の電気的特性を向上させることが
できる。
【0025】さらに、前記バリア金属層の存在により、
層間絶縁膜上に高酸化性金属層を存在させたとはいえ、
第2の金属配線は高酸化性金属層には直接接触すること
はなく、バリア金属層に接触することになる。このバリ
ア金属層に対する第2の金属配線の付着性が良好である
ことから、高酸化性金属層を用いつつも、第2の金属配
線のバリア金属層に対する付着性、さらには層間絶縁膜
に対する付着性を著しく向上させることができる。
【0026】さらに、高抵抗酸化層を高酸化性金属層で
還元するに当っても、第2の金属配線が高酸化性金属層
と反応するのをバリア金属層によって阻止して、第2の
金属配線の切断や導通不良を確実に防止することができ
る。
【0027】さらに、高酸化性金属層、バリア金属層及
び第2の金属配線の3層構造としたので、これらの3層
の結晶方向を揃えて、マイグレーション耐性を向上する
ことができる。
【図面の簡単な説明】
【図1】本発明の関連技術としての半導体装置の製造方
法の一実施例を示す製造工程図。
【図2】本発明の実施例を示す製造工程図。
【図3】従来の半導体装置の断面図。
【図4】第1及び第2のAl配線の導通確率を示す線
図。
【符号の説明】
11 半導体基板 12 第1のAl配線 13 層間絶縁膜 14 第2のAl配線 15 接続孔 16 アルミナ層 17 Ti膜 17A TiN膜 18,18A 合金層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新 木 俊 宣 神奈川県川崎市幸区堀川町72番地 株式会 社東芝 堀川町工場内 (56)参考文献 特開 昭53−121490(JP,A) 特開 昭60−5560(JP,A)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に形成された第1の金属配線
    上に層間絶縁膜を介して第2の金属配線を施し、前記第
    1及び第2の金属配線を前記層間絶縁膜に開孔した接続
    孔を介して導通させるようにした半導体装置の製造方法
    において、 少なくとも、前記接続孔に露呈する前記第1の金属配線
    の表面及び前記層間絶縁膜の表面に、高酸化性金属層を
    形成する工程と、 前記高酸化性金属層の表面に、前記第2の金属配線がそ
    れよりも下側の材料と反応するのを防止すると共に、前
    記第2の金属配線の機械的強度を補強し、さらに前記第
    2の金属配線に対する付着性の良好な、バリア金属層を
    形成する工程と、 前記バリア金属層の表面に前記第2の金属配線を形成す
    る工程と、 熱処理を施して、前記第2の金属配線は前記バリア金属
    層のバリア機能により他の材料と反応させることなくそ
    のまま残存させつつも、前記接続孔に露呈する前記第1
    の金属配線の表面上の高抵抗酸化層を、前記高酸化性金
    属層で還元して、導電金属層とする熱処理工程と、 を備えることを特徴とする、半導体装置の製造方法。
  2. 【請求項2】前記第1及び第2の金属配線をアルミニウ
    ムにより形成し、 前記高酸化性金属層を、Ti、Hf、V、Mg、Li、
    Ni及びこれらの合金並びにこれらを含んだ合金のいず
    れかから形成し、 前記バリア金属層をTiNにより形成する、請求項1記
    載の半導体装置の製造方法。
JP5157514A 1993-06-28 1993-06-28 半導体装置の製造方法 Expired - Fee Related JPH0773112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5157514A JPH0773112B2 (ja) 1993-06-28 1993-06-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5157514A JPH0773112B2 (ja) 1993-06-28 1993-06-28 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62249329A Division JPH0719841B2 (ja) 1987-10-02 1987-10-02 半導体装置

Publications (2)

Publication Number Publication Date
JPH0653335A JPH0653335A (ja) 1994-02-25
JPH0773112B2 true JPH0773112B2 (ja) 1995-08-02

Family

ID=15651346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5157514A Expired - Fee Related JPH0773112B2 (ja) 1993-06-28 1993-06-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0773112B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57208161A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Semiconductor device

Also Published As

Publication number Publication date
JPH0653335A (ja) 1994-02-25

Similar Documents

Publication Publication Date Title
JPH0719841B2 (ja) 半導体装置
KR100303221B1 (ko) 반도체 장치
US5266519A (en) Method for forming a metal conductor in semiconductor device
JPH06302599A (ja) 半導体装置およびその製造方法
JPH0773112B2 (ja) 半導体装置の製造方法
JP2002100740A (ja) 半導体記憶素子及びその製造方法
JP3128961B2 (ja) 半導体装置及びその製造方法
JP2538881B2 (ja) 半導体装置の製造方法
JPH05299418A (ja) 半導体装置の製造方法
JP3014887B2 (ja) 半導体装置およびその製造方法
KR100240268B1 (ko) 반도체 장치의 알루미늄 합금 배선 형성방법
JP4404737B2 (ja) 半導体装置の製造方法
JPH0228320A (ja) 半導体装置の製造方法
JPH06326105A (ja) 半導体装置の積層配線構造
JPH06349792A (ja) 半導体装置における接続孔の形成方法
JPH09199591A (ja) 半導体装置の製造方法
JPH05243229A (ja) 半導体集積回路装置
JPH05109900A (ja) 半導体装置の製造方法
JPH07193130A (ja) 半導体装置の製造方法
JP2001118929A (ja) 半導体装置及びその製造方法
JP2000150649A (ja) 半導体装置製造方法
JPH05275542A (ja) 半導体装置の製造方法
JP2000077385A (ja) 半導体装置の高信頼性を有するビア形成方法
JPH10335597A (ja) 容量素子を有する半導体装置およびその製造方法
JPS641056B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees