JPH05109900A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05109900A JPH05109900A JP26582991A JP26582991A JPH05109900A JP H05109900 A JPH05109900 A JP H05109900A JP 26582991 A JP26582991 A JP 26582991A JP 26582991 A JP26582991 A JP 26582991A JP H05109900 A JPH05109900 A JP H05109900A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- titanium
- metal wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】ストレス・エレクトロマイグレーションの耐性
を上げ、かつ配線抵抗上昇を抑える。 【構成】Ｓｉ基板１１上に絶縁膜１２を介し、第１層目
の金属配線１３を形成する。前記第１層目の金属配線上
に、層間絶縁膜１４を形成し、第１層目の金属配線との
導通孔を形成する。前述の層間絶縁膜１４上に、チタン
系金属１５をスパッタにより成膜する。次に、チタン系
金属を、第１層目の金属配線との導通孔部以外を除去
し、その上に第２層目の金属配線１６を形成する。
を上げ、かつ配線抵抗上昇を抑える。 【構成】Ｓｉ基板１１上に絶縁膜１２を介し、第１層目
の金属配線１３を形成する。前記第１層目の金属配線上
に、層間絶縁膜１４を形成し、第１層目の金属配線との
導通孔を形成する。前述の層間絶縁膜１４上に、チタン
系金属１５をスパッタにより成膜する。次に、チタン系
金属を、第１層目の金属配線との導通孔部以外を除去
し、その上に第２層目の金属配線１６を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に金属配線層間の導通の信頼性向上に関す
る。
に係わり、特に金属配線層間の導通の信頼性向上に関す
る。
【０００２】
【従来の技術】近年、半導体装置の配線の高集積化が進
んでいるため、多層配線技術が用いられている。上層の
金属配線と下層の金属配線を接続するため、スルーホー
ルを形成し、電気的導通をとっているが、スルーホール
の微細化に伴い、信頼性の確保が重要になっている。
んでいるため、多層配線技術が用いられている。上層の
金属配線と下層の金属配線を接続するため、スルーホー
ルを形成し、電気的導通をとっているが、スルーホール
の微細化に伴い、信頼性の確保が重要になっている。
【０００３】図３（ａ）〜（ｄ）は、従来のスルーホー
ル形成方法を工程順に示す半導体装置の縦断面である。
ル形成方法を工程順に示す半導体装置の縦断面である。
【０００４】半導体基板３１上に絶縁膜３２を介して、
第１層目の金属をスパッタし、フォトリソグラフィ技
術，エッチング技術を用いて、第１層の金属配線３３を
形成し、その金属配線上に化学的気相成長法（以下ＣＶ
Ｄ法と略す）を用いて、絶縁膜３４を形成する（図３
（ａ））。次に図３（ｂ）に示すように、形成させた絶
縁膜３４をリソグラフィ技術，エッチング技術を行いス
ルーホール３６を形成する。次に絶縁膜３４上に、第２
層目の金属膜を形成する前にＲＦエッチを行い、第１層
目の金属配線３３の表面の酸化物を取り除いた後（図３
（ｃ））、第２層目の金属配線をスパッタ技術により形
成し、第２層目の金属配線３５をフォトリソグラフィ技
術，エッチング技術を用いて形成する（図３（ｄ））。
第１層目の金属をスパッタし、フォトリソグラフィ技
術，エッチング技術を用いて、第１層の金属配線３３を
形成し、その金属配線上に化学的気相成長法（以下ＣＶ
Ｄ法と略す）を用いて、絶縁膜３４を形成する（図３
（ａ））。次に図３（ｂ）に示すように、形成させた絶
縁膜３４をリソグラフィ技術，エッチング技術を行いス
ルーホール３６を形成する。次に絶縁膜３４上に、第２
層目の金属膜を形成する前にＲＦエッチを行い、第１層
目の金属配線３３の表面の酸化物を取り除いた後（図３
（ｃ））、第２層目の金属配線をスパッタ技術により形
成し、第２層目の金属配線３５をフォトリソグラフィ技
術，エッチング技術を用いて形成する（図３（ｄ））。
【０００５】あるいは、図４に示すようにＲＦエッチを
行った後、スパッタ技術を用いてチタン層４５を形成
し、そのチタン層の上に第２層目の金属配線４６を形成
する。
行った後、スパッタ技術を用いてチタン層４５を形成
し、そのチタン層の上に第２層目の金属配線４６を形成
する。
【０００６】
【発明が解決しようとする課題】この従来のスルーホー
ル形成プロセスでは、第１層目の金属配線と第２層目の
金属配線の接続面における抵抗値は低く、電気的に導通
しているが、接合面で化学的結合、つまり合金化してい
ないので、熱的あるいは電気的負荷に弱く、信頼性が低
くなるという問題がある。
ル形成プロセスでは、第１層目の金属配線と第２層目の
金属配線の接続面における抵抗値は低く、電気的に導通
しているが、接合面で化学的結合、つまり合金化してい
ないので、熱的あるいは電気的負荷に弱く、信頼性が低
くなるという問題がある。
【０００７】また図４に示すような、絶縁膜上に全面に
チタン層を形成し、そのチタンの上に第２層の金属配線
を形成する構造をもつものは、スルーホール部では金属
配線とチタン層が反応し、化学的結合し、合金化するた
め、熱的、電気的負荷には強くなるが、一方でスルーホ
ール部以外でも金属配線とチタンとの反応が起こり、配
線全体の抵抗が上昇する。配線の抵抗が上昇することに
より、時定数はＲ×Ｃ（Ｒ：抵抗，Ｃ：浮遊容量）で定
まるから、浮遊容量が一定と仮定するならば、時定数は
大きな値をとることになり、これは、半導体装置の動作
速度が遅くなるという問題を生ずる。
チタン層を形成し、そのチタンの上に第２層の金属配線
を形成する構造をもつものは、スルーホール部では金属
配線とチタン層が反応し、化学的結合し、合金化するた
め、熱的、電気的負荷には強くなるが、一方でスルーホ
ール部以外でも金属配線とチタンとの反応が起こり、配
線全体の抵抗が上昇する。配線の抵抗が上昇することに
より、時定数はＲ×Ｃ（Ｒ：抵抗，Ｃ：浮遊容量）で定
まるから、浮遊容量が一定と仮定するならば、時定数は
大きな値をとることになり、これは、半導体装置の動作
速度が遅くなるという問題を生ずる。
【０００８】
【課題を解決するための手段】本発明は半導体基板上に
絶縁膜を介して、第１の金属配線を形成する工程と、こ
の第１の金属配線上に絶縁膜を形成する工程と、この絶
縁膜にスルーホールを形成する工程と、この絶縁膜上に
高融点金属層あるいはその化合物層たとえばチタン層を
形成する工程と、このチタン層をスルーホール部以外の
部分を除去する工程と、除去後に第２の金属配線を形成
する工程を含むことを特徴とする。
絶縁膜を介して、第１の金属配線を形成する工程と、こ
の第１の金属配線上に絶縁膜を形成する工程と、この絶
縁膜にスルーホールを形成する工程と、この絶縁膜上に
高融点金属層あるいはその化合物層たとえばチタン層を
形成する工程と、このチタン層をスルーホール部以外の
部分を除去する工程と、除去後に第２の金属配線を形成
する工程を含むことを特徴とする。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１０】図１（ａ）〜（ｆ）は本発明の第１の実施
例の工程断面図を示す。単結晶Ｓｉからなる半導体基板
１１上に絶縁膜１２を形成する。その膜上に厚さが５０
０ｎｍのＡｌ系合金例えばＡｌ−Ｓｉ−Ｃｕの金属配線
１３を形成する。次にこの金属配線上にＣＶＤ法を用い
て厚さ８００ｎｍの絶縁膜１４を形成する（図１
（ａ））。次に、フォトリソグラフィ技術、エッチング
技術を用いて、絶縁膜１４にスルーホール孔１８を形成
する（図１（ｂ））。第１のＡｌ系金属表面をＲＦエッ
チして、スルーホール底部の第１層Ａｌ系合金１３の表
面の酸化物を取り除く（図１（ｃ））。次にスパッタ技
術を用いて、絶縁膜１４上にチタン層１５を厚さ１００
ｎｍで形成する（図１（ｄ））。次にホトリソグラフィ
技術、エッチング技術を用いて、スルーホール部分１８
以外のチタン層１５を完全に除去する（図１（ｅ））。
次に絶縁膜１４又はチタン層１５上に第２層目のＡｌ系
合金の厚さ５００ｎｍの金属配線１６を形成する（図１
（ｆ））。
例の工程断面図を示す。単結晶Ｓｉからなる半導体基板
１１上に絶縁膜１２を形成する。その膜上に厚さが５０
０ｎｍのＡｌ系合金例えばＡｌ−Ｓｉ−Ｃｕの金属配線
１３を形成する。次にこの金属配線上にＣＶＤ法を用い
て厚さ８００ｎｍの絶縁膜１４を形成する（図１
（ａ））。次に、フォトリソグラフィ技術、エッチング
技術を用いて、絶縁膜１４にスルーホール孔１８を形成
する（図１（ｂ））。第１のＡｌ系金属表面をＲＦエッ
チして、スルーホール底部の第１層Ａｌ系合金１３の表
面の酸化物を取り除く（図１（ｃ））。次にスパッタ技
術を用いて、絶縁膜１４上にチタン層１５を厚さ１００
ｎｍで形成する（図１（ｄ））。次にホトリソグラフィ
技術、エッチング技術を用いて、スルーホール部分１８
以外のチタン層１５を完全に除去する（図１（ｅ））。
次に絶縁膜１４又はチタン層１５上に第２層目のＡｌ系
合金の厚さ５００ｎｍの金属配線１６を形成する（図１
（ｆ））。
【００１１】次に図２（ａ）〜（ｆ）を参照して本発明
の第２の実施例を説明する。第１の実施例と同様に、単
結晶Ｓｉからなる半導体基板２１上に絶縁膜２２を形成
し、その膜上に、Ａｌ系合金からなる金属配線２３を形
成し、この金属配線上に層間絶縁膜２４を成膜する（図
２（ａ））。次にリソグラフィエッチング技術を用い
て、導通孔をコンタクトホール２８を開孔する（図２
（ｂ））。この後、金属配線２３をＲＦエッチした後
（図２（ｃ））、チタン層２５，窒化チタン層２６をス
パッタ法により形成する（図２（ｄ））。次にリソグラ
フィ技術、エッチング技術を用いて、導通孔部２８以外
のチタン層２５，窒化チタン層２６を除去し（図２
（ｅ））、第２層の金属配線２７を形成する（図２
（ｆ））。
の第２の実施例を説明する。第１の実施例と同様に、単
結晶Ｓｉからなる半導体基板２１上に絶縁膜２２を形成
し、その膜上に、Ａｌ系合金からなる金属配線２３を形
成し、この金属配線上に層間絶縁膜２４を成膜する（図
２（ａ））。次にリソグラフィエッチング技術を用い
て、導通孔をコンタクトホール２８を開孔する（図２
（ｂ））。この後、金属配線２３をＲＦエッチした後
（図２（ｃ））、チタン層２５，窒化チタン層２６をス
パッタ法により形成する（図２（ｄ））。次にリソグラ
フィ技術、エッチング技術を用いて、導通孔部２８以外
のチタン層２５，窒化チタン層２６を除去し（図２
（ｅ））、第２層の金属配線２７を形成する（図２
（ｆ））。
【００１２】本発明の実施例で得られた半導体装置の評
価のため、従来技術の半導体装置と一緒に２００℃一定
のもとで、保管試験を行なった。スルーホールサイズは
直径０．７μｍ、１０００個チェーンであった。ただ
し、１００時間毎に抵抗値をウェハー面内で５０点測定
し、電流が０となった時を断線とした。結果を図５、図
６に示す。
価のため、従来技術の半導体装置と一緒に２００℃一定
のもとで、保管試験を行なった。スルーホールサイズは
直径０．７μｍ、１０００個チェーンであった。ただ
し、１００時間毎に抵抗値をウェハー面内で５０点測定
し、電流が０となった時を断線とした。結果を図５、図
６に示す。
【００１３】図５は故障率−保管時間特性を示す。同図
より、高融点金属のない図３の従来技術のものは保管試
験途中で全数故障しているが、高融点金属を有する図４
の従来技術のものや図１、図２に示す本発明の第１、第
２の実施例のものは１０００時間保管後も故障が見られ
ない。
より、高融点金属のない図３の従来技術のものは保管試
験途中で全数故障しているが、高融点金属を有する図４
の従来技術のものや図１、図２に示す本発明の第１、第
２の実施例のものは１０００時間保管後も故障が見られ
ない。
【００１４】一方、図６に抵抗値−保管時間特性を示
す。配線全体に高融点金属を有する図４の従来技術のも
のは保管に伴ない抵抗値が大きく上昇している。スルー
ホール以外の高融点金属を除去した本発明のものは抵抗
値の大きな上昇は発生しない。特にスルーホール部のみ
にチタンと窒化チタンを設けた図２に示す第２の実施例
のものでは抵抗値の変化は全然見れなかった。以上の結
果より、本発明は、熱負荷に対する耐性が向上し、かつ
抵抗の上昇が低く抑えられるという効果を有することが
わかる。
す。配線全体に高融点金属を有する図４の従来技術のも
のは保管に伴ない抵抗値が大きく上昇している。スルー
ホール以外の高融点金属を除去した本発明のものは抵抗
値の大きな上昇は発生しない。特にスルーホール部のみ
にチタンと窒化チタンを設けた図２に示す第２の実施例
のものでは抵抗値の変化は全然見れなかった。以上の結
果より、本発明は、熱負荷に対する耐性が向上し、かつ
抵抗の上昇が低く抑えられるという効果を有することが
わかる。
【００１５】また、上記実施例を繰り返すことにより、
３層以上の多層配線が得られる。
３層以上の多層配線が得られる。
【００１６】
【発明の効果】このように本発明のスルーホール形成方
法では、スルーホール部の第１層の金属配線と、第２層
の金属配線の間にチタン層をはさむことにより、Ａｌ系
合金とチタンが反応し、化学的に結合することにより、
熱的負荷や電気的負荷に対するストレスマイグレーショ
ン耐性を向上させ、かつスルーホール部分以外のチタン
を除去することにより、スルーホール部分以外でのチタ
ンとアルミ系合金の反応をなくし、Ａｌ系配線の抵抗増
加を押さえたいので、スルーホール部分での信頼性を向
上させながら、半導体装置の処理速度を損ねることが無
いという効果を有する。
法では、スルーホール部の第１層の金属配線と、第２層
の金属配線の間にチタン層をはさむことにより、Ａｌ系
合金とチタンが反応し、化学的に結合することにより、
熱的負荷や電気的負荷に対するストレスマイグレーショ
ン耐性を向上させ、かつスルーホール部分以外のチタン
を除去することにより、スルーホール部分以外でのチタ
ンとアルミ系合金の反応をなくし、Ａｌ系配線の抵抗増
加を押さえたいので、スルーホール部分での信頼性を向
上させながら、半導体装置の処理速度を損ねることが無
いという効果を有する。
【図１】本発明の第１の実施例を工程順に示す断面図。
【図２】本発明の第２の実施例を工程順に示す断面図。
【図３】従来技術を示す断面図。
【図４】従来技術を示す断面図。
【図５】本発明の効果を示す図。
【図６】本発明の効果を示す図。
１１，２１，３１ 半導体基板 １２，２２，３２ 絶縁膜 １３，２３，３３ 第１層金属配線 １４，２４，３４ 層間絶縁膜 １５，２５，４５ チタン層 １６，２７，３５，４６ 第２層金属配線 ２６ 窒化チタン層 １８，２８，３６ スルーホール
Claims (3)
- 【請求項１】 半導体基板上に第１の絶縁膜を介して、
第１の金属配線を形成する工程と、前記第１の金属配線
上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜
にスルーホールを形成する工程と、前記第２の絶縁膜上
に高融点金属層あるいはその化合物層を形成する工程
と、残渣高融点金属あるいはその化合物層をスルーホー
ル部以外の部分を除去する工程と、除去後に第２の金属
配線を形成する工程を含むことを特徴とする半導体装置
の製造方法。 - 【請求項２】 前記高融点金属層あるいはその化合物層
はチタン系金属を有している請求項１に記載の半導体装
置の製造方法。 - 【請求項３】 チタン系金属はチタン層とその上の窒化
チタン層とを有している請求項２に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26582991A JPH05109900A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26582991A JPH05109900A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109900A true JPH05109900A (ja) | 1993-04-30 |
Family
ID=17422637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26582991A Pending JPH05109900A (ja) | 1991-10-15 | 1991-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109900A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5316820U (ja) * | 1976-07-23 | 1978-02-13 |
-
1991
- 1991-10-15 JP JP26582991A patent/JPH05109900A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5316820U (ja) * | 1976-07-23 | 1978-02-13 | ||
| JPS5749582Y2 (ja) * | 1976-07-23 | 1982-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2943805B1 (ja) | 半導体装置及びその製造方法 | |
| US4970574A (en) | Electromigrationproof structure for multilayer wiring on a semiconductor device | |
| EP0310108A2 (en) | Interconnection structure of a semiconductor device and method of manufacturing the same | |
| JPH11340265A (ja) | 半導体装置及びその製造方法 | |
| JPH11307530A (ja) | 半導体装置及びその製造方法 | |
| JP2000068269A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7888263B2 (en) | Cladded silver and silver alloy metallization for improved adhesion electromigration resistance | |
| JPH05109900A (ja) | 半導体装置の製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH11102911A (ja) | 半導体装置及びその製造方法 | |
| JPH10150037A (ja) | 半導体装置及びその製造方法 | |
| JP2999463B2 (ja) | 半導体装置の多層配線構造およびその製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JPH0851153A (ja) | 多層配線を有する半導体装置 | |
| JP2674473B2 (ja) | 配線構造 | |
| JP2000183063A (ja) | 半導体装置及びその製造方法 | |
| JPH05243229A (ja) | 半導体集積回路装置 | |
| JPH04320049A (ja) | 多層配線構造体およびその製造方法 | |
| JP2000049230A (ja) | 半導体装置の多層配線構造およびその製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPH03245532A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000919 |