JPH03245532A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03245532A
JPH03245532A JP4347190A JP4347190A JPH03245532A JP H03245532 A JPH03245532 A JP H03245532A JP 4347190 A JP4347190 A JP 4347190A JP 4347190 A JP4347190 A JP 4347190A JP H03245532 A JPH03245532 A JP H03245532A
Authority
JP
Japan
Prior art keywords
wiring
film
insulating film
substrate
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4347190A
Other languages
English (en)
Other versions
JP2893800B2 (ja
Inventor
Hideyuki Kojima
秀之 兒嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4347190A priority Critical patent/JP2893800B2/ja
Publication of JPH03245532A publication Critical patent/JPH03245532A/ja
Application granted granted Critical
Publication of JP2893800B2 publication Critical patent/JP2893800B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 基板上に第1配線とその上の層間絶縁膜とその上の第2
配線とを有し、且つ層間絶縁膜に設けたスルー・ボール
を介して第2配線を第1配線に導通させた半導体装置の
製造方法に関し、第1配線を高融点金属にし第2配線を
^p金合金しながら、スルー・ホールにおける第1配線
と第2配線のコンタク目託抗を安定化させることを目的
とし、 表面に絶縁膜を有する基板上に、高融点金属の第1配線
を形成する工程と、前記第1配線を形成した基板上に、
該第1配線を表出させたスルー・ホールを有する層間絶
縁膜を形成する工程と、前記層間絶縁膜を形成した基板
上に、窒化チタンまたは下層がチタンで上層が窒化チタ
ンのバリア・メタル膜と、シリコンを含まないアルミニ
ウム合金膜とを順次被着し、これらの被着膜をパターニ
ングして前記第1配線と導通する第2配線を形成する工
程と、を有するように構成する。
〔産業上の利用分野〕
本発明は、基板上に第1配線とその上の層間絶縁膜とそ
の上の第2配線とを有し、且つ層間絶縁膜に設けたスル
ー・ホールを介して第2配線を第1配線に導通させた半
導体装置の製造方法に関する。
半導体装置は、その高集積化に伴う基板上の配線密度の
増大に対処するため、配線の配置を多層化して上記第1
配線及び第2配線が設けられるようになってきている。
その際、第1配線と第2配線との間で導通をとる必要が
生ずるが、その導通は安定であることが重要である。
〔従来の技術〕
基板上の配線密度の増大に対処する配線の形成は、製造
工程数の観点からINの配線で済ますのが望ましいため
配線が1層に収まるように配線幅を縮小する。しかしな
がら配線幅の成る程度以上の縮小は信頼性を低下させる
のでその縮小には限界がある。
そこで配線を1層に収めることが困難な場合には、配線
の配置を多層化して前記第1配線及び第2配線に分割す
る。その際、第2配線の第1配線との導通は、再記線間
に介在させた層間絶縁膜に第1配線を表出させたスルー
・ホール(コンタク;・・ホール)を設け、第2配線が
そのスルー・ボールを埋めて第1配線に接触するように
して行う。
そして、第1配線及び第2配線の両方を、従来配線用と
して多用されているアルミニウム(A i’ )合金〔
シリコン(St)添加または銅(Cu)とチタン(Ti
)添加などの合金]にすると、耐ストレス及びエレクト
ロ・マイグレーション性のために第1配線が劣化するの
で、第1配線の方をタングステン(W)などの高融点金
属にしている。
〔発明が解決しようとする課題〕
しかしながら、このようにした第1配線と第2配線は、
再配線の導通をとる前記スルー・ホールにおいて、第1
配線の高融点金属とそれに直接接触する第2配線のAI
合金が反応を起こして、第!配線と第2配線を導通させ
るコンタクト抵抗が不安定になり、製造する半導体装置
の信頼性を低下させる問題がある。
そこで本発明は、基板上に第1配線とその上の層間絶縁
膜とその上の第2配線とを有し、且つ層間絶縁膜に設け
たスルー・ホールを介して第2配線を第1配線に導通さ
せた半導体装置の製造方法において、第1配線を高融点
金属にし第2配線をAfi合金にしながら、スルー・ホ
ールにおける第1配線と第2配線のコンタクト抵抗を安
定化させることを目的とする。
〔課題を解決するための手段〕
上記目的は、表面に絶縁膜を有する基板上に、高融点金
属の第1配線を形成する工程と、前記第1配線を形成し
た基板上に、該第1配線を表出させたスルー・ホールを
有する層間絶縁膜を形成する工程と、前記層間絶縁膜を
形成した基板上に、窒化チタン(TiN)または下層が
Tiで上層がTiNのバリア・メタル膜と、Siを含ま
ない41合金膜とを順次被着し、これらの被着膜をバタ
ーニングして前記第1配線と導通する第2配線を形成す
る工程と、を有する本発明の製造方法によって達成され
る。
〔作 用〕
この構成によれば、第2配線が上記スルー・ホールを埋
めて第1配線に接触するので、第2配線はスルー・ホー
ルを介して第1配線に導通される。
そして、第2配線の下面を構成する上記バリア・メタル
膜が、第1配線の高融点金属と第2配線の^i合金との
反応を阻止して、第1配線と第2配線のコンタクト抵抗
を安定化させる。
ここで、第2配線のAe金合金31を含ませないように
したのは、本発明者の実験の結果によるもので、Siを
含ませると原因不明であるが上記コンタクト抵抗が再現
性良く高(なるからである。
〔実施例〕
以下本発明の実施例についてその工程を示す第1図(8
)〜fclの側断面図を用いて説明する。
第1図において、先ず(alを参照して、表面に二酸化
Si (Sing)絶縁膜2を有するSi基板1上に、
スパッタ法で厚さ500人のTi膜3aを被着し、その
上にスパッタ法またはCVD法で厚さ3500人のW膜
3bを被着し、更にその上にプラズマCVD法で厚さ1
000人の窒化Si (Si3Nn)膜4を被着し、こ
れらの被着膜をホトリソグラフィ技術でバターニングし
て、Ti膜3aとW膜3bからなる高融点金属の第1配
線3を形成する。W膜3bは第1配線3の主体となるも
のであり、Ti膜3aはW膜3bの密着性を向上させる
ためのものであり、5iJa膜4は反射防止膜として機
能させるものである。
次いで(blを参照して、プラズマCVD法で厚さ20
00人のSing膜5aと厚さ4000人のPSG(燐
ガラス)膜5bとを順次被着して、SiO□膜5aとP
SG膜5bからなる層間絶縁膜5を形成し、層間絶縁M
5及び5iJ4膜4をホトリソグラフィ技術でエツチン
グして、層間絶縁膜5に第1配線3を表出させたスルー
・ホール6を形成する。
次いで+C)を参照して、スパッタ法で厚さ1000人
のTiNのバリア・メタル1Q7aと厚さ1μ削のAl
0910%Cu −0,15%ゴ′iのA4合金膜7b
を被着し、これらの被着膜をホトリソグラフィ技術でバ
ターニングしで、バリア・メタル膜7aとAf合金11
u7bからなりスルー・ホール6を埋めてバリア・メタ
ル膜7aが第1配線3に接触する第2配vA7を形成す
る。A4合金膜7bは第2配線7の主体となるものであ
り、バリア・メタル膜7aは、第2配線7が第1配線3
に接触する箇所において、第1配線3のW膜3bと第2
配線7のAI!合金膜7bが反応するのを阻止させるた
めのものである。
本発明者は、このようにして、層間絶縁膜5に設けたス
ルー・ホール6を介して相互に導通する多層化の第1配
線3及び第2配線7を形成し、第1配線3と第2配&5
17のコンタクト抵抗が安定していることを確認した。
また、バリア・メタル膜7aを下層がTiで上層がTi
Nである2層構成のものにした場合にも、同様に第1配
線3と第2配′4a7のコンタクト抵抗が安定している
ことを確認した。
更に、層間絶縁膜5上において第2配線7の下面ニハリ
ア・メタル膜7aが存在することにより、第2配線7の
耐ス1−レス・マイグレーション性及び耐エレクトロ・
マイグレーション性が著しく向上していることが判った
なお、上述の説明から類推されるように、本発明は、第
1配線の高融点金属が実施例で用いた2層構成のTiと
Wに限定されるものではなく、また、第2配線のA1合
金がSiを含まないことを条件にして実施例で用いたA
Z−0,10%Cu  O,15%Tiニ限定されるも
のでもない。
〔発明の効果〕
以上説明したように本発明の構成によれば、基板上に第
1配線とその上の層間絶縁膜とその上の第2配線とを有
し、且つ層間絶縁膜に設けたスルー・ホールを介して第
2配線を第1配線に導通させた半導体装置の製造方法に
おいて、第1配線を高融点金属にし第2配線をAI!合
金にしながら、スルー・ホールにおける第1配線と第2
配線のコンタクト抵抗を安定化さ・U、且つ第2配線の
耐ストレス及びエレクトロ・マイグレーション性を向上
さゼることかできて、製造する半導体装置の信頼性向」
−を可能にさせる効果がある。
【図面の簡単な説明】
第1図fat〜ic)は実施例の工程を示す側断面図、
である。 図において、 1はSii板、     2はS i O= kfA 
I! ’/I’i、3は第1配線、   3aはTi膜
、 3bはW膜、      4はSi、N、膜、5は層間
絶uB!J、  5aハ5iOz膜、5bはPSG膜、
    6はスルー・ホール、7は第2配線、   7
aはバリア・メタル膜、7bはA1合金膜、 である。

Claims (1)

  1. 【特許請求の範囲】 表面に絶縁膜を有する基板上に、高融点金属の第1配線
    を形成する工程と、 前記第1配線を形成した基板上に、該第1配線を表出さ
    せたスルー・ホールを有する層間絶縁膜を形成する工程
    と、 前記層間絶縁膜を形成した基板上に、窒化チタンまたは
    下層がチタンで上層が窒化チタンのバリア・メタル膜と
    、シリコンを含まないアルミニウム合金膜とを順次被着
    し、これらの被着膜をパターニングして前記第1配線と
    導通する第2配線を形成する工程と、 を有することを特徴とする半導体装置の製造方法。
JP4347190A 1990-02-23 1990-02-23 半導体装置の製造方法 Expired - Lifetime JP2893800B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4347190A JP2893800B2 (ja) 1990-02-23 1990-02-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4347190A JP2893800B2 (ja) 1990-02-23 1990-02-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03245532A true JPH03245532A (ja) 1991-11-01
JP2893800B2 JP2893800B2 (ja) 1999-05-24

Family

ID=12664638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4347190A Expired - Lifetime JP2893800B2 (ja) 1990-02-23 1990-02-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2893800B2 (ja)

Also Published As

Publication number Publication date
JP2893800B2 (ja) 1999-05-24

Similar Documents

Publication Publication Date Title
US6143672A (en) Method of reducing metal voidings in 0.25 μm AL interconnect
JP2943805B1 (ja) 半導体装置及びその製造方法
JPH01302842A (ja) 多層配線構造の半導体装置
JPH11330231A (ja) 金属被覆構造
JP2622156B2 (ja) 集積回路パッド用の接触方法とその構造
US20030164552A1 (en) Under-ball metallic layer
JP2001257226A (ja) 半導体集積回路装置
JP3021683B2 (ja) 集積回路用配線
JPH03245532A (ja) 半導体装置の製造方法
JPS5950544A (ja) 多層配線の形成方法
TW413917B (en) Semiconductor device and method of manufacturing the same
JPH01255249A (ja) 半導体集積回路装置
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
JP3340578B2 (ja) 半導体装置の多層配線及びその製造方法
JPS60196960A (ja) 半導体装置
JPS5863150A (ja) 半導体装置の製造方法
JPH05152445A (ja) 多層配線およびその形成方法
JPH05129447A (ja) 半導体装置の製造方法
JPH0697299A (ja) 半導体装置
JPS58110055A (ja) 半導体装置
JPH11214513A (ja) 集積回路の配線構造と配線形成法
JPH0334545A (ja) 半導体装置の製造方法
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JP2001015546A (ja) 半導体装置及びその製造方法
JPH05109900A (ja) 半導体装置の製造方法