JP2001015546A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001015546A
JP2001015546A JP11186637A JP18663799A JP2001015546A JP 2001015546 A JP2001015546 A JP 2001015546A JP 11186637 A JP11186637 A JP 11186637A JP 18663799 A JP18663799 A JP 18663799A JP 2001015546 A JP2001015546 A JP 2001015546A
Authority
JP
Japan
Prior art keywords
film
pad portion
sio
bonding pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11186637A
Other languages
English (en)
Inventor
Hiroshi Nakatani
宏 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11186637A priority Critical patent/JP2001015546A/ja
Publication of JP2001015546A publication Critical patent/JP2001015546A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN

Abstract

(57)【要約】 【課題】 ボンディングパッド部のパッド剥がれを抑制
した半導体装置及びその製造方法を提供する。 【解決手段】 本発明に係る半導体装置は、ＳｉＯ2膜
１３上に形成されたＴｉ膜１５と、前記Ｔｉ膜１５上に
形成されたＴｉＮ膜１６と、前記ＴｉＮ膜１６上に形成
されたＡｌパッド部１７と、前記Ａｌパッド部１７及び
前記ＳｉＯ2膜１３の上に形成されたパッシベーション
膜２１と、前記パッシベーション膜２１に形成された、
前記Ａｌパッド部１７上に位置するパッド開口部と、を
具備するものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係わり、特に、ボンディングパッド部のパ
ッド剥がれを抑制した半導体装置及びその製造方法に関
する。
【０００２】
【従来の技術】図３は、従来の半導体装置に用いられて
いるボンディングパッド部の構造を示す断面図である。
【０００３】ＳｉＯ2膜１１１上にＢＰＳＧ(Boron-dope
d Phosphor-Silicate Glass)膜１１３を形成する。次
に、このＢＰＳＧ膜１１３の上にスパッタリングにより
Ｔｉ膜１１５を堆積した後、このＴｉ膜１１５上にスパ
ッタリングによりＴｉＮ膜１１６を堆積する。このよう
にしてＢＰＳＧ膜１１３の上にはＴｉ膜１１５とＴｉＮ
膜１１６からなるバリアメタル層１１８が形成される。
【０００４】次に、このバリアメタル層１１８の上にス
パッタリングにより第1のＡｌ膜（第１層目のメタル
層）１１７を形成し、第１のＡｌ膜１１７の上に反射防
止膜１１９を形成する。この後、第１のＡｌ膜１１７及
びバリアメタル層１１８をパターニングする。これによ
り、ＢＰＳＧ膜１１３の上には、バリアメタル層１１８
と第1のＡｌ膜１１７からなるメタル電極が形成され
る。
【０００５】この後、このメタル電極上に層間絶縁膜
（ＳｉＯ2膜）１２３を堆積する。次に、この層間絶縁
膜１２３の上に図示せぬレジスト膜を形成し、このレジ
スト膜をマスクとしてエッチングすることにより層間絶
縁膜１２３にパッド部に位置する接続孔を形成する。
【０００６】次に、この接続孔内及び層間絶縁膜１２３
上に、スパッタリングにより上層がＴｉＮ膜で下層がＴ
ｉ膜からなるバリアメタル層１２５を形成する。この
後、このバリアメタル層１２５の上にスパッタリングに
より第２のＡｌ膜（第２層目のメタル層）１２７を堆積
し、この第２のＡｌ膜１２７上に反射防止膜１２９を形
成する。次に、第２のＡｌ膜及びバリアメタル層１２５
をパターニングしてＡｌパッド部１２７を形成する。こ
れにより、Ａｌパッド部１２７はメタル電極１１７と電
気的に接続される。
【０００７】この後、Ａｌパッド部１２７及び層間絶縁
膜１２３の上にパッシベーション膜１３１を堆積する。
次に、このパッシベーション膜１３１の上に図示せぬレ
ジスト膜を形成し、このレジスト膜をマスクとしてエッ
チングすることによりパッシベーション膜１３１にパッ
ド開口部を形成する。このパッド開口部によりＡｌパッ
ド部１２７を露出させ、この部分がボンディングパッド
部となる。
【０００８】
【発明が解決しようとする課題】ところで、上記半導体
装置のＡｌパッド部１２７をワイヤボンディングにより
リードフレームと電気的に接続する際、このワイヤボン
ディングを行うことによるストレスがＡｌパッド部１２
７に加えられる。このストレスによってＡｌパッド部１
２７の剥がれが生じることがある。このＡｌパッド部の
剥がれは、バリアメタル層のＴｉ膜１１５とＢＰＳＧ膜
１１３の界面から剥がれることにより起こる。これは、
ＢＰＳＧ膜１１３とＴｉ膜１１５との界面にストレスに
弱い脆弱な合金層が形成されるため、Ａｌパッド部１２
７にボンディングを行うと、そのストレスによりこの脆
弱層が破壊され、その結果、Ａｌパッド部の剥がれが生
じるからである。
【０００９】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、ボンディングパッド部の
パッド剥がれを抑制した半導体装置及びその製造方法を
提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、ＳｉＯ2膜上に形成さ
れたＴｉ膜と、前記Ｔｉ膜上に形成されたＴｉＮ膜と、
前記ＴｉＮ膜上に形成されたボンディングパッド部と、
前記ボンディングパッド部及び前記ＳｉＯ2膜の上に形
成されたパッシベーション膜と、前記パッシベーション
膜に形成された、前記ボンディングパッド部上に位置す
るパッド開口部と、を具備することを特徴とする。ま
た、前記ボンディングパッド部は第２層目のメタル層に
より形成されていることが好ましい。
【００１１】上記半導体装置では、ＢＰＳＧ膜とＴｉ膜
との接触部分を無くすことにより、ＢＰＳＧ膜とＴｉ膜
との界面にストレスに弱い脆弱な合金層が形成されるこ
とを防止し、そのため、ボンディングパッド部にワイヤ
ボンディングを行ってストレスがボンディングパッド部
に加えられても、このストレスによってボンディングパ
ッド部の剥がれが生じることを抑制できる。
【００１２】本発明に係る半導体装置の製造方法は、Ｓ
ｉＯ2膜上にＴｉ膜を堆積する工程と、前記Ｔｉ膜上に
ＴｉＮ膜を堆積する工程と、前記ＴｉＮ膜上に導電膜を
堆積する工程と、前記導電膜、前記ＴｉＮ膜及び前記Ｔ
ｉ膜をパターニングすることにより、ＳｉＯ2膜上にボ
ンディングパッド部を形成する工程と、前記ボンディン
グパッド部及び前記ＳｉＯ2膜の上にパッシベーション
膜を形成する工程と、前記パッシベーション膜に、前記
ボンディングパッド部上に位置するパッド開口部を形成
する工程と、を具備することを特徴とする。
【００１３】本発明に係る半導体装置は、ＳｉＯ2膜上
に形成されたＴｉ膜と、前記Ｔｉ膜上に形成されたＴｉ
Ｎ膜と、前記ＴｉＮ膜上に形成された電極部と、前記電
極部及び前記ＳｉＯ2膜の上に形成された絶縁膜と、前
記絶縁膜に形成された、前記電極部上に位置する接続孔
と、前記接続孔内及び前記絶縁膜上に形成されたボンデ
ィングパッド部と、前記ボンディングパッド部及び前記
絶縁膜の上に形成されたパッシベーション膜と、前記パ
ッシベーション膜に形成された、前記ボンディングパッ
ド部上に位置するパッド開口部と、を具備することを特
徴とする。また、前記電極部は第２層目のメタル層によ
り形成され、前記ボンディングパッド部は第３層目のメ
タル層により形成されていることが好ましい。
【００１４】本発明に係る半導体装置の製造方法は、Ｓ
ｉＯ2膜上にＴｉ膜を堆積する工程と、前記Ｔｉ膜上に
ＴｉＮ膜を堆積する工程と、前記ＴｉＮ膜上に導電膜を
堆積する工程と、前記導電膜、前記ＴｉＮ膜及び前記Ｔ
ｉ膜をパターニングすることにより、ＳｉＯ2膜上に電
極部を形成する工程と、前記電極部及び前記ＳｉＯ2膜
の上に絶縁膜を堆積する工程と、前記絶縁膜に、前記電
極部上に位置する接続孔を形成する工程と、前記接続孔
内及び前記絶縁膜上にボンディングパッド部を形成する
工程と、前記ボンディングパッド部及び前記絶縁膜の上
にパッシベーション膜を形成する工程と、前記パッシベ
ーション膜に、前記ボンディングパッド部上に位置する
パッド開口部を形成する工程と、を具備することを特徴
とする。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。
【００１６】図１は、本発明の第１の実施の形態による
半導体装置に用いられているボンディングパッド部の構
造を示す断面図である。この半導体装置はＤＬＭ（メタ
ル２層）を有している。
【００１７】ＢＰＳＧ膜１１の上にＣＶＤ(Chemical Va
por Deposition)法によりＳｉＯ2膜１３を形成する。次
に、このＳｉＯ2膜１３の上にスパッタリングによりＴ
ｉ膜１５を堆積した後、このＴｉ膜１５の上にスパッタ
リングによりＴｉＮ膜１６を堆積する。このようにして
ＳｉＯ2膜１３の上にはＴｉ膜１５とＴｉＮ膜１６から
なるバリアメタル層１８が形成される。
【００１８】次に、このバリアメタル層１８の上にスパ
ッタリングにより第1のＡｌ膜（第２層目のメタル層）
１７を堆積し、第１のＡｌ膜１７上に反射防止膜１９を
形成する。この後、第１のＡｌ膜１７、反射防止膜１９
及びバリアメタル層１８をパターニングする。これによ
り、ＳｉＯ2膜１３の上には、第１のＡｌ膜からなるＡ
ｌパッド部１７が形成されると共に、Ａｌパッド部１７
に接続されたＡｌ配線（図示せず）が形成される。
【００１９】次に、Ａｌパッド部１７及びＳｉＯ2膜１
３の上にパッシベーション膜２１を堆積する。この後、
このパッシベーション膜２１の上に図示せぬレジスト膜
を形成し、このレジスト膜をマスクとしてエッチングす
ることによりパッシベーション膜２１にパッド開口部を
形成する。このパッド開口部によりＡｌパッド部１７を
露出させ、この部分がボンディングパッド部となる。
【００２０】上記第１の実施の形態によれば、第１層目
のメタル層のパット部を無くすことにより、従来の半導
体装置のようなＢＰＳＧ膜とＴｉ膜との接触部分を無く
している。換言すると、ＢＰＳＧ膜１１とＴｉ膜１５と
の間にＳｉＯ2膜１３を形成し、ＢＰＳＧ膜１１とＴｉ
膜１５とが接触しないようにしている。このため、従来
の半導体装置のようにＢＰＳＧ膜とＴｉ膜との界面にス
トレスに弱い脆弱な合金層が形成されることがない。従
って、Ａｌパッド部１７とリードフレーム(図示せず)と
を電気的に接続するためにワイヤボンディングを行って
ストレスがＡｌパッド部１７に加えられても、このスト
レスによってＡｌパッド部１７の剥がれが生じることを
抑制できる。その結果、ボンディング品質を大幅に向上
することができる。
【００２１】図２は、本発明の第２の実施の形態による
半導体装置に用いられているボンディングパッド部の構
造を示す断面図である。この半導体装置はＴＬＭ（メタ
ル３層）を有している。
【００２２】ＢＰＳＧ膜１１上にＣＶＤ法によりＳｉＯ
2膜１３を形成する。次に、このＳｉＯ2膜１３の上にス
パッタリングによりＴｉ膜１５を堆積した後、このＴｉ
膜１５上にスパッタリングによりＴｉＮ膜１６を堆積す
る。このようにしてＳｉＯ2膜１３の上にはＴｉ膜１５
とＴｉＮ膜１６からなるバリアメタル層１８が形成され
る。
【００２３】次に、このバリアメタル層１８の上にスパ
ッタリングにより第1のＡｌ膜（第２層目のメタル層）
１７を形成し、第１のＡｌ膜１７の上に反射防止膜１９
を形成する。この後、反射防止膜１９、第１のＡｌ膜１
７及びバリアメタル層１８をパターニングする。これに
より、ＳｉＯ2膜１３の上には、バリアメタル層１８と
第1のＡｌ膜１７からなるメタル電極が形成される。
【００２４】この後、このメタル電極及びＳｉＯ2膜１
３の上に層間絶縁膜（ＳｉＯ2膜）２３を堆積する。次
に、この層間絶縁膜２３の上に図示せぬレジスト膜を形
成し、このレジスト膜をマスクとしてエッチングするこ
とにより層間絶縁膜２３にパッド部に位置する接続孔を
形成する。
【００２５】次に、この接続孔内及び層間絶縁膜２３上
に、スパッタリングにより上層がＴｉＮ膜で下層がＴｉ
膜からなるバリアメタル層２５を形成する。この後、こ
のバリアメタル層２５の上にスパッタリングにより第２
のＡｌ膜（第３層目のメタル層）２７を堆積し、この第
２のＡｌ膜上に反射防止膜２９を形成する。次に、第２
のＡｌ膜及びバリアメタル層２５をパターニングしてＡ
ｌパッド部２７を形成する。これにより、Ａｌパッド部
２７はメタル電極１７と電気的に接続される。
【００２６】この後、Ａｌパッド部２７及び層間絶縁膜
２３の上にパッシベーション膜３１を堆積する。次に、
このパッシベーション膜３１の上に図示せぬレジスト膜
を形成し、このレジスト膜をマスクとしてエッチングす
ることによりパッシベーション膜３１にパッド開口部を
形成する。このパッド開口部によりＡｌパッド部２７を
露出させ、この部分がボンディングパッド部となる。
【００２７】上記第２の実施の形態においても、ＢＰＳ
Ｇ膜とＴｉ膜との接触部分を無くしているため、第１の
実施の形態と同様の効果を得ることができる。
【００２８】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。
【００２９】
【発明の効果】以上説明したように本発明によれば、Ｂ
ＰＳＧ膜とＴｉ膜との接触部分を無くしている。したが
って、ボンディングパッド部のパッド剥がれを抑制した
半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置に
用いられているボンディングパッド部の構造を示す断面
図である。
【図２】本発明の第２の実施の形態による半導体装置に
用いられているボンディングパッド部の構造を示す断面
図である。
【図３】従来の半導体装置に用いられているボンディン
グパッド部の構造を示す断面図である。
【符号の説明】
１１ ＢＰＳＧ膜 １３ ＳｉＯ2
膜 １５ Ｔｉ膜 １６ ＴｉＮ膜 １７ Ａｌパッド部（第１のＡｌ膜） １８ バリアメ
タル層 １９ 反射防止膜 ２１ パッシベ
ーション膜 ２３ 層間絶縁膜 ２５ バリアメ
タル層 ２７ Ａｌパッド部（第２のＡｌ膜） ２９ 反射防止
膜 ３１ パッシベーション膜 １１１ ＳｉＯ2
膜 １１３ ＢＰＳＧ膜 １１５ Ｔｉ膜 １１６ ＴｉＮ膜 １１７ 第１の
Ａｌ膜 １１８ バリアメタル層 １１９ 反射防
止膜 １２３ 層間絶縁膜（ＳｉＯ2膜） １２５ バリア
メタル層 １２７ 第２のＡｌ膜 １２９ 反射防
止膜 １３１ パッシベーション膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ＳｉＯ2膜上に形成されたＴｉ膜と、 前記Ｔｉ膜上に形成されたＴｉＮ膜と、 前記ＴｉＮ膜上に形成されたボンディングパッド部と、 前記ボンディングパッド部及び前記ＳｉＯ2膜の上に形
    成されたパッシベーション膜と、 前記パッシベーション膜に形成された、前記ボンディン
    グパッド部上に位置するパッド開口部と、 を具備することを特徴とする半導体装置。
  2. 【請求項２】 前記ボンディングパッド部は第２層目の
    メタル層により形成されていることを特徴とする請求項
    １記載の半導体装置。
  3. 【請求項３】 ＳｉＯ2膜上にＴｉ膜を堆積する工程
    と、 前記Ｔｉ膜上にＴｉＮ膜を堆積する工程と、 前記ＴｉＮ膜上に導電膜を堆積する工程と、 前記導電膜、前記ＴｉＮ膜及び前記Ｔｉ膜をパターニン
    グすることにより、ＳｉＯ2膜上にボンディングパッド
    部を形成する工程と、 前記ボンディングパッド部及び前記ＳｉＯ2膜の上にパ
    ッシベーション膜を形成する工程と、 前記パッシベーション膜に、前記ボンディングパッド部
    上に位置するパッド開口部を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 ＳｉＯ2膜上に形成されたＴｉ膜と、 前記Ｔｉ膜上に形成されたＴｉＮ膜と、 前記ＴｉＮ膜上に形成された電極部と、 前記電極部及び前記ＳｉＯ2膜の上に形成された絶縁膜
    と、 前記絶縁膜に形成された、前記電極部上に位置する接続
    孔と、 前記接続孔内及び前記絶縁膜上に形成されたボンディン
    グパッド部と、 前記ボンディングパッド部及び前記絶縁膜の上に形成さ
    れたパッシベーション膜と、 前記パッシベーション膜に形成された、前記ボンディン
    グパッド部上に位置するパッド開口部と、 を具備することを特徴とする半導体装置。
  5. 【請求項５】 前記電極部は第２層目のメタル層により
    形成され、前記ボンディングパッド部は第３層目のメタ
    ル層により形成されていることを特徴とする請求項４記
    載の半導体装置。
  6. 【請求項６】 ＳｉＯ2膜上にＴｉ膜を堆積する工程
    と、 前記Ｔｉ膜上にＴｉＮ膜を堆積する工程と、 前記ＴｉＮ膜上に導電膜を堆積する工程と、 前記導電膜、前記ＴｉＮ膜及び前記Ｔｉ膜をパターニン
    グすることにより、ＳｉＯ2膜上に電極部を形成する工
    程と、 前記電極部及び前記ＳｉＯ2膜の上に絶縁膜を堆積する
    工程と、 前記絶縁膜に、前記電極部上に位置する接続孔を形成す
    る工程と、 前記接続孔内及び前記絶縁膜上にボンディングパッド部
    を形成する工程と、 前記ボンディングパッド部及び前記絶縁膜の上にパッシ
    ベーション膜を形成する工程と、 前記パッシベーション膜に、前記ボンディングパッド部
    上に位置するパッド開口部を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
JP11186637A 1999-06-30 1999-06-30 半導体装置及びその製造方法 Withdrawn JP2001015546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11186637A JP2001015546A (ja) 1999-06-30 1999-06-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11186637A JP2001015546A (ja) 1999-06-30 1999-06-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001015546A true JP2001015546A (ja) 2001-01-19

Family

ID=16192080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11186637A Withdrawn JP2001015546A (ja) 1999-06-30 1999-06-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001015546A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080841A (ja) * 2011-10-04 2013-05-02 Seiko Instruments Inc 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080841A (ja) * 2011-10-04 2013-05-02 Seiko Instruments Inc 半導体装置

Similar Documents

Publication Publication Date Title
US5707894A (en) Bonding pad structure and method thereof
US5834365A (en) Method of forming a bonding pad
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
JPH08330505A (ja) 集積回路相互接続部
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
JP2001015549A (ja) 半導体装置およびその製造方法
JP2002367956A (ja) 半導体装置の電極パッド及びその製造方法
JP2001015546A (ja) 半導体装置及びその製造方法
JP2782801B2 (ja) 半導体装置の配線構造
JP3463014B2 (ja) 半導体装置および半導体装置の製造方法
JPH11121458A (ja) 半導体装置
JPH079935B2 (ja) 半導体装置
JPH0373535A (ja) 半導体装置およびその製造方法
JPS5863150A (ja) 半導体装置の製造方法
JPH05347358A (ja) 半導体装置及びその製造方法
JP2005085884A (ja) 半導体装置およびその製造方法
JPH0233929A (ja) 半導体装置
JPH10223753A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JP2001351939A (ja) 半導体装置のパッド構造およびその製造方法
JP2000208553A (ja) 半導体装置及びその製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPH03190240A (ja) 半導体装置の製造方法
JPH08222629A (ja) 配線構造及び配線構造の製造方法
JPH0786209A (ja) 半導体装置の製造方法
JP2004296499A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905