JPH08330505A - 集積回路相互接続部 - Google Patents
集積回路相互接続部Info
- Publication number
- JPH08330505A JPH08330505A JP8079240A JP7924096A JPH08330505A JP H08330505 A JPH08330505 A JP H08330505A JP 8079240 A JP8079240 A JP 8079240A JP 7924096 A JP7924096 A JP 7924096A JP H08330505 A JPH08330505 A JP H08330505A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tungsten
- barrier layer
- conductive
- interconnect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 167
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 164
- 239000010937 tungsten Substances 0.000 claims abstract description 164
- 230000004888 barrier function Effects 0.000 claims abstract description 132
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 89
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 88
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 43
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 28
- 239000010936 titanium Substances 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 230000009977 dual effect Effects 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 9
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 239000002775 capsule Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 241001077419 Damas Species 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 108010053481 Antifreeze Proteins Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 改善された接触抵抗と低い面積抵抗を有し、
信頼性の高い集積回路相互接続部を提供することであ
る。 【解決手段】 集積回路内で少なくとも２つの導電領域
を相互接続するための集積回路相互接続部であって、前
記相互接続部はアルミニウム層と、前記導電領域とアル
ミニウム層との間の第１の導電障壁層と、前記アルミニ
ウム層の上の第２の導電障壁層と、前記第２の障壁層の
上の第１のタングステン層とを有する形式のものにおい
て、前記第１の障壁層と前記アルミニウム層との間に、
前記相互接続部の接触抵抗を改善するための第２のタン
グステン層を有する。
信頼性の高い集積回路相互接続部を提供することであ
る。 【解決手段】 集積回路内で少なくとも２つの導電領域
を相互接続するための集積回路相互接続部であって、前
記相互接続部はアルミニウム層と、前記導電領域とアル
ミニウム層との間の第１の導電障壁層と、前記アルミニ
ウム層の上の第２の導電障壁層と、前記第２の障壁層の
上の第１のタングステン層とを有する形式のものにおい
て、前記第１の障壁層と前記アルミニウム層との間に、
前記相互接続部の接触抵抗を改善するための第２のタン
グステン層を有する。
Description
【０００１】
【発明の属する技術分野】本発明は一般的に、集積回路
相互接続部、より詳細にはタングステンとアルミニウム
層を含み、接触抵抗と面積抵抗が低く、信頼性の高い集
積回路相互接続部に関する。
相互接続部、より詳細にはタングステンとアルミニウム
層を含み、接触抵抗と面積抵抗が低く、信頼性の高い集
積回路相互接続部に関する。
【０００２】
【従来の技術】集積回路はますます小型化されているの
で、低抵抗、高信頼性の相互接続素子がますます重要に
なっている。多くの注意が冶金学的接触接続の開発に向
けられている。この接触接続は、集積回路素子のドーピ
ング半導体領域と金属回路ノードと相互接続するもので
ある。
で、低抵抗、高信頼性の相互接続素子がますます重要に
なっている。多くの注意が冶金学的接触接続の開発に向
けられている。この接触接続は、集積回路素子のドーピ
ング半導体領域と金属回路ノードと相互接続するもので
ある。
【０００３】多くの努力が相互接続とこれに関連する製
造プロセスの開発に向けられている。この製造プロセス
はタングステンの充填されたコンタクトの使用も含む。
タングステンは耐熱金属であり、低抵抗と高い温度安定
性を有する。このことはその使用を魅力的なものにす
る。改善された選択的化学気相析出（ＣＶＤ）プロセス
によって、タングステンは相互接触接続素子で使用され
る従来の金属珪素化合物に代わる第１候補となった。
造プロセスの開発に向けられている。この製造プロセス
はタングステンの充填されたコンタクトの使用も含む。
タングステンは耐熱金属であり、低抵抗と高い温度安定
性を有する。このことはその使用を魅力的なものにす
る。改善された選択的化学気相析出（ＣＶＤ）プロセス
によって、タングステンは相互接触接続素子で使用され
る従来の金属珪素化合物に代わる第１候補となった。
【０００４】タングステン（Ｗ）が、半導体素子不純物
領域までのびるビアホールを満たすのに使用されるなら
ば、チタニウム（Ｔｉ）や窒化チタニウム（ＴｉＮ）の
ような障壁層をタングステンと半導体材料の間に含むの
が通常のことである。障壁層は付着力を高め、タングス
テン層と不純物領域との間の接触抵抗を低下させる。Ｔ
ｉｎ層は、例えば低圧ＣＶＤ、スパッタリングまたは電
子ビーム蒸着によるタングステンデポジットの前にスパ
ッタリングによってデポジットすることができる。
領域までのびるビアホールを満たすのに使用されるなら
ば、チタニウム（Ｔｉ）や窒化チタニウム（ＴｉＮ）の
ような障壁層をタングステンと半導体材料の間に含むの
が通常のことである。障壁層は付着力を高め、タングス
テン層と不純物領域との間の接触抵抗を低下させる。Ｔ
ｉｎ層は、例えば低圧ＣＶＤ、スパッタリングまたは電
子ビーム蒸着によるタングステンデポジットの前にスパ
ッタリングによってデポジットすることができる。
【０００５】したがってタングステン利点はとくに低接
触接続抵抗の点で十分に確立されているが、タングステ
ンは比較的高い面積抵抗を、他の金属、例えばアルミニ
ウム（Ａｌ）と比較して有する。したがって長い電流経
路を有する相互接続素子では、相互接続抵抗を低下する
ためにアルミニウムを含むと有利である。しかし公知の
ように、アルミニウムのような金属をシリコン基板の不
純物拡散領域に直接形成することは実際的でない。この
ことにより、合金突起および/またはシリコン瘤が、ア
ルミニウムとシリコンとの間の熱ヒステリシスによる反
応によって形成される。この問題を回避するために、Ｔ
ｉおよび/またはＴｉＮのような障壁金属層をアルミニ
ウムとシリコン基板との間に使用することが公知であ
る。またＴｉまたはＴｉＮ障壁層が、アルミニウムが二
酸化シリコン（ＳｉＯ２）のような誘電物質と直接接触
するのを避けるために使用される。二酸化シリコンは集
積回路内の絶縁体として用いられる。しかしＴｉおよび
/またはＴｉＮと共にアルミニウムを使用する相互接続
素子を製造する際の問題は、アルミニウムの酸化がしば
しば、アルミニウムと障壁層との間のインターフェース
またはアルミニウムとタングステン層との間のインター
フェースに発生することである。この酸化はＡｌ/障壁
層またはＡｅ/ｗ層との間の接触抵抗を甚だしく上昇さ
れ、接触の信頼性を低下させる。
触接続抵抗の点で十分に確立されているが、タングステ
ンは比較的高い面積抵抗を、他の金属、例えばアルミニ
ウム（Ａｌ）と比較して有する。したがって長い電流経
路を有する相互接続素子では、相互接続抵抗を低下する
ためにアルミニウムを含むと有利である。しかし公知の
ように、アルミニウムのような金属をシリコン基板の不
純物拡散領域に直接形成することは実際的でない。この
ことにより、合金突起および/またはシリコン瘤が、ア
ルミニウムとシリコンとの間の熱ヒステリシスによる反
応によって形成される。この問題を回避するために、Ｔ
ｉおよび/またはＴｉＮのような障壁金属層をアルミニ
ウムとシリコン基板との間に使用することが公知であ
る。またＴｉまたはＴｉＮ障壁層が、アルミニウムが二
酸化シリコン（ＳｉＯ２）のような誘電物質と直接接触
するのを避けるために使用される。二酸化シリコンは集
積回路内の絶縁体として用いられる。しかしＴｉおよび
/またはＴｉＮと共にアルミニウムを使用する相互接続
素子を製造する際の問題は、アルミニウムの酸化がしば
しば、アルミニウムと障壁層との間のインターフェース
またはアルミニウムとタングステン層との間のインター
フェースに発生することである。この酸化はＡｌ/障壁
層またはＡｅ/ｗ層との間の接触抵抗を甚だしく上昇さ
れ、接触の信頼性を低下させる。
【０００６】タングステンとアルミニウムの層を両方含
み、“dual damascene”プロセスから形成された従来の
相互接続構造が図１に示されている。ここでdual damas
ceneプロセスとは、金属“ランナー（runner）”層がビ
アホール導電性充填剤も加えて１つのプロセスステップ
で形成されるプロセスを言う。ビアホールは集積回路の
導電領域まで深く伸長し、導電領域は相互接続によって
電気的に接続される。ランナー層はビアホール導電性充
填剤を接続し、回路の導電領域を結合する。導電領域は
それぞれ比較的に離れていることもあるから、ランナー
層がアルミニウムのような低面積抵抗の金属を含むこと
が所望される。
み、“dual damascene”プロセスから形成された従来の
相互接続構造が図１に示されている。ここでdual damas
ceneプロセスとは、金属“ランナー（runner）”層がビ
アホール導電性充填剤も加えて１つのプロセスステップ
で形成されるプロセスを言う。ビアホールは集積回路の
導電領域まで深く伸長し、導電領域は相互接続によって
電気的に接続される。ランナー層はビアホール導電性充
填剤を接続し、回路の導電領域を結合する。導電領域は
それぞれ比較的に離れていることもあるから、ランナー
層がアルミニウムのような低面積抵抗の金属を含むこと
が所望される。
【０００７】図１では、ビアホール２４、２６とランナ
ー開口部２８がまず二酸化シリコン（Ｓｉｏ２）のよう
な絶縁体１６内に形成される。ビアホール２４と２６が
示されており、タングステンコンタクト領域１４と１５
まで深く延在している。Ｔｉおよび/またはＴｉＮのよ
うな障壁層１３と１７がタングステンコンタクト領域１
４と１５を不純物領域１９と２１から分離する（不純物
領域はシリコン基板２５内に形成される）。dual damas
ceneプロセスではビアホール２４と２６、およびランナ
ー開口部２８同時に導電材料が１つのステップで充填さ
れる。Ｔｉおよび/またはＴｉＮ障壁層２２ははまず開
口部２８、２４および２６に適用される。アルミニウム
層２０が次に障壁層２２の上にスパッタリングによって
形成される。」別の障壁層２１がアルミニウム層２０の
上にデポジットされる。最後に厚いタングステン層１２
がビアホール開口部２４、２６およびランナー開口部２
８の残りの部分を充填するために適用される。したがっ
てこのタングステン層１２はアルミニウム層をカプセル
にくるむ。これにより金属ランナー領域に信頼性の高い
構成が得られる。得られた構成においては電流は導電領
域１９と１７の間を流れる。より一般的には、電流経路
３１の付近を流れる。電流経路３１の実質的部分はアル
ミニウム層２０内にあり、低面積抵抗の得られることが
わかる。
ー開口部２８がまず二酸化シリコン（Ｓｉｏ２）のよう
な絶縁体１６内に形成される。ビアホール２４と２６が
示されており、タングステンコンタクト領域１４と１５
まで深く延在している。Ｔｉおよび/またはＴｉＮのよ
うな障壁層１３と１７がタングステンコンタクト領域１
４と１５を不純物領域１９と２１から分離する（不純物
領域はシリコン基板２５内に形成される）。dual damas
ceneプロセスではビアホール２４と２６、およびランナ
ー開口部２８同時に導電材料が１つのステップで充填さ
れる。Ｔｉおよび/またはＴｉＮ障壁層２２ははまず開
口部２８、２４および２６に適用される。アルミニウム
層２０が次に障壁層２２の上にスパッタリングによって
形成される。」別の障壁層２１がアルミニウム層２０の
上にデポジットされる。最後に厚いタングステン層１２
がビアホール開口部２４、２６およびランナー開口部２
８の残りの部分を充填するために適用される。したがっ
てこのタングステン層１２はアルミニウム層をカプセル
にくるむ。これにより金属ランナー領域に信頼性の高い
構成が得られる。得られた構成においては電流は導電領
域１９と１７の間を流れる。より一般的には、電流経路
３１の付近を流れる。電流経路３１の実質的部分はアル
ミニウム層２０内にあり、低面積抵抗の得られることが
わかる。
【０００８】しかし図１の相互接続構成の欠点は、電流
が多数の結晶インターフェースを通って流れなければな
らないことである。図示のように電流経路３１はアルミ
ニウム/障壁層インターフェース２７、２３、３０およ
び１８と交差し、インターフェース２９に沿って経過す
る。これらインターフェースは酸化問題の傾向があり、
電位的に弱い接触抵抗と高い相互接続エラー率が生じ
る。
が多数の結晶インターフェースを通って流れなければな
らないことである。図示のように電流経路３１はアルミ
ニウム/障壁層インターフェース２７、２３、３０およ
び１８と交差し、インターフェース２９に沿って経過す
る。これらインターフェースは酸化問題の傾向があり、
電位的に弱い接触抵抗と高い相互接続エラー率が生じ
る。
【０００９】
【発明が解決しようとする課題】本発明の課題は、改善
された接触抵抗と低い面積抵抗を有し、信頼性の高い集
積回路相互接続部を提供することである。
された接触抵抗と低い面積抵抗を有し、信頼性の高い集
積回路相互接続部を提供することである。
【００１０】本発明の別の課題は、前記の改善された集
積回路相互接続部を製造するためのdual damasceneプロ
セスを提供することである。
積回路相互接続部を製造するためのdual damasceneプロ
セスを提供することである。
【００１１】
【課題を解決するための手段】上記課題は本発明によ
り、集積回路内で少なくとも２つの導電領域を相互接続
するための集積回路相互接続部であって、前記相互接続
部はアルミニウム層と、前記導電領域とアルミニウム層
との間の第１の導電障壁層と、前記アルミニウム層の上
の第２の導電障壁層と、前記第２の障壁層の上の第１の
タングステン層とを有する形式のものにおいて、前記第
１の障壁層と前記アルミニウム層との間に、前記相互接
続部の接触抵抗を改善するための第２のタングステン層
を有するように構成して解決される。
り、集積回路内で少なくとも２つの導電領域を相互接続
するための集積回路相互接続部であって、前記相互接続
部はアルミニウム層と、前記導電領域とアルミニウム層
との間の第１の導電障壁層と、前記アルミニウム層の上
の第２の導電障壁層と、前記第２の障壁層の上の第１の
タングステン層とを有する形式のものにおいて、前記第
１の障壁層と前記アルミニウム層との間に、前記相互接
続部の接触抵抗を改善するための第２のタングステン層
を有するように構成して解決される。
【００１２】
【発明の実施の形態】本発明は、集積回路内の少なくと
も２つの導電領域の相互接続部に対する集積回路相互接
続部の改善を目指すものである。相互接続部はタングス
テン層と導電障壁層を含み、相互接続部内、および導電
領域と相互接続部間に低接触抵抗を実現する。相互接続
部はまた、２つの導電領域間の電流経路で低面積抵抗を
実現するためのアルミニウム層を含む。したがって本発
明は、タングステン相互接続部すべての利点と、タング
ステンをカプセルで包むアルミニウム相互接続部の利点
とを組み合わせる。
も２つの導電領域の相互接続部に対する集積回路相互接
続部の改善を目指すものである。相互接続部はタングス
テン層と導電障壁層を含み、相互接続部内、および導電
領域と相互接続部間に低接触抵抗を実現する。相互接続
部はまた、２つの導電領域間の電流経路で低面積抵抗を
実現するためのアルミニウム層を含む。したがって本発
明は、タングステン相互接続部すべての利点と、タング
ステンをカプセルで包むアルミニウム相互接続部の利点
とを組み合わせる。
【００１３】本発明の第１の実施例によれば、相互接続
部はアルミニウム層、アルミニウム層と第１の導電障壁
層との間の第１のタングステン層（これは相互接続部の
接触抵抗を改善するためのもの）、導電領域と第１のタ
ングステン層との間の第１の導電障壁層、アルミニウム
層上の第２の導電障壁層、および第２の障壁層上の第２
のタングステン層を有する。
部はアルミニウム層、アルミニウム層と第１の導電障壁
層との間の第１のタングステン層（これは相互接続部の
接触抵抗を改善するためのもの）、導電領域と第１のタ
ングステン層との間の第１の導電障壁層、アルミニウム
層上の第２の導電障壁層、および第２の障壁層上の第２
のタングステン層を有する。
【００１４】別の実施例では、相互接続部は少なくとも
第１と第２のタングステンプラグ；タングステンプラグ
間の誘電領域；少なくとも３つのセクションを含む導電
障壁層； ここで第１のセクションは第１の導電領域と
第１のタングステンプラグの間にあり、第２のセクショ
ンは第２の導電領域と第２のタングステンプラグとの間
にあり、第３のセクションは誘電領域上に配列されてお
り、障壁層の第１と第２のセクションを接続する；第１
のタングステンプラグと第１の障壁層セクションとの間
の第１のアルミニウム層；第２のタングステンプラグと
第２の障壁層セクションとの間の第２のアルミニウム
層；第３の障壁層セクション上の第３のアルミニウム
層；そして障壁層とアルミニウム層との間のタングステ
ン層とを有し、このタングステン層は相互接続部の接触
抵抗を改善するためのものである。
第１と第２のタングステンプラグ；タングステンプラグ
間の誘電領域；少なくとも３つのセクションを含む導電
障壁層； ここで第１のセクションは第１の導電領域と
第１のタングステンプラグの間にあり、第２のセクショ
ンは第２の導電領域と第２のタングステンプラグとの間
にあり、第３のセクションは誘電領域上に配列されてお
り、障壁層の第１と第２のセクションを接続する；第１
のタングステンプラグと第１の障壁層セクションとの間
の第１のアルミニウム層；第２のタングステンプラグと
第２の障壁層セクションとの間の第２のアルミニウム
層；第３の障壁層セクション上の第３のアルミニウム
層；そして障壁層とアルミニウム層との間のタングステ
ン層とを有し、このタングステン層は相互接続部の接触
抵抗を改善するためのものである。
【００１５】本発明はまた、集積回路内で少なくとも第
１と第２の導電領域を相互接続するための集積回路相互
接続部を製造するための方法を目指すものである。本発
明の方法は、集積回路内で少なくとも第１と第２の導電
領域を相互接続するための集積回路相互接続部の製造方
法であって少なくとも第１と第２のビアホールを前記集
積回路の誘電体内に形成し、ここ前記第１のビアホール
は前記第１の導電領域まで伸長し、前記第２のビアホー
ルは前記第２の導電領域まで伸長するものであり、第１
のランナー開口部を前記誘電体内の前記ビアホール間に
形成し、第１の導電障壁層を前記第１および第２の導電
領域の上であって、前記ビアホール内、かつ前記第１の
ランナー開口部内の第３の領域にデポジットし、第１の
タングステン層を前記第１の障壁層にデポジットし、ア
ルミニウム層を前記第１のタングステン層に形成し、第
２の導電障壁層を前記アルミニウム層にデポジットし、
第２のタングステン層を前記第２の障壁層にデポジット
するステップを有する。
１と第２の導電領域を相互接続するための集積回路相互
接続部を製造するための方法を目指すものである。本発
明の方法は、集積回路内で少なくとも第１と第２の導電
領域を相互接続するための集積回路相互接続部の製造方
法であって少なくとも第１と第２のビアホールを前記集
積回路の誘電体内に形成し、ここ前記第１のビアホール
は前記第１の導電領域まで伸長し、前記第２のビアホー
ルは前記第２の導電領域まで伸長するものであり、第１
のランナー開口部を前記誘電体内の前記ビアホール間に
形成し、第１の導電障壁層を前記第１および第２の導電
領域の上であって、前記ビアホール内、かつ前記第１の
ランナー開口部内の第３の領域にデポジットし、第１の
タングステン層を前記第１の障壁層にデポジットし、ア
ルミニウム層を前記第１のタングステン層に形成し、第
２の導電障壁層を前記アルミニウム層にデポジットし、
第２のタングステン層を前記第２の障壁層にデポジット
するステップを有する。
【００１６】
【実施例】本発明の集積回路相互接続部は、タングステ
ン層と導電障壁層を、集積回路内で相互接続すべき導電
領域を直接接触接続するために使用する。接触抵抗と相
互接続信頼性がこれにより高められる。付加的にアルミ
ニウム層がタングステン層に形成されており、これによ
り前に述べたように面積抵抗が改善される。
ン層と導電障壁層を、集積回路内で相互接続すべき導電
領域を直接接触接続するために使用する。接触抵抗と相
互接続信頼性がこれにより高められる。付加的にアルミ
ニウム層がタングステン層に形成されており、これによ
り前に述べたように面積抵抗が改善される。
【００１７】図２から図５には本発明の相互接続部の製
造での中間構造物が示されている。これの完全な総合接
続部は図６に示されている。図２にｈｇａ，集積回路の
一部の断面が示されている。シリコンまたはＧａＡｓ基
板４０から出発して、ドープされた導電領域４１と４３
が形成されている。説明すべき相互接続部はドープされ
た領域４１と４３を相互接続するように示されるが、こ
の相互接続部はまた、集積回路表面の下にある金属回路
ノードを相互接続するために使用することもできる。
造での中間構造物が示されている。これの完全な総合接
続部は図６に示されている。図２にｈｇａ，集積回路の
一部の断面が示されている。シリコンまたはＧａＡｓ基
板４０から出発して、ドープされた導電領域４１と４３
が形成されている。説明すべき相互接続部はドープされ
た領域４１と４３を相互接続するように示されるが、こ
の相互接続部はまた、集積回路表面の下にある金属回路
ノードを相互接続するために使用することもできる。
【００１８】第１の誘電層４４が導電領域４１と４３の
上にデポジットされている。誘電層４４は、熱酸化物ま
たはＴＥＯＳ酸化物のようなシリコン二酸化物（ＳｉＯ
２）とすることができる。次の開口部が層４４の中、領
域４１と４３の上に作られる。これはプラズマエッチン
グまたは他の公知の技術を用いて行われる。これらの開
口部の中に障壁層３３と３９がデポジットされる。障壁
層３３と３９はチタニウム（Ｔｉ）および/または窒化
チタニウム（ＴｉＮ）とすることができる。タングステ
ンプラグ３５と３７は次にそれぞれ障壁層３３と３９の
上に形成される。例えばＴｉとＴｉＮの障壁層３３、３
９を含むためにＴｉＮフィルムが次のようにして形成さ
れる。すなわち、チタニウムをターゲット電極としてア
ルゴン（Ａｒ）および窒素ガス（Ｎ２）のスパッタリン
グ雰囲気としての混合ガス中でスパッタリングするので
ある。次に基板の熱処理がランプと窒素ガスまたはＮＨ
３ガスによる焼き鈍しにより行われる。この熱処理によ
って、接点ホール内のチタニウムフィルムがシリコン基
板の側からケイ化され、チタニウムフィルムがスパッタ
リングガスの側から窒化される。その結果、チタニウム
フィルムの障壁金属としての能力が改善され、接触抵抗
が低減する。Ｔｉ／ＴｉＮを半導体素子にデポジットす
るための他の適切な方法は米国特許第５１５５０６３
号、“Method of Fabricating Semiconductor Device I
ncluding an Al/TiN/Ti Contact”,１９９２年１０月１
３日に記載されている。
上にデポジットされている。誘電層４４は、熱酸化物ま
たはＴＥＯＳ酸化物のようなシリコン二酸化物（ＳｉＯ
２）とすることができる。次の開口部が層４４の中、領
域４１と４３の上に作られる。これはプラズマエッチン
グまたは他の公知の技術を用いて行われる。これらの開
口部の中に障壁層３３と３９がデポジットされる。障壁
層３３と３９はチタニウム（Ｔｉ）および/または窒化
チタニウム（ＴｉＮ）とすることができる。タングステ
ンプラグ３５と３７は次にそれぞれ障壁層３３と３９の
上に形成される。例えばＴｉとＴｉＮの障壁層３３、３
９を含むためにＴｉＮフィルムが次のようにして形成さ
れる。すなわち、チタニウムをターゲット電極としてア
ルゴン（Ａｒ）および窒素ガス（Ｎ２）のスパッタリン
グ雰囲気としての混合ガス中でスパッタリングするので
ある。次に基板の熱処理がランプと窒素ガスまたはＮＨ
３ガスによる焼き鈍しにより行われる。この熱処理によ
って、接点ホール内のチタニウムフィルムがシリコン基
板の側からケイ化され、チタニウムフィルムがスパッタ
リングガスの側から窒化される。その結果、チタニウム
フィルムの障壁金属としての能力が改善され、接触抵抗
が低減する。Ｔｉ／ＴｉＮを半導体素子にデポジットす
るための他の適切な方法は米国特許第５１５５０６３
号、“Method of Fabricating Semiconductor Device I
ncluding an Al/TiN/Ti Contact”,１９９２年１０月１
３日に記載されている。
【００１９】したがって障壁層３３、３９０と不純物領
域４１、４３との間の接触抵抗が小さくなる。障壁層３
３と３９はタングステンプラグとシリコンとの付着力を
高め、これによりタングステンプラグ３５、３７と導電
領域４１、４３との間の接触抵抗が小さくなる。
域４１、４３との間の接触抵抗が小さくなる。障壁層３
３と３９はタングステンプラグとシリコンとの付着力を
高め、これによりタングステンプラグ３５、３７と導電
領域４１、４３との間の接触抵抗が小さくなる。
【００２０】いずれの場合でも、タングステンプラグ３
５と３７は公知の種々のプロセスによってデポジットす
ることができる。これらは例えば、低圧化学気相析出法
（ＬＰＣＶＤ）、スパッタリングまたは電子ビーム蒸着
である。有利な技術はＣＶＤプロセスであり、“選択的
タングステン”として知られ、一般的にはタングステン
は選択的にシリコン、金属またはケイ化物基板に形成さ
れるが、しかし二酸化シリコンには付着しない。したが
って図２のタングステンプラグ３５、３７はビアホール
内で障壁層４１、４３に付着する。しかしこのとき特別
の蓄積物をＳｉＯ２層４４の上部表面４５に形成しな
い。有利なＣＶＤ技術によれば、タングステンは選択的
に露出した金属障壁層３３、３９にデポジットされる。
これは基板４０をこれが加熱されるＣＶＤ反応路に配置
することによって行われる。六フッ化タングステン（Ｗ
Ｆ６）が次に水素またはシリコンにより還元される。こ
れは選択的に有利なプロセス条件の下で行われる。選択
的プロセスは次に開口部を底部から充填し、得られたタ
ングステンプラグは一般的には中央シームを露出しな
い。
５と３７は公知の種々のプロセスによってデポジットす
ることができる。これらは例えば、低圧化学気相析出法
（ＬＰＣＶＤ）、スパッタリングまたは電子ビーム蒸着
である。有利な技術はＣＶＤプロセスであり、“選択的
タングステン”として知られ、一般的にはタングステン
は選択的にシリコン、金属またはケイ化物基板に形成さ
れるが、しかし二酸化シリコンには付着しない。したが
って図２のタングステンプラグ３５、３７はビアホール
内で障壁層４１、４３に付着する。しかしこのとき特別
の蓄積物をＳｉＯ２層４４の上部表面４５に形成しな
い。有利なＣＶＤ技術によれば、タングステンは選択的
に露出した金属障壁層３３、３９にデポジットされる。
これは基板４０をこれが加熱されるＣＶＤ反応路に配置
することによって行われる。六フッ化タングステン（Ｗ
Ｆ６）が次に水素またはシリコンにより還元される。こ
れは選択的に有利なプロセス条件の下で行われる。選択
的プロセスは次に開口部を底部から充填し、得られたタ
ングステンプラグは一般的には中央シームを露出しな
い。
【００２１】タングステンプラグ３５と３７のデポジッ
トに続いて第２の誘電層４２、すなわち有利にはＳｉＯ
２が誘電層４４とタングステンプラグ３５、３７の上に
デポジットされる。これは図３に示されている。図３は
ビアホール３２、３４とランナー開口部３６、３８を示
す。これらは実質的に誘電層４２内に標準的フォトリソ
グラフ技術により形成される。有利には、ビアホール３
２、３４はランナー開口部３６と３８より前に形成す
る。この場合、ビアホール３２、３４は誘電層４２の上
部表面６２から側壁境界部５４と５６の中に開口され
る。次にそれぞれランナー開口部３６が左と右の５０、
５２境界部および底部表面４５、４８および６１により
形成される。図３では左と右の底部表面４８と６１が示
されており、これらは中央底部表面４５よりも深い。こ
の深さのレベルは設計の選択事項である。表面４８と６
１は択一的に表面４５と同じ深さであってもよく、これ
より浅くてもよい。ランナー開口部３８の表面４９も有
利には表面４５と同じレベルの深さであるが、変更は選
択的設計事項である。
トに続いて第２の誘電層４２、すなわち有利にはＳｉＯ
２が誘電層４４とタングステンプラグ３５、３７の上に
デポジットされる。これは図３に示されている。図３は
ビアホール３２、３４とランナー開口部３６、３８を示
す。これらは実質的に誘電層４２内に標準的フォトリソ
グラフ技術により形成される。有利には、ビアホール３
２、３４はランナー開口部３６と３８より前に形成す
る。この場合、ビアホール３２、３４は誘電層４２の上
部表面６２から側壁境界部５４と５６の中に開口され
る。次にそれぞれランナー開口部３６が左と右の５０、
５２境界部および底部表面４５、４８および６１により
形成される。図３では左と右の底部表面４８と６１が示
されており、これらは中央底部表面４５よりも深い。こ
の深さのレベルは設計の選択事項である。表面４８と６
１は択一的に表面４５と同じ深さであってもよく、これ
より浅くてもよい。ランナー開口部３８の表面４９も有
利には表面４５と同じレベルの深さであるが、変更は選
択的設計事項である。
【００２２】ビアホール３２、３４はタングステンプラ
グ３５、３７の上部表面へ伸長するように図示されてい
るが、これらは択一的に下方へ不純物領域４１、４３ま
で直接伸長してもよい。この実施例の場合、タングステ
ンプラグ３５、３７およびこれに関連する障壁３３と３
９は存在せず、その代わりにビアホール３２、３４が誘
電層４４の中に形成されることとなる。もちろんこの後
者の場合、２つの別個の誘電領域４２と４４を有する必
要はない。別の実施例も可能である。この実施例では、
ビアホール３２と３４が集積回路内の低レベルの金属回
路ノード（図示せず）まで下方に伸長する。これはこれ
ら低レベルのノードを選択的に相互接続するためであ
る。
グ３５、３７の上部表面へ伸長するように図示されてい
るが、これらは択一的に下方へ不純物領域４１、４３ま
で直接伸長してもよい。この実施例の場合、タングステ
ンプラグ３５、３７およびこれに関連する障壁３３と３
９は存在せず、その代わりにビアホール３２、３４が誘
電層４４の中に形成されることとなる。もちろんこの後
者の場合、２つの別個の誘電領域４２と４４を有する必
要はない。別の実施例も可能である。この実施例では、
ビアホール３２と３４が集積回路内の低レベルの金属回
路ノード（図示せず）まで下方に伸長する。これはこれ
ら低レベルのノードを選択的に相互接続するためであ
る。
【００２３】いずれの場合でも、ビアホール３２、３４
とランナー開口部３６、３８の正確は形状はそれほど重
要でない。実際的な現在のリソグラフはしばしば、断面
がほぼ円形の開口部を形成するが、開口部は正方形、矩
形または円錐形であってもよい。付加的に図３に示すよ
うに、ビアホール３２と３４はタングステンプラグ３
５、３７に対してセンタリングされている。しかし本発
明による相互接続部は、オフセットした形状であって
も、ビアホール３２、３４とタングステンプラグ３５、
３７との間にある程度のオーバーラップがあれば機能す
る。しかしオーバーラップ面積が大きければ、タングス
テンプラグ３５、３７と導電材料（この導電材料がビア
ホール３２、３４を実質的に充填する）との接触抵抗も
小さい。
とランナー開口部３６、３８の正確は形状はそれほど重
要でない。実際的な現在のリソグラフはしばしば、断面
がほぼ円形の開口部を形成するが、開口部は正方形、矩
形または円錐形であってもよい。付加的に図３に示すよ
うに、ビアホール３２と３４はタングステンプラグ３
５、３７に対してセンタリングされている。しかし本発
明による相互接続部は、オフセットした形状であって
も、ビアホール３２、３４とタングステンプラグ３５、
３７との間にある程度のオーバーラップがあれば機能す
る。しかしオーバーラップ面積が大きければ、タングス
テンプラグ３５、３７と導電材料（この導電材料がビア
ホール３２、３４を実質的に充填する）との接触抵抗も
小さい。
【００２４】図４では連続的な導電性障壁層５１が図３
の中間構造物の全表面上にデポジットされている。障壁
層５１はＴｉおよび/またはＴｉＮであり、障壁層３３
と３９のデポジットに対して説明した前記の方法または
類似の方法によってデポジットされる。“dual damasce
ne”プロセスと呼ばれるものでは、障壁層５１が１つの
プロセスステップでビアホール３２および３４と共にデ
ポジットされる。これらは第１の深さレベルで、ランナ
ー開口部３６と３８の外表面に沿って配置される。 dua
l damasceneプロセスはこれにより、付加的なデポジッ
トと研磨ステップを回避する。研磨ステップはこれ以外
の場合は必要となる。
の中間構造物の全表面上にデポジットされている。障壁
層５１はＴｉおよび/またはＴｉＮであり、障壁層３３
と３９のデポジットに対して説明した前記の方法または
類似の方法によってデポジットされる。“dual damasce
ne”プロセスと呼ばれるものでは、障壁層５１が１つの
プロセスステップでビアホール３２および３４と共にデ
ポジットされる。これらは第１の深さレベルで、ランナ
ー開口部３６と３８の外表面に沿って配置される。 dua
l damasceneプロセスはこれにより、付加的なデポジッ
トと研磨ステップを回避する。研磨ステップはこれ以外
の場合は必要となる。
【００２５】連続的タングステン層５３が次に障壁層５
１の上に形成される。タングステン層５３は、上で説明
したタングステンプラグ３５と３７の形成のための方法
と同じ、または類似の方法によってデポジットすること
ができる。障壁層５１はタングステン層５３と周囲誘電
体４２との間の付着力を向上させるように機能する。付
加的に、信頼性が高く、接触抵抗の低いインターフェー
ス（例えばインターフェース５８、５９と６０を含む）
がタングステンと障壁層５３と５１の間に設けられる。
１の上に形成される。タングステン層５３は、上で説明
したタングステンプラグ３５と３７の形成のための方法
と同じ、または類似の方法によってデポジットすること
ができる。障壁層５１はタングステン層５３と周囲誘電
体４２との間の付着力を向上させるように機能する。付
加的に、信頼性が高く、接触抵抗の低いインターフェー
ス（例えばインターフェース５８、５９と６０を含む）
がタングステンと障壁層５３と５１の間に設けられる。
【００２６】図５を参照する。ここではアルミニウムが
１つのプロセスステップでタングステン層５３の上にス
パッタされ、アルミニウム層７０〜７８を一般的にはタ
ングステン層５３の水平上面上に形成する。アルミニウ
ムはスパッタリング動作によって直接的に適用されるか
ら、アルミニウムは一般的にはタングステン層５３の垂
直側壁には付着しない。むしろ、アルミニウムのオーバ
ーハングはタングステン側壁の上部エッジに沿うことと
なる。（アルミニウム析出は複数の別個のアルミニウム
層７０〜７８に有利なように説明するが、このことはタ
ングステン層５３上にデポジットされたアルミニウムの
１つの非連続的層についても当てはまる）。
１つのプロセスステップでタングステン層５３の上にス
パッタされ、アルミニウム層７０〜７８を一般的にはタ
ングステン層５３の水平上面上に形成する。アルミニウ
ムはスパッタリング動作によって直接的に適用されるか
ら、アルミニウムは一般的にはタングステン層５３の垂
直側壁には付着しない。むしろ、アルミニウムのオーバ
ーハングはタングステン側壁の上部エッジに沿うことと
なる。（アルミニウム析出は複数の別個のアルミニウム
層７０〜７８に有利なように説明するが、このことはタ
ングステン層５３上にデポジットされたアルミニウムの
１つの非連続的層についても当てはまる）。
【００２７】アルミニウムスパッタリングに続いて、障
壁層８０〜８８が１つのプロセスステップでアルミニウ
ム層７０〜７８の上にデポジットされる。障壁層８０〜
８８は有利には障壁層５１と同じ材料からなり、例えば
Ｔｉおよび/またはＴｉＮであり、障壁層５１に対する
のと同じ方法または類似の方法を使用してデポジットさ
れる。障壁層のデポジットは複数の別個の障壁層８０〜
８８が形成されるのが有利なように説明するが、１つの
非連続的障壁層を非連続的アルミニウム層にデポジット
する場合にも当てはまる。さらに障壁層８０〜８８はア
ルミニウム層７０〜７８にのみ付着し、タングステン層
５３の垂直側壁には付着しないように図示されている。
しかし障壁層８０〜８８は択一的にこれがタングステン
層５３の側壁に付着し、それでも相互接続部の完全性に
影響を与えないように適用することもできる。
壁層８０〜８８が１つのプロセスステップでアルミニウ
ム層７０〜７８の上にデポジットされる。障壁層８０〜
８８は有利には障壁層５１と同じ材料からなり、例えば
Ｔｉおよび/またはＴｉＮであり、障壁層５１に対する
のと同じ方法または類似の方法を使用してデポジットさ
れる。障壁層のデポジットは複数の別個の障壁層８０〜
８８が形成されるのが有利なように説明するが、１つの
非連続的障壁層を非連続的アルミニウム層にデポジット
する場合にも当てはまる。さらに障壁層８０〜８８はア
ルミニウム層７０〜７８にのみ付着し、タングステン層
５３の垂直側壁には付着しないように図示されている。
しかし障壁層８０〜８８は択一的にこれがタングステン
層５３の側壁に付着し、それでも相互接続部の完全性に
影響を与えないように適用することもできる。
【００２８】厚いタングステン層９０が次にカバー障壁
層８０〜８９、および残ったアルミニウム層７０〜７８
とタングステン層５３と表面にデポジットされる。した
がって、タングステン層９０はアルミニウム層７０〜７
８をカプセルで包むということができ、タングステン
“カプセル”と称される。タングステン層９０によりア
ルミニウム層７０〜７８をカプセル化することによっ
て、信頼性の高い構造体がランナー領域の上部レベルに
得られる。（障壁層８０〜８８がタングステン層５３の
垂直側壁に付着するようにデポジットすれば、タングス
テンカプセル９０はタングステン層５３とは直接接触は
せず、障壁層８０〜８８がタングステン層５３とタング
ステンカプセル９０の間となる。）タングステン層９０
の領域６７と６８はそれぞれ深さレベル７９と８９の下
にあり、元のビアホール３２と３４を充填する（図４参
照）。したがって領域６７と６８は有利には“タングス
テンビアホールプラグ”に終端する。これらのタングス
テンビアホールプラグ６７、６８はタングステンカプセ
ル９０と一体であり、タングステン層５３と共に、相互
接続すべき低レベルの（導電領域の近傍にある）ビアホ
ール領域３２、３４の信頼性を高める。
層８０〜８９、および残ったアルミニウム層７０〜７８
とタングステン層５３と表面にデポジットされる。した
がって、タングステン層９０はアルミニウム層７０〜７
８をカプセルで包むということができ、タングステン
“カプセル”と称される。タングステン層９０によりア
ルミニウム層７０〜７８をカプセル化することによっ
て、信頼性の高い構造体がランナー領域の上部レベルに
得られる。（障壁層８０〜８８がタングステン層５３の
垂直側壁に付着するようにデポジットすれば、タングス
テンカプセル９０はタングステン層５３とは直接接触は
せず、障壁層８０〜８８がタングステン層５３とタング
ステンカプセル９０の間となる。）タングステン層９０
の領域６７と６８はそれぞれ深さレベル７９と８９の下
にあり、元のビアホール３２と３４を充填する（図４参
照）。したがって領域６７と６８は有利には“タングス
テンビアホールプラグ”に終端する。これらのタングス
テンビアホールプラグ６７、６８はタングステンカプセ
ル９０と一体であり、タングステン層５３と共に、相互
接続すべき低レベルの（導電領域の近傍にある）ビアホ
ール領域３２、３４の信頼性を高める。
【００２９】図５の中間構造物の上部表面は次に適切な
化学機械的研磨（ＣＭＰ）を用いて研磨される。これは
公知の技術である。研磨は誘電体４２の上部表面６２の
上にデポジットされた層で行われ、これにより図６の構
造体が得られる。
化学機械的研磨（ＣＭＰ）を用いて研磨される。これは
公知の技術である。研磨は誘電体４２の上部表面６２の
上にデポジットされた層で行われ、これにより図６の構
造体が得られる。
【００３０】図６には電気的に絶縁された２つの構造
体、すなわち相互接続構造体６６とランナー６４の断面
が示されている。ランナー６４はランナー開口部３８内
に残った層からなる。すなわち、障壁層９８、タングス
テン層９６と９２（それぞれランナー開口部３８何にお
ける障壁層５１とタングステン層５３、９０の一部であ
る）、アルミニウム層７８と障壁層８８からなる。
体、すなわち相互接続構造体６６とランナー６４の断面
が示されている。ランナー６４はランナー開口部３８内
に残った層からなる。すなわち、障壁層９８、タングス
テン層９６と９２（それぞれランナー開口部３８何にお
ける障壁層５１とタングステン層５３、９０の一部であ
る）、アルミニウム層７８と障壁層８８からなる。
【００３１】相互接続構造体６６の中では、導電領域４
１と４３の間を流れる電流は実質的に電流経路１００に
制限される。電流経路１００はＡｌ/ＴｉまたはＡｌ/Ｔ
ｉＮインターフェースとは出合わないことがわかる。こ
のようにしない場合には、接触抵抗が高まり、および/
または酸化する傾向があり信頼性が低下する。しかし本
発明では、電流経路１００が低接触抵抗の個所と信頼性
の高いＷ／ＴｉまたはＷ／ＴｉＮインターフェース５
８、５９およびＷ／Ａｌインターフェース１０３だけを
通る。さらに電流経路１０１の水平部分は実質的にアル
ミニウム層７０の中にあり、タングステン層５３または
障壁層５１を通らない。これはアルミニウムの面積抵抗
がタングステン、ＴｉまたはＴｉＮの面積抵抗に対して
低いからである。したがって電流は実質的に最小抵抗の
アルミニウムの経路をとる。したがって相互接続構造体
６６はどこでもタングステンによりカプセル化されたア
ルミニウム構成の利点（面積抵抗が低く、上レベルラン
ナー領域の信頼性が高い）とタングステン構成すべての
利点（接触抵抗が低く、低レベルのビアホール領域の信
頼性が高い）を組み合わせる。
１と４３の間を流れる電流は実質的に電流経路１００に
制限される。電流経路１００はＡｌ/ＴｉまたはＡｌ/Ｔ
ｉＮインターフェースとは出合わないことがわかる。こ
のようにしない場合には、接触抵抗が高まり、および/
または酸化する傾向があり信頼性が低下する。しかし本
発明では、電流経路１００が低接触抵抗の個所と信頼性
の高いＷ／ＴｉまたはＷ／ＴｉＮインターフェース５
８、５９およびＷ／Ａｌインターフェース１０３だけを
通る。さらに電流経路１０１の水平部分は実質的にアル
ミニウム層７０の中にあり、タングステン層５３または
障壁層５１を通らない。これはアルミニウムの面積抵抗
がタングステン、ＴｉまたはＴｉＮの面積抵抗に対して
低いからである。したがって電流は実質的に最小抵抗の
アルミニウムの経路をとる。したがって相互接続構造体
６６はどこでもタングステンによりカプセル化されたア
ルミニウム構成の利点（面積抵抗が低く、上レベルラン
ナー領域の信頼性が高い）とタングステン構成すべての
利点（接触抵抗が低く、低レベルのビアホール領域の信
頼性が高い）を組み合わせる。
【００３２】図７は図６の構造の平面図を示す。誘電体
４２の上表面６２が見える。ランナー６４が長さＬ２を
有し、相互接続構造体６６の長さＬ１よりかなり長いこ
とがわかる（長さＬ１とＬ２は図６の断面図に対して垂
直である）。例えばＬ１は０．５μｍであり、Ｌ２は１
０μｍを越えるようにすることができる。Ｌ２は相対的
に長い長さである。これはランナー６４に対して適合し
て、かつ選択的に種々の相互接続構造体または集積回路
内の他の導電表面と電気接触接続させるためである。図
７に示されているのは別の中間接続構造体６９の平面図
である。図示のため、構造体６９は構造体６６に似てい
る。この構造体６９は障壁層９７、タングステン層９９
およびタングステンカプセル９１を構造体６６の層５
１、５３、および９０と同じように有する。相互接続構
造部６９は集積回路内の２つ以上の半導体不純物領域お
よび/または金属領域を相互接続する。さらに、構造体
６９と６６の類似の層（例えば層９７と層５１）は同時
に１つのプロセスステップで形成することができる。導
電ブリッジ９５、典型的にはタングステン、が図示のよ
うにランナー６４のタングステンキャップ９２と相互接
続構造部６９のタングステンキャップ９１との電気的接
触接続を行う。ブリッジ９５は、上に説明したタングス
テンプラグ３５と３７（図２参照）の形成と同じように
してタングステンのデポジットにより形成することがで
きる。
４２の上表面６２が見える。ランナー６４が長さＬ２を
有し、相互接続構造体６６の長さＬ１よりかなり長いこ
とがわかる（長さＬ１とＬ２は図６の断面図に対して垂
直である）。例えばＬ１は０．５μｍであり、Ｌ２は１
０μｍを越えるようにすることができる。Ｌ２は相対的
に長い長さである。これはランナー６４に対して適合し
て、かつ選択的に種々の相互接続構造体または集積回路
内の他の導電表面と電気接触接続させるためである。図
７に示されているのは別の中間接続構造体６９の平面図
である。図示のため、構造体６９は構造体６６に似てい
る。この構造体６９は障壁層９７、タングステン層９９
およびタングステンカプセル９１を構造体６６の層５
１、５３、および９０と同じように有する。相互接続構
造部６９は集積回路内の２つ以上の半導体不純物領域お
よび/または金属領域を相互接続する。さらに、構造体
６９と６６の類似の層（例えば層９７と層５１）は同時
に１つのプロセスステップで形成することができる。導
電ブリッジ９５、典型的にはタングステン、が図示のよ
うにランナー６４のタングステンキャップ９２と相互接
続構造部６９のタングステンキャップ９１との電気的接
触接続を行う。ブリッジ９５は、上に説明したタングス
テンプラグ３５と３７（図２参照）の形成と同じように
してタングステンのデポジットにより形成することがで
きる。
【００３３】本発明による相互接続部の択一的実施例が
図８に示されている。図６の相互接続構造体６６は図８
の相互接続構造体１２０により置換されている。それ以
外は図６の実施例と同じ参照番号が付してある。図８で
は、タングステンプラグ３５と３７の上部領域間の誘電
領域４２の部分が除去されていることがわかる。したが
ってタングステンプラグまで伸びる別個のビアホール３
２と３４を形成する代わりに、両方のタングステンプラ
グ３５と３７まで伸びる１つのビアホールが必要なだけ
である。障壁層１１５（有利にはＴｉおよび/またはＴ
ｉＮ）は図４の障壁層５１を置換する。タングステン層
１１４は図４のタングステン層５３を置換する。アルミ
ニウム層１１０、１２２および１１８がタングステン層
１１４の上にアルミニウムスパッタリングによって形成
される。次にタングステンカプセル９０がランナー開口
部３６内の他の露出表面上にデポジットされる。最後に
ＣＭＰ研磨が前に説明した、表面６２の上の中間層の研
磨と同じように実行される。（有利には、相互接続構造
部１２０とランナーとの間にデポジットされるタングス
テン、アルミニウム等の中間層は、図８では省略され
る。）図８の構造では、導電領域４１と４３の間を流れ
る電流は実質的に電流経路１０９を流れる。電流経路１
０９の水平部分は実質的にアルミニウム層１１０の中に
あり、低い面積抵抗が得られる。またＷ／ＴｉまたはＷ
／ＴｉＮインターフェース５８と５９を含む接触抵抗の
低いインターフェースだけが電流経路１０９の中にあ
る。したがって、低面積抵抗、低接触抵抗、そして相互
接続の高信頼性が図８の択一的実施例により実現され
る。
図８に示されている。図６の相互接続構造体６６は図８
の相互接続構造体１２０により置換されている。それ以
外は図６の実施例と同じ参照番号が付してある。図８で
は、タングステンプラグ３５と３７の上部領域間の誘電
領域４２の部分が除去されていることがわかる。したが
ってタングステンプラグまで伸びる別個のビアホール３
２と３４を形成する代わりに、両方のタングステンプラ
グ３５と３７まで伸びる１つのビアホールが必要なだけ
である。障壁層１１５（有利にはＴｉおよび/またはＴ
ｉＮ）は図４の障壁層５１を置換する。タングステン層
１１４は図４のタングステン層５３を置換する。アルミ
ニウム層１１０、１２２および１１８がタングステン層
１１４の上にアルミニウムスパッタリングによって形成
される。次にタングステンカプセル９０がランナー開口
部３６内の他の露出表面上にデポジットされる。最後に
ＣＭＰ研磨が前に説明した、表面６２の上の中間層の研
磨と同じように実行される。（有利には、相互接続構造
部１２０とランナーとの間にデポジットされるタングス
テン、アルミニウム等の中間層は、図８では省略され
る。）図８の構造では、導電領域４１と４３の間を流れ
る電流は実質的に電流経路１０９を流れる。電流経路１
０９の水平部分は実質的にアルミニウム層１１０の中に
あり、低い面積抵抗が得られる。またＷ／ＴｉまたはＷ
／ＴｉＮインターフェース５８と５９を含む接触抵抗の
低いインターフェースだけが電流経路１０９の中にあ
る。したがって、低面積抵抗、低接触抵抗、そして相互
接続の高信頼性が図８の択一的実施例により実現され
る。
【００３４】以上説明した集積回路相互接続部は、集積
回路内の少なくとも２つの導電領域を相互接続するため
に開発された。この相互接続部の利点は、タングステン
によりカプセル化されたアルミニウム相互接続部の利点
（低面積抵抗と上部レベル金属ランナー領域での高信頼
性）とすべてのタングステン相互接続部の利点（低面積
抵抗と下部レベルビアホール領域での高信頼性）とを組
み合わせたことである。本発明の別の利点は、集積回路
内の異なる深さレベルでの金属層のデポジットを１つの
ステップで行うdual damasceneプロセスを実現したこと
である。
回路内の少なくとも２つの導電領域を相互接続するため
に開発された。この相互接続部の利点は、タングステン
によりカプセル化されたアルミニウム相互接続部の利点
（低面積抵抗と上部レベル金属ランナー領域での高信頼
性）とすべてのタングステン相互接続部の利点（低面積
抵抗と下部レベルビアホール領域での高信頼性）とを組
み合わせたことである。本発明の別の利点は、集積回路
内の異なる深さレベルでの金属層のデポジットを１つの
ステップで行うdual damasceneプロセスを実現したこと
である。
【００３５】ここに説明した実施例は例であり、当業者
であれば本発明の精神および視点を逸脱することなく多
数の変形実施例が可能である。このような変形は本発明
に含まれるものである。
であれば本発明の精神および視点を逸脱することなく多
数の変形実施例が可能である。このような変形は本発明
に含まれるものである。
【図１】アルミニウム層とタングステン層を使用する従
来の集積回路相互接続部の概略図である。
来の集積回路相互接続部の概略図である。
【図２】本発明による集積回路相互接続部の形成の際の
中間プロセスステップを示す概略図である。
中間プロセスステップを示す概略図である。
【図３】本発明による集積回路相互接続部の形成の際の
中間プロセスステップを示す概略図である。
中間プロセスステップを示す概略図である。
【図４】本発明による集積回路相互接続部の形成の際の
中間プロセスステップを示す概略図である。
中間プロセスステップを示す概略図である。
【図５】本発明による集積回路相互接続部の形成の際の
中間プロセスステップを示す概略図である。
中間プロセスステップを示す概略図である。
【図６】改善された接触抵抗と低面積抵抗を有する本発
明の集積回路相互接続部の概略図である。
明の集積回路相互接続部の概略図である。
【図７】付加的相互接続構造体を有する、図６の相互接
続部の平面図である。
続部の平面図である。
【図８】本発明による集積回路相互接続部の択一的実施
例の概略図である。
例の概略図である。
３３、３９ 障壁層 ３５、３７ タングステンプラグ ４０ 基板 ４１、４３ 導電領域 ４４ 誘電層
Claims (21)
- 【請求項１】 集積回路内で少なくとも２つの導電領域
を相互接続するための集積回路相互接続部であって、 前記相互接続部はアルミニウム層と、前記導電領域とア
ルミニウム層との間の第１の導電障壁層と、前記アルミ
ニウム層の上の第２の導電障壁層と、前記第２の障壁層
の上の第１のタングステン層とを有する形式のものにお
いて、 前記第１の障壁層と前記アルミニウム層との間に、前記
相互接続部の接触抵抗を改善するための第２のタングス
テン層を有する、ことを特徴とする集積回路相互接続
部。 - 【請求項２】 前記第１の導電障壁層と第２の導電障壁
層はチタニウムを含んでいる、請求項１記載の相互接続
部。 - 【請求項３】 前記第１の導電障壁層と第２の導電障壁
層は窒化チタニウムを含んでいる、請求項１記載の相互
接続部。 - 【請求項４】 前記第１の導電障壁層と第２の導電障壁
層はさらに窒化チタニウムを含んでいる、請求項２記載
の相互接続部。 - 【請求項５】 前記第１の障壁層と前記第１の導電領域
との間の第３のタングステンプラグと、 前記第３のタングステンプラグと前記第１の導電領域と
の間の第３の導電障壁層と、 前記第１の障壁層と前記第２の導電領域との間の第４の
タングステンプラグと、 前記第４のタングステンプラグと前記第２の導電領域と
の間の第４の障壁層と、 前記第３と第４のタングステンプラグの間の誘電領域と
を有する、請求項１記載の相互接続部。 - 【請求項６】 電流経路が前記第１と第２の導電領域の
間に形成されており、 前記電流経路の実質的部分はアルミニウム層内にあり、
これにより前記電流経路に対して低面積抵抗が実現され
る、請求項１記載の相互接続部。 - 【請求項７】 集積回路内で少なくとも第１とだい２の
導電領域を相互接続するための集積回路相互接続部であ
って、 前記相互接続部は、第１と第２のタングステンプラグ
と、前記タングステンプラグの間に配置された誘電領域
と、少なくとも３つのセクションを含む第１の導電障壁
層とを有し、 ここで第１のセクションは、前記第１の導電領域と前記
第１のタングステンプラグとの間にあり、第２のセクシ
ョンは前記第２の導電領域と前記第２のタングステンプ
ラグとの間にあり、第３のセクションは前記誘電領域に
配置されており、前記障壁層の第１のセクションと第２
のセクションとを結合するものであり、 さらに前記相互接続部は、前記第１のタングステンプラ
グと前記第１の障壁層セクションとの間の１のアルミニ
ウム層と、前記第２のタングステンプラグと前記第２の
障壁層セクションとの間の第２のアルミニウム層と、前
記第３の障壁層セクションの上の第３のアルミニウム層
とを有する形式の相互接続部において、 前記第１の障壁層と前記アルミニウム層との間に前記相
互接続部の接触抵抗を改善するためのタングステン層を
有する、ことを特徴とする集積回路相互接続部。 - 【請求項８】 前記誘電領域は二酸化ケイ素を含む、請
求項７記載の相互接続部。 - 【請求項９】 前記第１の障壁層の前記第２の障壁層セ
クションと前記第２の導電領域との間の第２のタングス
テン層と、 前記第１の障壁層の前記第１の障壁層セクションと前記
第１の導電領域との間の第３のタングステン層と、 前記第２のタングステン層と前記第２の導電領域との間
の第２の導電障壁層と、 前記第３のタングステン層と前記第１の導電領域との間
の第３の障壁層とをさらに有する請求項７記載の相互接
続部。 - 【請求項１０】 前記アルミニウム層の上の第２の障壁
層と、前記第２の障壁層の上の第２のタングステン層と
を有し、 前記第２のタングステン層は、前記第２の障壁層、前記
アルミニウム層、および前記第１と第２のタングステン
プラグをカプセル化し、 前記第２のタングステン層は前記第１と第２のタングス
テンプラグと一体である、請求項７記載の相互接続部。 - 【請求項１１】 前記第１と第２のタングステンプラグ
は実質的に円筒状であり、前記第１のタングステン層は
３つのセクションを有し、 ここで第１のセクションが前記第１のタングステンプラ
グと前記第１のアルミニウム層とを取り囲み、 第２のセクションが前記第２のタングステンプラグと前
記第２のアルミニウム層とを取り囲み、 第３のセクションが前記第１の障壁層の前記第３のセク
ションの上に配置されており、 前記第１のタングステン層の前記第３のセクションは、
前記第１のタングステン層の前記第１と第２のセクショ
ンを結合し、 前記第１の障壁層の前記第１のセクションは前記第１の
タングステン層の前記第１のセクションを取り囲み、 前記第１の障壁層の前記第２のセクションは前記第１の
タングステン層の前記第２のセクションを取り囲む、請
求項１０記載の相互接続部。 - 【請求項１２】 前記集積回路の誘電体は前記相互接続
部を取り囲み、前記第１の障壁層は前記相互接続部の周
囲を形成し、前記相互接続部を取り囲む前記誘電体に隣
接する、請求項１１記載の相互接続部。 - 【請求項１３】 前記誘電体の別の開口部内にランナー
を有し、さらに前記ランナーと前記第２のタングステン
層を電気的に接続するための手段を有し、 前記ランナーは、前記開口部の底部表面と側壁表面を覆
う第３の導電障壁層と、 前記第３の障壁層の上に設けられた第３のタングステン
層と、 前記第３のタングステン層の上に設けられた第４のアル
ミニウム層と、 前記第４のアルミニウム層の上に設けられた第４の導電
障壁層と、 前記第４の障壁層の上に設けられ、前記第３のタングス
テン層に隣接する第４のタングステン層とを有し、 該第４のタングステン層は前記アルミニウム層をカプセ
ル化する、請求項１２記載の相互接続部。 - 【請求項１４】 集積回路内で少なくとも第１と第２の
導電領域を相互接続するための集積回路相互接続部の製
造方法であって 少なくとも第１と第２のビアホールを前記集積回路の誘
電体内に形成し、ここ前記第１のビアホールは前記第１
の導電領域まで伸長し、前記第２のビアホールは前記第
２の導電領域まで伸長するものであり、 第１のランナー開口部を前記誘電体内の前記ビアホール
間に形成し、 第１の導電障壁層を前記第１および第２の導電領域の上
であって、前記ビアホール内、かつ前記第１のランナー
開口部内の第３の領域にデポジットし、 第１のタングステン層を前記第１の障壁層にデポジット
し、 アルミニウム層を前記第１のタングステン層に形成し、 第２の導電障壁層を前記アルミニウム層にデポジット
し、 第２のタングステン層を前記第２の障壁層にデポジット
する、ことを特徴とする製造方法。 - 【請求項１５】 第３の導電障壁層を集積回路内の第３
の導電領域にデポジットし、 第４の導電障壁層を前記集積回路内の第４の導電領域に
デポジットし、 前記第３の障壁層に上部表面を有する第３のタングステ
ンプラグを形成し、 前記第４の障壁層に上部表面を有する第４のタングステ
ンプラグを形成する中間ステップをさらに有し、 ここで前記第３のタングステンプラグの前記上部表面は
前記集積回路の第１の導電領域を形成し、前記第４のタ
ングステンプラグの前記上部表面は前記集積回路の前記
第２の導電領域を形成する、請求項１４記載の製造方
法。 - 【請求項１６】 前記誘電体内に第２のランナー開口部
を形成するステップをさらに有し、 前記第１の導電障壁層を前記第２のランナー開口部内に
デポジットし、 前記第１のタングステン層を前記第２のランナー開口部
内の前記障壁層にデポジットし、 前記アルミニウム層を前記第２のランナー開口部内の第
１のタングステン層に形成し、 前記第２の障壁層を前記第２のランナー開口部内の前記
アルミニウム層にデポジットし、 前記第２のタングステン層を前記第２のランナー開口部
内の前記第２の障壁層にデポジットし、 前記第２のタングステン層が前記第２のランナー開口部
内の前記アルミニウム層をカプセル化する、請求項１４
記載の製造方法。 - 【請求項１７】 前記第１の障壁層、前記第１のタング
ステン層、前記アルミニウム層、前記第２の障壁層およ
び前記第２のタングステン層を前記誘電体の表面にデポ
ジットし、当該デポジットの領域は前記第１と第２のラ
ンナー開口部の間の領域であり、 さらに、前記第１と第２のランナー開口部間の前記領域
における前記障壁層、前記アルミニウム層および前記タ
ングステン層を研磨し、これにより前記層を前記第１の
ランナー開口部内において前記第２のランナー開口部内
の前記層から絶縁する、請求項１６記載の製造方法。 - 【請求項１８】 前記第１と第２の障壁層はチタニウム
を含む、請求項１４記載の製造方法。 - 【請求項１９】 前記第１と第２の障壁層はさらに窒化
チタニウムを含む、請求項１４記載の製造方法。 - 【請求項２０】 前記第１のタングステン層をデポジッ
トするステップはdual damasceneプロセスにより実行さ
れる、請求項１４記載の製造方法。 - 【請求項２１】 集積回路内で少なくとも２つの導電領
域を相互接続するための集積回路相互接続部であって、 前記相互接続部は、アルミニウム層と、第１の導電障壁
層と、前記アルミニウム層と前記第１の導電障壁層との
間の第１のタングステン層と、第１の導電領域と第１の
タングステン層との間の第１の導電層と、前記アルミニ
ウム層の上の第２の導電障壁層と、前記第２の障壁層の
上の第２のタングステン層とを有し、 前記相互接続部内の接点抵抗が改善されている、ことを
特徴とする集積回路相互接続部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US41355795A | 1995-03-30 | 1995-03-30 | |
| US08/413,557 | 1995-03-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330505A true JPH08330505A (ja) | 1996-12-13 |
Family
ID=23637690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8079240A Abandoned JPH08330505A (ja) | 1995-03-30 | 1996-04-01 | 集積回路相互接続部 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5840625A (ja) |
| EP (1) | EP0735585A3 (ja) |
| JP (1) | JPH08330505A (ja) |
| KR (1) | KR100424024B1 (ja) |
| TW (1) | TW290731B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100230392B1 (ko) | 1996-12-05 | 1999-11-15 | 윤종용 | 반도체 소자의 콘택 플러그 형성방법 |
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| KR100243272B1 (ko) * | 1996-12-20 | 2000-03-02 | 윤종용 | 반도체 소자의 콘택 플러그 형성방법 |
| US6054768A (en) * | 1997-10-02 | 2000-04-25 | Micron Technology, Inc. | Metal fill by treatment of mobility layers |
| US6281121B1 (en) * | 1998-03-06 | 2001-08-28 | Advanced Micro Devices, Inc. | Damascene metal interconnects using highly directional deposition of barrier and/or seed layers including (III) filling metal |
| US6051496A (en) * | 1998-09-17 | 2000-04-18 | Taiwan Semiconductor Manufacturing Company | Use of stop layer for chemical mechanical polishing of CU damascene |
| KR100546173B1 (ko) * | 1998-09-21 | 2006-04-14 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| US6478976B1 (en) * | 1998-12-30 | 2002-11-12 | Stmicroelectronics, Inc. | Apparatus and method for contacting a conductive layer |
| JP3048567B1 (ja) * | 1999-02-18 | 2000-06-05 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US6144099A (en) * | 1999-03-30 | 2000-11-07 | Advanced Micro Devices, Inc. | Semiconductor metalization barrier |
| US6391761B1 (en) | 1999-09-20 | 2002-05-21 | Taiwan Semiconductor Manufacturing Company | Method to form dual damascene structures using a linear passivation |
| US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6420262B1 (en) * | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US6812130B1 (en) | 2000-02-09 | 2004-11-02 | Infineon Technologies Ag | Self-aligned dual damascene etch using a polymer |
| US6534866B1 (en) | 2000-04-13 | 2003-03-18 | Micron Technology, Inc. | Dual damascene interconnect |
| JP4587604B2 (ja) * | 2001-06-13 | 2010-11-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP3980387B2 (ja) * | 2002-03-20 | 2007-09-26 | 富士通株式会社 | 容量検出型センサ及びその製造方法 |
| US6888251B2 (en) * | 2002-07-01 | 2005-05-03 | International Business Machines Corporation | Metal spacer in single and dual damascene processing |
| US8471390B2 (en) * | 2006-05-12 | 2013-06-25 | Vishay-Siliconix | Power MOSFET contact metallization |
| DE102006025405B4 (de) | 2006-05-31 | 2018-03-29 | Globalfoundries Inc. | Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen |
| US20070283832A1 (en) * | 2006-06-09 | 2007-12-13 | Apple Computer, Inc. | Imprint circuit patterning |
| US8723325B2 (en) * | 2009-05-06 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method of forming a pad structure having enhanced reliability |
| US9306056B2 (en) | 2009-10-30 | 2016-04-05 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
| US8569168B2 (en) | 2012-02-13 | 2013-10-29 | International Business Machines Corporation | Dual-metal self-aligned wires and vias |
| ES2795843T3 (es) * | 2015-03-24 | 2020-11-24 | Vesuvius U S A Corp | Revestimiento de recipiente metalúrgico con estructura de perforación configurada |
| CN108122820B (zh) * | 2016-11-29 | 2020-06-02 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
| US11705414B2 (en) * | 2017-10-05 | 2023-07-18 | Texas Instruments Incorporated | Structure and method for semiconductor packaging |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01107558A (ja) * | 1987-10-20 | 1989-04-25 | Matsushita Electric Ind Co Ltd | 金属薄膜配線の製造方法 |
| US4997789A (en) * | 1988-10-31 | 1991-03-05 | Texas Instruments Incorporated | Aluminum contact etch mask and etchstop for tungsten etchback |
| US5202287A (en) * | 1989-01-06 | 1993-04-13 | International Business Machines Corporation | Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction |
| US5141897A (en) * | 1990-03-23 | 1992-08-25 | At&T Bell Laboratories | Method of making integrated circuit interconnection |
| US5200539A (en) * | 1990-08-27 | 1993-04-06 | Louisiana State University Board Of Supervisors, A Governing Body Of Louisiana State University Agricultural And Mechanical College | Homogeneous bimetallic hydroformylation catalysts, and processes utilizing these catalysts for conducting hydroformylation reactions |
| DE69102851T2 (de) * | 1990-10-09 | 1995-02-16 | Nippon Electric Co | Verfahren zur Herstellung eines Ti/TiN/Al Kontaktes unter Benutzung eines reaktiven Zerstäubungsprozesses. |
| JPH04320330A (ja) * | 1991-04-19 | 1992-11-11 | Sharp Corp | 半導体装置のコンタクト部の形成方法 |
| US5192703A (en) * | 1991-10-31 | 1993-03-09 | Micron Technology, Inc. | Method of making tungsten contact core stack capacitor |
| US5262354A (en) * | 1992-02-26 | 1993-11-16 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| KR950006345B1 (ko) * | 1992-05-16 | 1995-06-14 | 한국과학기술연구원 | 텅스텐질화박막을 베리어메탈로 이용한 실리콘 반도체소자의 알루미늄금속배선 형성방법 |
| KR950011553B1 (ko) * | 1992-06-16 | 1995-10-06 | 삼성전자주식회사 | 금속배선 형성방법 |
-
1996
- 1996-03-01 TW TW085102484A patent/TW290731B/zh active
- 1996-03-08 EP EP96103697A patent/EP0735585A3/en not_active Withdrawn
- 1996-03-29 KR KR1019960009023A patent/KR100424024B1/ko not_active IP Right Cessation
- 1996-04-01 JP JP8079240A patent/JPH08330505A/ja not_active Abandoned
- 1996-10-04 US US08/726,443 patent/US5840625A/en not_active Expired - Lifetime
-
1998
- 1998-02-17 US US09/024,998 patent/US6016008A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW290731B (ja) | 1996-11-11 |
| US6016008A (en) | 2000-01-18 |
| US5840625A (en) | 1998-11-24 |
| EP0735585A2 (en) | 1996-10-02 |
| KR100424024B1 (ko) | 2004-06-23 |
| KR960035841A (ko) | 1996-10-28 |
| EP0735585A3 (en) | 1997-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08330505A (ja) | 集積回路相互接続部 | |
| US6876080B2 (en) | Etch stop for copper damascene process | |
| TWI254350B (en) | Fuse structure and method for making the same | |
| JP3955644B2 (ja) | 半導体接続構成体及び方法 | |
| CN1316590C (zh) | 用于在具有帽盖层的半导体互连结构上沉积金属层的方法 | |
| US5677238A (en) | Semiconductor contact metallization | |
| JP2001217242A (ja) | 半導体装置およびその製造方法 | |
| JPH05160067A (ja) | 半導体装置およびその製造方法 | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JP3101248B2 (ja) | 金属−金属キャパシタを集積回路に組み込むための方法 | |
| JP2005502999A (ja) | 金属間アンチヒューズ構造体及びその製造方法 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03191518A (ja) | 半導体装置およびその製造方法 | |
| US20040099949A1 (en) | Semiconductor device and fabrication method thereof | |
| JP2000182989A (ja) | 半導体装置 | |
| JP2803188B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0577185B2 (ja) | ||
| JP3391447B2 (ja) | 半導体装置の製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH0251273A (ja) | 半導体集積回路装置 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 | |
| JPH04171940A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050707 |