JPH04171940A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04171940A JPH04171940A JP30022090A JP30022090A JPH04171940A JP H04171940 A JPH04171940 A JP H04171940A JP 30022090 A JP30022090 A JP 30022090A JP 30022090 A JP30022090 A JP 30022090A JP H04171940 A JPH04171940 A JP H04171940A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- forming
- alloy film
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 29
- 229910045601 alloy Inorganic materials 0.000 claims description 15
- 239000000956 alloy Substances 0.000 claims description 15
- 238000002844 melting Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 108010068370 Glutens Proteins 0.000 description 1
- 241000861914 Plecoglossus altivelis Species 0.000 description 1
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 235000021312 gluten Nutrition 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
・概要
・産業上の利用分野
・従来の技術（第７図）
・発明が解決しようとする課８（第４図、第５）・課題
を解決するための手段 ・作用 ・実施例（第１図〜第３図） ・発明の効果 〔概要〕 半導体装置の製造方法に関し、更に詳しく言えば、コン
タクトホール又はビアホールを被覆するＡｌ膜やＡｌ合
金膜のステ、ブカハレージを改善する半導体装置の製造
方法に関し、 微細化に対応でき、また半導体基板へのダメージの発生
や、虻の発生を防止して、ステップカバレージを改善す
ることができる半導体装置の製造方法を提供することを
目的とし、 第１に、半導体基板上の絶縁膜にコンタクトホールを形
成する工程と、前記コンタクトホールを被覆して半導体
基板とのオーミック導を膜と、バリア導ｘｉを含む第１
の中間導電膜と、Ａｌ膜又はＡｌ合金膜とを順次形成す
る工程と、前記Ａｌ膜又はＡｌ合金膜をエッチバックし
て前記コンタクトホールの側壁に前記Ａｌ膜又はＡｌ合
金膜を残存するとともに、前記コンタクトホールの底部
に少なくとも前記バリア導を膜を残存する工程と、前記
コンタクトホールの側壁に残存するＡＮｌｉｌ又はＡｌ
合金膜を加熱により溶融・流動し、前記コンタクトホー
ルの底部を埋める工程と、前記コンタクトホールを被覆
して新たなＡＩ！膜又はＡｌ合金膜を形成する工程とを
含み構成し、 第２に、Ａｌｌ！！又はＡｌ合金膜からなる配線を被覆
する絶縁膜にビアホールを形成する工程と、前記ビアホ
ールを被覆して、第２の中間導電膜と、新たなＡｌ１）
又はＡｌ合金膜とを順次形成する工程と、前記新たなＡ
ｌ．＠又はＡｌ合金膜をエッチバックして前記ビアホー
ルの側壁に前記新たなＡｌ膜又はＡ２合金膜を残存する
とともに、前記ビアホールの底部に第２の中間導電膜を
残存する工程と、前記ビアホールの側壁に残存するＡｌ
ｆｆ１又はＡｌ合金膜を加熱により溶融・流動し、餉記
゛ビアホールの底部を埋める工程と、前記ビアホールを
被覆してＡｌｌｌｇ又はＡｌ合金膜を形成する工程とを
有することを含み構成する。
を解決するための手段 ・作用 ・実施例（第１図〜第３図） ・発明の効果 〔概要〕 半導体装置の製造方法に関し、更に詳しく言えば、コン
タクトホール又はビアホールを被覆するＡｌ膜やＡｌ合
金膜のステ、ブカハレージを改善する半導体装置の製造
方法に関し、 微細化に対応でき、また半導体基板へのダメージの発生
や、虻の発生を防止して、ステップカバレージを改善す
ることができる半導体装置の製造方法を提供することを
目的とし、 第１に、半導体基板上の絶縁膜にコンタクトホールを形
成する工程と、前記コンタクトホールを被覆して半導体
基板とのオーミック導を膜と、バリア導ｘｉを含む第１
の中間導電膜と、Ａｌ膜又はＡｌ合金膜とを順次形成す
る工程と、前記Ａｌ膜又はＡｌ合金膜をエッチバックし
て前記コンタクトホールの側壁に前記Ａｌ膜又はＡｌ合
金膜を残存するとともに、前記コンタクトホールの底部
に少なくとも前記バリア導を膜を残存する工程と、前記
コンタクトホールの側壁に残存するＡＮｌｉｌ又はＡｌ
合金膜を加熱により溶融・流動し、前記コンタクトホー
ルの底部を埋める工程と、前記コンタクトホールを被覆
して新たなＡＩ！膜又はＡｌ合金膜を形成する工程とを
含み構成し、 第２に、Ａｌｌ！！又はＡｌ合金膜からなる配線を被覆
する絶縁膜にビアホールを形成する工程と、前記ビアホ
ールを被覆して、第２の中間導電膜と、新たなＡｌ１）
又はＡｌ合金膜とを順次形成する工程と、前記新たなＡ
ｌ．＠又はＡｌ合金膜をエッチバックして前記ビアホー
ルの側壁に前記新たなＡｌ膜又はＡ２合金膜を残存する
とともに、前記ビアホールの底部に第２の中間導電膜を
残存する工程と、前記ビアホールの側壁に残存するＡｌ
ｆｆ１又はＡｌ合金膜を加熱により溶融・流動し、餉記
゛ビアホールの底部を埋める工程と、前記ビアホールを
被覆してＡｌｌｌｇ又はＡｌ合金膜を形成する工程とを
有することを含み構成する。
本発明は、半導体装置の製造方法に関し、−更に詳しく
言えば、コンタクトホール又はビアホールを被覆するＡ
ｌ膜やＡＩ！合金膜のステップカバレージを改善する半
導体装置の製造方法に関する。
言えば、コンタクトホール又はビアホールを被覆するＡ
ｌ膜やＡＩ！合金膜のステップカバレージを改善する半
導体装置の製造方法に関する。
近年、ステップカバレージの良いＡｆｌｌｌの形成が可
能なＣＶＤ法によるＡｌ膜の形成方法が注目を集めてい
るが、いまのところ量産技術が未確立であり、ＣＶＤで
容易に形成可能なポリシリコン膜等は、導電性不純物を
導入してもなお格段に高抵抗であり、またマイグレーシ
ヨン等を防止するための添加物の混入が困難なため、依
然としてスパッタ法によるＡｌ膜の形成方法が製造ライ
ンにおいて主流となっている。この場合、ステップカバ
レージの更なる向上が望まれている。
能なＣＶＤ法によるＡｌ膜の形成方法が注目を集めてい
るが、いまのところ量産技術が未確立であり、ＣＶＤで
容易に形成可能なポリシリコン膜等は、導電性不純物を
導入してもなお格段に高抵抗であり、またマイグレーシ
ヨン等を防止するための添加物の混入が困難なため、依
然としてスパッタ法によるＡｌ膜の形成方法が製造ライ
ンにおいて主流となっている。この場合、ステップカバ
レージの更なる向上が望まれている。
従来、コンタクトホール又はビアホールを被覆する。ｌ
！ＷＸやＡｌ合金膜のステップカバレージを向上するた
め、 ■半導体基板を温度５００℃前後に加熱しながらＡＩ！
膜やＡｌ合金膜をスパッタすることによりＡｌ膜やＡｌ
合金膜を熔融・流動させて平坦化を図る方法 ■半導体基板に負の電圧（−５００Ｖ程度）を印加しな
がらＡｌｐやＡｌ合金膜をスパッタすることにより、Ａ
ｌ膜やＡｌ合金膜を形成しつつ形成されたＡｌ膜や、１
）合金膜のスパッタも同時に行う方法 ■又は半導体基板に負の電圧を印加し、かつ半導体基板
を加熱しながらＡｌ膜やＡｎ合金膜を形成スパッタする
、■及び■の両方の利点を生かしたバイアススパッタ法
によりＡｌ膜やＡｌ合金膜を形成する方法 などがある。
！ＷＸやＡｌ合金膜のステップカバレージを向上するた
め、 ■半導体基板を温度５００℃前後に加熱しながらＡＩ！
膜やＡｌ合金膜をスパッタすることによりＡｌ膜やＡｌ
合金膜を熔融・流動させて平坦化を図る方法 ■半導体基板に負の電圧（−５００Ｖ程度）を印加しな
がらＡｌｐやＡｌ合金膜をスパッタすることにより、Ａ
ｌ膜やＡｌ合金膜を形成しつつ形成されたＡｌ膜や、１
）合金膜のスパッタも同時に行う方法 ■又は半導体基板に負の電圧を印加し、かつ半導体基板
を加熱しながらＡｌ膜やＡｎ合金膜を形成スパッタする
、■及び■の両方の利点を生かしたバイアススパッタ法
によりＡｌ膜やＡｌ合金膜を形成する方法 などがある。
しかし、上記の方法では、それぞれ次のような問題があ
る。このことについて、従来例の問題について説明した
第４図をもとに説明する。即ち、■配線や電極に必要な
かなり厚い膜厚のＡｌ膜５を一度に形成する必要がある
ので、半導体基板ｌ上の絶縁膜２に形成される開口部２
ａが微細化された場合、第４図に示すようにＡｌＲ５の
内部に髭６が残る場合がある。なお、図中符号３及び４
はそれぞれ半導体基板１へのＡｌ膜５の拡散防止のため
Ａ ｌｌ？ｌＩ５の下地に形成されたオーミック導電膜
及びバリア導電膜である。
る。このことについて、従来例の問題について説明した
第４図をもとに説明する。即ち、■配線や電極に必要な
かなり厚い膜厚のＡｌ膜５を一度に形成する必要がある
ので、半導体基板ｌ上の絶縁膜２に形成される開口部２
ａが微細化された場合、第４図に示すようにＡｌＲ５の
内部に髭６が残る場合がある。なお、図中符号３及び４
はそれぞれ半導体基板１へのＡｌ膜５の拡散防止のため
Ａ ｌｌ？ｌＩ５の下地に形成されたオーミック導電膜
及びバリア導電膜である。
■また、形成されたＡｌ膜をスパッタしなからＡｌ膜を
形成しているので、髭の形成防止については改善される
が、通常のスパッタ法以上に半導体基板にプラズマ粒子
の衝突によるダメージを受けやすい。
形成しているので、髭の形成防止については改善される
が、通常のスパッタ法以上に半導体基板にプラズマ粒子
の衝突によるダメージを受けやすい。
この問題を解決するため、第５図に示すように、開口部
２ａの開口端の周辺部にテーパ７を設けてステップカバ
レージを改善する方法があるが、開口部２ａが広がるた
め半導体装置を微細化する場合に問題きなる。
２ａの開口端の周辺部にテーパ７を設けてステップカバ
レージを改善する方法があるが、開口部２ａが広がるた
め半導体装置を微細化する場合に問題きなる。
本発明は、かかる従来の問題点に鑑みてなされたもので
、微細化に対応でき、また半導体基板にダメージを与え
るのを防止するとともに、髭の発生を防止して、ステッ
プカバレージの改善を図ることができる半導体装置の製
造方法を提供することを目的とするものである。
、微細化に対応でき、また半導体基板にダメージを与え
るのを防止するとともに、髭の発生を防止して、ステッ
プカバレージの改善を図ることができる半導体装置の製
造方法を提供することを目的とするものである。
（ｉｌｌ！を解決するための手段〕
上記課題は、第１に、半導体基板上の絶縁膜にコンタク
トホールを形成する工程と、前記コンタクトホールを被
覆してＡＩ！膜又はＡｌ合金膜を形成する工程と、前記
Ａｌｌｌ又はＡｌ合金膜をエッチバックして前記コンタ
クトホールの側壁に前記Ａｌ膜又はＡｌ合金膜を残存す
る工程と、前記コンタクトホールの側壁に残存するＡｌ
ｌ！！又はＡｌ合金膜を加熱により溶融・流動し、コン
タクトホールの底部を埋める工程と、前記コンタクトホ
ールを被覆して新たなｌ膜又はＡｆｉ合金膜を形成する
工程とを有する半導体装置の製造方法によって達成され
、 第２に、半導体基板上の絶縁膜にコンタクトホールを形
成する工程と、前記コンタクトホールを被覆して半導体
基板とのオーミック導電膜と、バリア導電膜を含む第１
の中間導電膜と、Ａｌ膜又はＡｌ合金膜とを順次形成す
る工程と、前記Ａｌ膜又はＡｆｉ合金膜をエッチバンク
して前記コンタクトホールの側壁に前記Ａｌｌ！又はＡ
ｌ合金膜を残存するとともに、前記コンタクトホールの
底部に少なくとも前記バリア導電膜を残存する工程と、
前記コンタクトホールの側壁に残存するＡｌ膜又はＡｌ
合金膜を加熱により熔融・流動し、前記コンタクトホー
ルの底部を埋める工程と、前記コンタクトホールを被覆
して新たなＡＩＭ又はＡｌ合金膜を形成する工程とを有
する半導体装置の製造方法によって達成され、 第３に、ＡＩＷＩ又はＡｌ合金膜からなる配線を被覆す
る絶縁膜にビアホールを形成する工程と、前記ビアホー
ルを被覆して、第２の中間導電膜と、新たなＡｌｌｌｌ
ｌ又はＡｌ合金膜とを順次形成する工程と、前記新たな
Ｉｌｌ又はＡｌ合金膜をエッチバックして前記ビアホー
ルの側壁に前記新たなＡｌｍ又はＡｌ１合金膜を残存す
るとともに、前記ビアホールの底部に第２の中間導電膜
を残存する工程と、前記ビアホールの側壁に残存するＡ
ｆ！Ｉｌｌ又はＡｌ合金膜を加熱により溶融・流動し、
前記ビ７ホールの底部を埋める工程と、前記ビアホール
を被覆してＡｊ！膜又はＡｌ合金膜を形成する工程とを
有する半導体装置の製造方法によって達成される。
トホールを形成する工程と、前記コンタクトホールを被
覆してＡＩ！膜又はＡｌ合金膜を形成する工程と、前記
Ａｌｌｌ又はＡｌ合金膜をエッチバックして前記コンタ
クトホールの側壁に前記Ａｌ膜又はＡｌ合金膜を残存す
る工程と、前記コンタクトホールの側壁に残存するＡｌ
ｌ！！又はＡｌ合金膜を加熱により溶融・流動し、コン
タクトホールの底部を埋める工程と、前記コンタクトホ
ールを被覆して新たなｌ膜又はＡｆｉ合金膜を形成する
工程とを有する半導体装置の製造方法によって達成され
、 第２に、半導体基板上の絶縁膜にコンタクトホールを形
成する工程と、前記コンタクトホールを被覆して半導体
基板とのオーミック導電膜と、バリア導電膜を含む第１
の中間導電膜と、Ａｌ膜又はＡｌ合金膜とを順次形成す
る工程と、前記Ａｌ膜又はＡｆｉ合金膜をエッチバンク
して前記コンタクトホールの側壁に前記Ａｌｌ！又はＡ
ｌ合金膜を残存するとともに、前記コンタクトホールの
底部に少なくとも前記バリア導電膜を残存する工程と、
前記コンタクトホールの側壁に残存するＡｌ膜又はＡｌ
合金膜を加熱により熔融・流動し、前記コンタクトホー
ルの底部を埋める工程と、前記コンタクトホールを被覆
して新たなＡＩＭ又はＡｌ合金膜を形成する工程とを有
する半導体装置の製造方法によって達成され、 第３に、ＡＩＷＩ又はＡｌ合金膜からなる配線を被覆す
る絶縁膜にビアホールを形成する工程と、前記ビアホー
ルを被覆して、第２の中間導電膜と、新たなＡｌｌｌｌ
ｌ又はＡｌ合金膜とを順次形成する工程と、前記新たな
Ｉｌｌ又はＡｌ合金膜をエッチバックして前記ビアホー
ルの側壁に前記新たなＡｌｍ又はＡｌ１合金膜を残存す
るとともに、前記ビアホールの底部に第２の中間導電膜
を残存する工程と、前記ビアホールの側壁に残存するＡ
ｆ！Ｉｌｌ又はＡｌ合金膜を加熱により溶融・流動し、
前記ビ７ホールの底部を埋める工程と、前記ビアホール
を被覆してＡｊ！膜又はＡｌ合金膜を形成する工程とを
有する半導体装置の製造方法によって達成される。
れる。
〔作用］
本発明の半導体装置の製造方法によれば、コンタクトホ
ールやビアホールの側壁にＡｌ膜又はＡｌ合金膜を残存
し、二〇Ａｌ膜等を溶融・流動させてコンタクトホール
やビアホールの底部を埋めているので、実質的なアスペ
クト比を低減することができる。このとき、コンタクト
ホールやビアホールの底部を埋めるＡｌ膜の膜厚は、配
線や電極に必要なＦＵＮにする必要がないので、コンタ
クトホールやビアホールの寸法に合わせて薄くすること
が可能となり、溶融流動したＡｊ！膜の髭の発生を防止
することができる。また、埋め込まれたＡｌ膜等の断面
形状は、通常中央部が凹むような凹状になり、その結果
、開口部の底部の角部が丸められたような形状となる。
ールやビアホールの側壁にＡｌ膜又はＡｌ合金膜を残存
し、二〇Ａｌ膜等を溶融・流動させてコンタクトホール
やビアホールの底部を埋めているので、実質的なアスペ
クト比を低減することができる。このとき、コンタクト
ホールやビアホールの底部を埋めるＡｌ膜の膜厚は、配
線や電極に必要なＦＵＮにする必要がないので、コンタ
クトホールやビアホールの寸法に合わせて薄くすること
が可能となり、溶融流動したＡｊ！膜の髭の発生を防止
することができる。また、埋め込まれたＡｌ膜等の断面
形状は、通常中央部が凹むような凹状になり、その結果
、開口部の底部の角部が丸められたような形状となる。
従って、更にこのコンタクトホールやビアホールを被覆
して新たな、例えば電極や配線となる厚い膜厚のＡｌ．
ｌＩｌを形成することにより、高アスペクト比で、更に
底部に角のある開口部に生じやすい鮎の発生を防止して
ステップカバレージの改善を図ることができる。
して新たな、例えば電極や配線となる厚い膜厚のＡｌ．
ｌＩｌを形成することにより、高アスペクト比で、更に
底部に角のある開口部に生じやすい鮎の発生を防止して
ステップカバレージの改善を図ることができる。
また、従来と異なり、開口部の開口端の周辺部にテーパ
を設けなくてもよいので、微細化に対応できる。更に、
半導体基板に負の電圧を印加し、Ａ７膜膜をスパンタし
ながら形成する必要もないので、半導体基板がダメージ
を受けるのを防止することができる。
を設けなくてもよいので、微細化に対応できる。更に、
半導体基板に負の電圧を印加し、Ａ７膜膜をスパンタし
ながら形成する必要もないので、半導体基板がダメージ
を受けるのを防止することができる。
以下、図面を参照しながら本発明の実施例について説明
する。
する。
第１図（ａ）〜（ｆ）は、本発明の実施例のコンタクト
ホールを被覆するＡｌ膜のステップカバレージを改善す
ることができる半導体装置の製造方法について説明する
断面図である。
ホールを被覆するＡｌ膜のステップカバレージを改善す
ることができる半導体装置の製造方法について説明する
断面図である。
まず、ｐ型のＳｉ基板（半導体基板）８にｎ型拡散層９
を形成した後、Ｓｉ基基板上上１ｍ！厚約ＩＩＩｍ以上
のｓｈｏ、！ （絶縁１？り１０を形成する。なお、こ
のｎ型の拡散層９は、例えば絶縁ゲート型電界効果トラ
ンジスタのＳ／ＤＳＩ域層として、或いは、バイポーラ
トランジスタのエミッタ領域層やベース領域層として用
いることができる。
を形成した後、Ｓｉ基基板上上１ｍ！厚約ＩＩＩｍ以上
のｓｈｏ、！ （絶縁１？り１０を形成する。なお、こ
のｎ型の拡散層９は、例えば絶縁ゲート型電界効果トラ
ンジスタのＳ／ＤＳＩ域層として、或いは、バイポーラ
トランジスタのエミッタ領域層やベース領域層として用
いることができる。
次いで、ｎ型拡散層９に開口部（コンタクトホール）１
０ａを形成した（第１図（ａ））後、スパンタ法により
直流パワーｓｏｏ ｗ、アルゴン流量８０５Ｃ側、ガス
圧２ ｍＴｏｒｒの条件で、この開口部１０ａを被覆し
てＳｉ基板８とのオーミンクコンタクトを得るための膜
厚約２００人のＴａ１ｌ（オーミック導電層）１）を形
成する。続いて、同一のチ中ンバ内に窒素ガスを導入し
、直流パワー５ｋＷ、アルゴン流量２０３ＣＣＭ、窒素
流量８０５ＣＣＭ、ガス圧２．５ｓＴｏｒｒの条件で、
後に形成されるＡＩＨのＳｉ基板８への拡散を防止する
ためのバリア層として、ＴｉＩｌｌ１上に膜厚約１００
０人のＴｉＮ膜（バリア導電膜；第１の中間導電ＩＩ）
１２を形成する。更に、真空を破らないでコンタクトホ
ール１０ａの底部に埋め込むためのＡｌ１ｌを形成する
ために、スパッタのターゲットをＡＮに交換する。次い
で、直流パワー９ｋＷ、アルゴン流量８０ＳＣＣＭ、ガ
ス圧４ ＋ｎＴｏｒｒの条件で、ＴｉＮ ｌｌｉ ｌ
２の上に膜厚約１０００人のＡＩ！、Ｗ！！１３を形成
する。このとき、髭の発生を防止するため、Ａｊ！［３
の膜厚はコンタクトホール１０ａの寸法に合わせて薄く
することができる（同図（Ｃ））。
０ａを形成した（第１図（ａ））後、スパンタ法により
直流パワーｓｏｏ ｗ、アルゴン流量８０５Ｃ側、ガス
圧２ ｍＴｏｒｒの条件で、この開口部１０ａを被覆し
てＳｉ基板８とのオーミンクコンタクトを得るための膜
厚約２００人のＴａ１ｌ（オーミック導電層）１）を形
成する。続いて、同一のチ中ンバ内に窒素ガスを導入し
、直流パワー５ｋＷ、アルゴン流量２０３ＣＣＭ、窒素
流量８０５ＣＣＭ、ガス圧２．５ｓＴｏｒｒの条件で、
後に形成されるＡＩＨのＳｉ基板８への拡散を防止する
ためのバリア層として、ＴｉＩｌｌ１上に膜厚約１００
０人のＴｉＮ膜（バリア導電膜；第１の中間導電ＩＩ）
１２を形成する。更に、真空を破らないでコンタクトホ
ール１０ａの底部に埋め込むためのＡｌ１ｌを形成する
ために、スパッタのターゲットをＡＮに交換する。次い
で、直流パワー９ｋＷ、アルゴン流量８０ＳＣＣＭ、ガ
ス圧４ ＋ｎＴｏｒｒの条件で、ＴｉＮ ｌｌｉ ｌ
２の上に膜厚約１０００人のＡＩ！、Ｗ！！１３を形成
する。このとき、髭の発生を防止するため、Ａｊ！［３
の膜厚はコンタクトホール１０ａの寸法に合わせて薄く
することができる（同図（Ｃ））。
なお、ＴｉＮＴｉ膜とＡＩｌ膜１３との一層良いコンタ
クトを得るためにＴｉＮ Ｉｌｌ１２と１！膜１３との
間に新たなＴｉ膜を挟んでもよい。この場合、ＴｉＮｙ
！１２と新たなＴｉ膜とが第１の中間導電膜を構成する
。
クトを得るためにＴｉＮ Ｉｌｌ１２と１！膜１３との
間に新たなＴｉ膜を挟んでもよい。この場合、ＴｉＮｙ
！１２と新たなＴｉ膜とが第１の中間導電膜を構成する
。
次に、同図（ｄ）に示すように、バリア導電膜としての
ＴｉＮ Ｉｌｌ ２が残存するように、Ａｌ膜１３をエ
ッチバックし、開口部１０ａの側壁にのみＡｌ膜１３ａ
を残存する。
ＴｉＮ Ｉｌｌ ２が残存するように、Ａｌ膜１３をエ
ッチバックし、開口部１０ａの側壁にのみＡｌ膜１３ａ
を残存する。
次いで、大気に触れさせずに熱処理室に移動し、温度５
００〜５５０℃の条件で、６０秒間熱処理し、Ａ７膜Ｈ
１３ａを溶融・流動させる。その結果、同図（ｅ）に示
すように、開口部１０ａの側壁から底部にかけて膜厚が
漸減する、断面が凹状のＡｌ膜１３ｂが埋め込まれる。
００〜５５０℃の条件で、６０秒間熱処理し、Ａ７膜Ｈ
１３ａを溶融・流動させる。その結果、同図（ｅ）に示
すように、開口部１０ａの側壁から底部にかけて膜厚が
漸減する、断面が凹状のＡｌ膜１３ｂが埋め込まれる。
埋め込まれたＡｌ１ｌ１３ｂの高さは開口部１０ａの寸
法にもよる。また、埋め込まれたＡ ｆ ＃１３ ｂは
側壁との表面張力により中央部が凹むような形状となる
。
法にもよる。また、埋め込まれたＡ ｆ ＃１３ ｂは
側壁との表面張力により中央部が凹むような形状となる
。
次に、開口部１０ａを被覆して膜厚約５０００人の新た
なＡｌ膜１４を形成する。このとき、開口部１０ａの底
部に埋め込まれたＡｌ１ｌ１３ｂにより、実質的なアス
ペクト比が低減しており、かつ開口部１０ａ底部の断面
が凹状になっており、角部が丸められているので、新た
なＡｆｌｌ１４の形成の際、髭の発生を防止してステッ
プカバレージの改善を図ることができる。
なＡｌ膜１４を形成する。このとき、開口部１０ａの底
部に埋め込まれたＡｌ１ｌ１３ｂにより、実質的なアス
ペクト比が低減しており、かつ開口部１０ａ底部の断面
が凹状になっており、角部が丸められているので、新た
なＡｆｌｌ１４の形成の際、髭の発生を防止してステッ
プカバレージの改善を図ることができる。
次に、Ａｌ１ｌ１）１４及び残存するＴｉＮ膜１２．Ｔ
ｉ１？！１）を順次パターニングして電極を形成すると
、半導体装置が完成する（同図（ｆ））。
ｉ１？！１）を順次パターニングして電極を形成すると
、半導体装置が完成する（同図（ｆ））。
以上のように、本発明の実施例の製造方法によれば、開
口部１０ａの底部を埋めるＡＩＨ１３の膜厚は、配線や
電極に必要な膜厚にする必要がないので、開口部１０ａ
の寸法に合わせて薄くすることが可能となり、溶融流動
したＡ／！Ｉｌｌ ３ ｂの髭の発生を防止することが
できる。更に、開口部１０ａの底部に埋め込まれたＡｌ
ｌｌｌ１３ｂにより、実質的なアスペクト比が低減して
おり、かつ開口部１０ａ底部の角部が丸められているの
で、新たなＡｌ１ｌ１）１４の形成の際、髭の発生を防
止してステップカバレージの改善を図ることができる。
口部１０ａの底部を埋めるＡＩＨ１３の膜厚は、配線や
電極に必要な膜厚にする必要がないので、開口部１０ａ
の寸法に合わせて薄くすることが可能となり、溶融流動
したＡ／！Ｉｌｌ ３ ｂの髭の発生を防止することが
できる。更に、開口部１０ａの底部に埋め込まれたＡｌ
ｌｌｌ１３ｂにより、実質的なアスペクト比が低減して
おり、かつ開口部１０ａ底部の角部が丸められているの
で、新たなＡｌ１ｌ１）１４の形成の際、髭の発生を防
止してステップカバレージの改善を図ることができる。
また、従来と異なり、開口部１０ａの開口端の周辺部に
テーパを設けなくてもよいので、微細化に対応できる。
テーパを設けなくてもよいので、微細化に対応できる。
更に、Ｓｉ基板８に負の電圧を印加し、ＡｌＮをスパッ
タしながら形成する必要もないので、Ｓｉ基板８がダメ
ージを受けるのを防止することができる。従って、半導
体装置の特性や信頼度の向上を図ることができる。
タしながら形成する必要もないので、Ｓｉ基板８がダメ
ージを受けるのを防止することができる。従って、半導
体装置の特性や信頼度の向上を図ることができる。
なお、実施例では、高濃度のｎ型拡散層９上にｓｔｏｚ
Ｍ（絶縁膜＞１０の開口部１０ａを形成しているが、第
３図に示すように、高濃度のｐ型拡散層２０上にＳｉ０
ｇ膜（絶縁膜）２１の開口部２１ａを形成することもで
きる。この場合には、実施例のようなｐｎ接合が存在し
ないので、バリア導電膜としてのＴｉＮ １！１）２や
、Ｓｉ基板８とのコンタクトの改善のためのＴｉ膜１）
を形成せずにＳｉ基板８上に直接Ａｌ１）！２２を形成
することもできる。
Ｍ（絶縁膜＞１０の開口部１０ａを形成しているが、第
３図に示すように、高濃度のｐ型拡散層２０上にＳｉ０
ｇ膜（絶縁膜）２１の開口部２１ａを形成することもで
きる。この場合には、実施例のようなｐｎ接合が存在し
ないので、バリア導電膜としてのＴｉＮ １！１）２や
、Ｓｉ基板８とのコンタクトの改善のためのＴｉ膜１）
を形成せずにＳｉ基板８上に直接Ａｌ１）！２２を形成
することもできる。
また、Ｓｉ基板８としてｐ型のＳｉｌ板８を用いている
が、ｎ型のＳｉ基板に形成された高濃度のＰ型拡散層上
のコンタクトホールに対しても本発明を適用することが
できる。
が、ｎ型のＳｉ基板に形成された高濃度のＰ型拡散層上
のコンタクトホールに対しても本発明を適用することが
できる。
更に、埋め込み用及び電極形成用の金属としてＡｌｌ膜
１３．１４を用いているが、銅やＳｉなどを含有し、Ａ
Ｊを主成分とするＡｌ合金膜を用いてもよい。
１３．１４を用いているが、銅やＳｉなどを含有し、Ａ
Ｊを主成分とするＡｌ合金膜を用いてもよい。
また、実施例ではコンタクトホールに本発明を適用して
いるが、第２図に示すように、Ａｌ膜やＡｌ合金膜から
なる下部配線層１６等上のビアホール１７ａにも本発明
を適用することができる。このような下部配線層１６が
ＡＪ！膜１６の場合には埋め込み用のＡｌＪｌｌｌ ９
のエッチバックの際に下部のＡｌ膜１６をエツチングし
ないため耐エツチング性を有する高融点金属膜やＴｉ
ｌｌｊ等の第２の中間導電膜１８を形成することが望ま
しい。
いるが、第２図に示すように、Ａｌ膜やＡｌ合金膜から
なる下部配線層１６等上のビアホール１７ａにも本発明
を適用することができる。このような下部配線層１６が
ＡＪ！膜１６の場合には埋め込み用のＡｌＪｌｌｌ ９
のエッチバックの際に下部のＡｌ膜１６をエツチングし
ないため耐エツチング性を有する高融点金属膜やＴｉ
ｌｌｊ等の第２の中間導電膜１８を形成することが望ま
しい。
以上のように、本発明の半導体装置の製造方法によれば
、溶融・流動によりコンタクトホールやビアホールの底
部にＡｌ膜を埋めているので、実質的なアスペクト比を
低減することができ、従って、このコンタクトホールや
ビアホールを被覆して、例えば電極や配線となる厚い膜
厚の新たなＡｌ膜を形成することにより、髭の発生を防
止してステップカバレージの改善を図ることができる。
、溶融・流動によりコンタクトホールやビアホールの底
部にＡｌ膜を埋めているので、実質的なアスペクト比を
低減することができ、従って、このコンタクトホールや
ビアホールを被覆して、例えば電極や配線となる厚い膜
厚の新たなＡｌ膜を形成することにより、髭の発生を防
止してステップカバレージの改善を図ることができる。
また、従来と異なり、開口部の開口端の周辺部にテーバ
を設けなくてもよいので、微細化に対応できる。更に、
バイアススパッタ法等により配線や電極を形成する必要
もないので、半導体基板がダメージを受けるのを防止す
ることができ、半導体装置の特性や信頼度の向上を図る
ことができる。
を設けなくてもよいので、微細化に対応できる。更に、
バイアススパッタ法等により配線や電極を形成する必要
もないので、半導体基板がダメージを受けるのを防止す
ることができ、半導体装置の特性や信頼度の向上を図る
ことができる。
第１図は、本発明の第１の実施例の半導体装置の製造方
法について説明する断面図、 第２図は、本発明の第２の実施例の半導体装置の製造方
法について説明する断面図、 第３図は、本発明の第３の実施例の半導体装置の製造方
法について説明する断面図、 第４図は、従来例の問題点について説明する断面図、 第５図は、他の従来例の問題点について説明する断面図
である。 〔符号の説明〕 １・・・半導体基板、 ２・・・絶縁膜、 ２ａ・・・開口部、 ３・・・オーミック導電膜、 ４・・・バリア導電膜、 ５．１３，１３ａ、１３ｂ、１４，１９．２２−Ａｌ膜
、 ６・・・麩、 ７・・・テーパ、 ８・・・Ｓ’ｒ基板（半導体基板）、 ９・・・ｎ型拡散層、 １０．１７．２１・・・Ｓｉｎ、膜（絶縁ＩＩ）、１０
ａ、２１ａ・・・開口部（コンタクトホール）、１）・
・・Ｔｉ膜（オーミック導電膜）、１２・・・ＴｉＮ膜
（バリア導電膜；第１の中間導電１）１り、 １５・・・５ｉＯｚ＃、 １６・・・Ａｌ膜（下部配線層）、 １７ａ・・・開口部（ビアホール）、 １８・・・第２の中間導電膜、 ２０・・・ｐ型拡散層。
法について説明する断面図、 第２図は、本発明の第２の実施例の半導体装置の製造方
法について説明する断面図、 第３図は、本発明の第３の実施例の半導体装置の製造方
法について説明する断面図、 第４図は、従来例の問題点について説明する断面図、 第５図は、他の従来例の問題点について説明する断面図
である。 〔符号の説明〕 １・・・半導体基板、 ２・・・絶縁膜、 ２ａ・・・開口部、 ３・・・オーミック導電膜、 ４・・・バリア導電膜、 ５．１３，１３ａ、１３ｂ、１４，１９．２２−Ａｌ膜
、 ６・・・麩、 ７・・・テーパ、 ８・・・Ｓ’ｒ基板（半導体基板）、 ９・・・ｎ型拡散層、 １０．１７．２１・・・Ｓｉｎ、膜（絶縁ＩＩ）、１０
ａ、２１ａ・・・開口部（コンタクトホール）、１）・
・・Ｔｉ膜（オーミック導電膜）、１２・・・ＴｉＮ膜
（バリア導電膜；第１の中間導電１）１り、 １５・・・５ｉＯｚ＃、 １６・・・Ａｌ膜（下部配線層）、 １７ａ・・・開口部（ビアホール）、 １８・・・第２の中間導電膜、 ２０・・・ｐ型拡散層。
Claims (3)
- （１）半導体基板上の絶縁膜にコンタクトホールを形成
する工程と、 前記コンタクトホールを被覆してＡｌ膜又はＡｌ合金膜
を形成する工程と、 前記Ａｌ膜又はＡｌ合金膜をエッチバックして前記コン
タクトホールの側壁に前記Ａｌ膜又はＡｌ合金膜を残存
する工程と、 前記コンタクトホールの側壁に残存するＡｌ膜又はＡｌ
合金膜を加熱により溶融・流動し、コンタクトホールの
底部を埋める工程と、 前記コンタクトホールを被覆して新たなＡｌ膜又はＡｌ
合金膜を形成する工程とを有する半導体装置の製造方法
。 - （２）半導体基板上の絶縁膜にコンタクトホールを形成
する工程と、 前記コンタクトホールを被覆してオーミック導電膜と、
バリア導電膜を含む第１の中間導電膜と、Ａｌ膜又はＡ
ｌ合金膜とを順次形成する工程と、前記Ａｌ膜又はＡｌ
合金膜をエッチバックして前記コンタクトホールの側壁
に前記Ａｌ膜又はＡｌ合金膜を残存するとともに、前記
コンタクトホールの底部に少なくとも前記バリア導電膜
を残存する工程と、 前記コンタクトホールの側壁に残存するＡｌ膜又はＡｌ
合金膜を加熱により溶融・流動し、前記コンタクトホー
ルの底部を埋める工程と、 前記コンタクトホールを被覆して新たなＡｌ膜又はＡｌ
合金膜を形成する工程とを有する半導体装置の製造方法
。 - （３）Ａｌ膜又はＡｌ合金膜からなる下部配線層を被覆
する絶縁膜にビアホールを形成する工程と、前記ビアホ
ールを被覆して、第２の中間導電膜と、新たなＡｌ膜又
はＡｌ合金膜とを順次形成する工程と、 前記新たなＡｌ膜又はＡｌ合金膜をエッチバックして前
記ビアホールの側壁に前記新たなＡｌ膜又はＡｌ合金膜
を残存するとともに、前記ビアホールの底部に第２の中
間導電膜を残存する工程と、前記ビアホールの側壁に残
存するＡｌ膜又はＡｌ合金膜を加熱により溶融・流動し
、前記ビアホールの底部を埋める工程と、 前記ビアホールを被覆してＡｌ膜又はＡｌ合金膜を形成
する工程とを有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30022090A JPH04171940A (ja) | 1990-11-06 | 1990-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30022090A JPH04171940A (ja) | 1990-11-06 | 1990-11-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04171940A true JPH04171940A (ja) | 1992-06-19 |
Family
ID=17882168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30022090A Pending JPH04171940A (ja) | 1990-11-06 | 1990-11-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04171940A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100237682B1 (ko) * | 1997-01-15 | 2000-01-15 | 윤종용 | 반도체 소자의 배선 형성 방법 |
| US6787468B2 (en) | 2001-01-08 | 2004-09-07 | Samsung Electronics Co., Ltd. | Method of fabricating metal lines in a semiconductor device |
-
1990
- 1990-11-06 JP JP30022090A patent/JPH04171940A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100237682B1 (ko) * | 1997-01-15 | 2000-01-15 | 윤종용 | 반도체 소자의 배선 형성 방법 |
| US6787468B2 (en) | 2001-01-08 | 2004-09-07 | Samsung Electronics Co., Ltd. | Method of fabricating metal lines in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3955644B2 (ja) | 半導体接続構成体及び方法 | |
| JPH08330505A (ja) | 集積回路相互接続部 | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| US5534730A (en) | Conductive layer connection structure of a semiconductor device and a method of manufacturing thereof | |
| JPH04171940A (ja) | 半導体装置の製造方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JPH05166753A (ja) | サブミクロンコンタクト用バリア金属プロセス | |
| JPH03191518A (ja) | 半導体装置およびその製造方法 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| KR0156126B1 (ko) | 반도체장치의 콘택형성방법 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP2891195B2 (ja) | 半導体装置の製造方法 | |
| JPH06236928A (ja) | 半導体装置およびその製造方法 | |
| JPH0228320A (ja) | 半導体装置の製造方法 | |
| JPH118304A (ja) | 半導体装置の製造方法 | |
| JPH10233395A (ja) | 半導体装置の配線およびその製造方法 | |
| JPS62179723A (ja) | 半導体装置の製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH0580139B2 (ja) | ||
| JPH09219449A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0429318A (ja) | 半導体装置の製造方法 | |
| JPH01230269A (ja) | 半導体集積回路装置 | |
| JPH06291082A (ja) | 半導体装置及びその製造方法 | |
| JPH05259113A (ja) | 半導体装置の導電層接続構造およびその製造方法 |