KR960035841A - 텅스텐/알루미늄층을 사용하는 집적회로 상호접속기 - Google Patents

텅스텐/알루미늄층을 사용하는 집적회로 상호접속기 Download PDF

Info

Publication number
KR960035841A
KR960035841A KR1019960009023A KR19960009023A KR960035841A KR 960035841 A KR960035841 A KR 960035841A KR 1019960009023 A KR1019960009023 A KR 1019960009023A KR 19960009023 A KR19960009023 A KR 19960009023A KR 960035841 A KR960035841 A KR 960035841A
Authority
KR
South Korea
Prior art keywords
layer
tungsten
barrier layer
conductive
integrated circuit
Prior art date
Application number
KR1019960009023A
Other languages
English (en)
Other versions
KR100424024B1 (ko
Inventor
클라우스 펠트너
Original Assignee
알베르트 발도르프, 롤프 옴케
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알베르트 발도르프, 롤프 옴케, 지멘스 악티엔게젤샤프트 filed Critical 알베르트 발도르프, 롤프 옴케
Publication of KR960035841A publication Critical patent/KR960035841A/ko
Application granted granted Critical
Publication of KR100424024B1 publication Critical patent/KR100424024B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 집적회로내의 적어도 두 개의 도전영역을 상호접속하는 개선된 집적회로 상호접속기와 개선된 상호접속을 실행하는 방법에 관한 것이다. 상호접속은 상호접속내에 그리고 도전영역 및 상호접속사이에 저접촉저항을 제공하기 위해 텅스텐층 및 장벽층을 포함한다. 상호접속은 또한 두개의 도전영역사이의 전류경로에 저 박막저항을 제공하는 알루미늄층을 포함한다. 따라서, 본 발명은 텅스텐 캡슐 알루미늄 상호접속의 장점과 모든 텅스텐 상호접속의 장점을 결합한다.

Description

텅스텐/알루미늄층을 사용하는 집적회로 상호접속기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 개선된 접촉저항 및 저박막 저항을 가진 본 발명에 따른 집적회로 상호접속에 대한 단면도.

Claims (21)

  1. 집적회로내의 적어도 두 개의 도전영역을 상호접속하고, 알루미늄층과, 상기 도전영역 및 상기 알루미늄층사이의 제1도전 장벽층과, 상기 알루미늄층위의 제2도전 장벽층과, 상기 제2장벽층위의 제1텅스텐층을 포함하는 집적회로 상호접속기에 있어서, 상기 상호접속의 접촉저항을 개선시키기 위해 상기 제1장벽층 및 상기 알루미늄층사이에 제2텅스텐층을 포함하는 것을 특징으로 하는 집적회로 상호접속기.
  2. 제1항에 있어서, 상기 제1 및 제2도전 장벽층은 티탄을 포함하는 것을 특징으로 하는 집적회로 상호접속기.
  3. 제1항에 있어서, 상기 제1 및 제2도전 장벽층은 질화티탄을 포함하는 것을 특징으로 하는 집적회로 상호접속기.
  4. 제2항에 있어서, 상기 제1 및 제2장벽층은 질화티탄을 더 포함하는 것을 특징으로 하는 집적회로 상호접속기.
  5. 제1항에 있어서, 상기 제1장벽층 및 상기 제1도전영역사이의 제3텅스텐 플러그와; 상기 제3텅스텐 플러그 및 상기 제1도전영역사이의 제3도전 장벽층과; 상기 제1장벽층 및 상기 제2도전영역사이의 제4텅스텐 플러그와; 상기 제4텅스텐 플러그 및 상기 제2도전영역사이의 제4장벽층과; 상기 제3 및 제4텅스텐 플러그사이의 유전체 영역을 더 포함하는 것을 특징으로 하는 집적회로 상호접속기.
  6. 제1항에 있어서, 전류경로는 상기 제1 및 제2도전영역사이에 형성되고, 상기 전류경로의 일부분은 상기 전류경로에 저 박막저항이 제공되도록 상기 알루미늄층내에 위치하는 것을 특징으로 하는 집적회로 상호접속기.
  7. 집적회로내의 적어도 제1 및 제2도전영역을 상호접속하고, 적어도 제1 및 제2텅스텐 플러그와, 상기 텅스텐 플러그사이에 배치된 유전체 영역과, 적어도 3개의 섹션, 즉 상기 제1도전영역 및 상기 제1텅스텐 플러그사이의 제1섹션, 상기 제2도전영역 및 상기 제2텅스텐 플러그사이의 제2섹션, 및 상기 유전체 영역위에 배치되고 상기 장벽층의 상기 제1 및 제2섹션을 결합하는 제3섹션으로 이루어진 제1도전장벽층과, 상기 제1텅스텐플러그 및 상기 제1장벽층 섹션사이의 제1알루미늄층과, 상기 제2텅스텐플러그 및 상기 제2장벽층 섹션사이의 제2알루미늄층과, 상기 제3장벽층 섹션위의 제3알루미늄층을 포함하는 집적회로 상호접속기에 있어서, 상기 상호접속의 접촉저항을 개선시키기 위해 상기 제1장벽층 및 상기 알루미늄층사이에 텅스텐을 포함하는것을 특징으로 하는 집적회로 상호접속기.
  8. 제7항에 있어서, 상기 유전체 영역은 이산화실리콘을 포함하는 것을 특징으로 하는 집적회로 상호접속기.
  9. 제7항에 있어서, 상기 제1장벽층의 상기 제2장벽층 섹션 및 상기 제2도전영역사이의 제2텅스텐층과; 상기 제1장벽층의 상기 제1장벽층 섹션 및 상기 제1도전영역사이의 제3텅스텐층과; 상기 제2텅스텐층 및 상기 제2도전영역사이의 제2도전 장벽층과; 상기 제3텅스텐층 및 상기 제1도전영역사이의 제3장벽층을 더 포함하는 것을 특징으로 하는 집적회로 상호접속기.
  10. 제7항에 있어서, 상기 알루미늄층위의 제2장벽층과; 상기 제2장벽층, 상기 알루미늄층, 및 상기 제1 및 제2텅스텐 플러그를 캡슐화하고 상기 제1 및 제2텅스텐 플러그와 통합된 상기 제2장벽층위의 제1텅스텐을 더 포함하는 것을 특징으로 하는 집적회로 상호접속기.
  11. 제10항에 있어서, 상기 제 1 및 제2텅스텐 플러그는 실린더형이고, 상기 제1텅스텐층은 상기 제1텅스텐 플러그 및 상기 제1알루미늄층을 둘러싸는 제1섹션과, 상기 제2텅스텐 플러그 및 상기 제2알루미늄층을 둘러싸는 제2섹션과, 상기 제1장벽층의 상기 제3섹션위에 배치된 제3섹션을 포함하는데, 상기 제1텅스텐층의 상기 제3섹션은 상기 제1텅스텐층의 상기 제1 및 제2섹션을 결합하고, 상기 제1장벽층의 상기 제1섹션은 상기 제1텅스텐층의 상기 제1섹션을 둘러싸고, 상기 제1장벽층의 상기 제2섹션은 상기 제1텅스텐층의 상기 제2섹션을 둘러싸는 것을 특징으로 하는 집적회로 상호접속기.
  12. 제11항에 있어서, 상기 집적회로의 유전체는 상기 상호접속을 둘러싸고, 상기 제1장벽층은 상기 상호접속의 주변을 형성하며 상기 상호접속을 둘러싸는 상기 유전체에 인접하는 것을 특징으로 하는 집적회로 상호접속기.
  13. 제12항에 있어서, 상기 유전체의 다른 개구내의 러너(runner)와, 상기 러너 및 상기 제2텅스텐층을 전기적으로 접속하는 수단을 더 포함하며, 상기 러너는, 상기 개구의 바닥표면 및 측벽표면을 덮는 제3도전 장벽층과; 상기 제3장벽층위의 제3텅스텐층과; 상기 제3텅스텐층위의 제4알루미늄층과; 상기 제4알루미늄층위의 제4도전 장벽층과; 상기 제3텅스텐층에 인접하고 상기 알루미늄층을 캡슐화하는, 상기 제4장벽층위의 제4텅스텐층을 포함하는 것을 특징으로 하는 집적회로 상호접속기.
  14. 집적회로내의 적어도 제1 및 제2도전영역을 상호접속하는 집적회로 상호접속기를 실행하는 방법에 있어서, 상기 집적회로의 유전체에 적어도 제1 및 제2바이어(via)홀을 형성하는 단계를 포함하는데, 상기 제1바이어 홀은 상기 제1도전영역으로 뻗으며, 상기 제2바이어 홀은 상기 제2도전영역을 뻗으며, 상기 바이어 홀사이의 상기 유전체내에 제1러너 개구를 형성하는 단계와; 상기 바이어 홀내의 상기 제1및 제2도전영역위에 그리고 상기 제1러너 개구내의 제3영역내에 제1도전 장벽층을 증착하는 단계와; 상기 장벽층위에 제1텅스텐층을 증착하는 단계와; 상기 제1텅스텐층위에 알루미늄층을 형성하는 단계와; 상기 알루미늄층위에 제2도전 장벽층을 증착하는 단계와; 상기 제2장벽층위에 제2텅스텐층을 증착하는 단계를 포함하는 것을 특징으로 하는 집적회로 상호접속기를 실행하는 방법.
  15. 제14항에 있어서, 상기 집적회로내의 제3도전 영역위에 제3도전 장벽층을 증착하는 중간단계와; 상기 집적회로내의 제4도전 영역위에 제4도전 장벽층을 증착하는 중간단계와; 상기 제3장벽층위에 상부 표면을 가진 제3텅스텐 플러그를 형성하는 중간단계와; 상기 제4장벽층위에 상부표면을 가진 제4텅스텐 플러그를 형성하는 중간단계를 더 포함하며, 상기 제3텅스텐 플러그의 상기 상부표면은 상기 집적회로의 상기 제1도전영역을 형성하며, 상기 제4텅스텐 플러그의 상기 상부표면은 상기 집적회로의 상기 제2도전영역을 형성하는 것을 특징으로 하는 집적회로 상호접속기를 실행하는 방법.
  16. 제14항에 있어서, 상기 유전체내에 제2러너 개구를 형성하는 더 포함하며, 상기 제1도전 장벽층은 상기 제2러너 개구내에 증착되고, 상기 제1텅스텐층은 상기 제2러너 개구내의 상기 장벽층위에 증착되고, 상기 알루미늄층은 상기 제2러너 개구내의 상기 제1텅스텐층위에 증착되고, 상기 제2장벽층은 상기 제2러너 개구내의 상기 알루미늄층위에 증착되고, 상기 제2텅스텐층은 상기 제2러너 개구내의 상기 제2장벽층위에 증착되고 상기 제2러너 개구내의 상기 알루미늄층을 캡슐화하는 것을 특징으로 하는 집적회로 상호접속기를 실행하는 방법.
  17. 제16항에 있어서, 상기 제1장벽층, 상기 제1텅스텐, 상기 알루미늄층, 상기 제2장벽층 및 상기 제2텅스텐층은 상기 제1 및 제2러너 개구사이의 영역내에 상기 유전체의 표면위에 증착되고, 상기 제2러너 개구내의 상기 층으로부터 상기 제1러너 개구내의 상기 층을 절연하도록 상기 제1 및 제2러너 개구사이의 상기 영역에서 상기 장벽층, 상기 알루미늄층 및 상기 텅스텐층을 폴리싱하는 단계를 더 포함하는 것을 특징으로 하는 집적회로 상호접속기를 실행하는 방법.
  18. 제14항에 있어서, 상기 제1 및 제2장벽층은 티탄을 포함하는 것을 특징으로 하는 집적회로 상호 접속기를 실행하는 방법.
  19. 제14항에 있어서, 상기 제1 및 제2장벽층은 질화티탄을 더 포함하는 것을 특징으로 하는 집적회로 상호 접속기를 실행하는 방법.
  20. 제14항에 있어서, 상기 제1텅스텐층을 증착하는 상기 단계는 이중 다마스크(dual damascen)공정에 의해 실행되는 것을 특징으로 하는 집적회로 상호 접속기를 실행하는 방법.
  21. 집적회로내의 적어도 두 개의 도전영역을 상호접속하는 집속회로 상호접속기에 있어서, 알루미늄층과; 제1도전 장벽층과; 상기 알루미늄층 및 상기 제1도전 장벽층사이의 제1텅스텐층을 포함하는데, 상기 제1도전 장벽층은 상기 도전영역 및 상기 제1텅스텐사이에 위치하며, 상기 알루미늄층위의 제2도전장벽층과; 상기 제2장벽층위의 제2텅스텐층을 포함하여, 상기 상호접속의 접촉저항이 개선되는 것을 특징으로 하는 집적회로 상호접속기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960009023A 1995-03-30 1996-03-29 텅스텐/알루미늄층을사용하는집적회로내부배선및그제조방법 KR100424024B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41355795A 1995-03-30 1995-03-30
US08/413557 1995-03-30

Publications (2)

Publication Number Publication Date
KR960035841A true KR960035841A (ko) 1996-10-28
KR100424024B1 KR100424024B1 (ko) 2004-06-23

Family

ID=23637690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009023A KR100424024B1 (ko) 1995-03-30 1996-03-29 텅스텐/알루미늄층을사용하는집적회로내부배선및그제조방법

Country Status (5)

Country Link
US (2) US5840625A (ko)
EP (1) EP0735585A3 (ko)
JP (1) JPH08330505A (ko)
KR (1) KR100424024B1 (ko)
TW (1) TW290731B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230392B1 (ko) 1996-12-05 1999-11-15 윤종용 반도체 소자의 콘택 플러그 형성방법
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
KR100243272B1 (ko) * 1996-12-20 2000-03-02 윤종용 반도체 소자의 콘택 플러그 형성방법
US6054768A (en) * 1997-10-02 2000-04-25 Micron Technology, Inc. Metal fill by treatment of mobility layers
US6281121B1 (en) * 1998-03-06 2001-08-28 Advanced Micro Devices, Inc. Damascene metal interconnects using highly directional deposition of barrier and/or seed layers including (III) filling metal
US6051496A (en) * 1998-09-17 2000-04-18 Taiwan Semiconductor Manufacturing Company Use of stop layer for chemical mechanical polishing of CU damascene
KR100546173B1 (ko) * 1998-09-21 2006-04-14 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
US6478976B1 (en) * 1998-12-30 2002-11-12 Stmicroelectronics, Inc. Apparatus and method for contacting a conductive layer
JP3048567B1 (ja) * 1999-02-18 2000-06-05 沖電気工業株式会社 半導体装置の製造方法
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
US6391761B1 (en) 1999-09-20 2002-05-21 Taiwan Semiconductor Manufacturing Company Method to form dual damascene structures using a linear passivation
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6812130B1 (en) 2000-02-09 2004-11-02 Infineon Technologies Ag Self-aligned dual damascene etch using a polymer
US6534866B1 (en) 2000-04-13 2003-03-18 Micron Technology, Inc. Dual damascene interconnect
JP4587604B2 (ja) * 2001-06-13 2010-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
JP3980387B2 (ja) * 2002-03-20 2007-09-26 富士通株式会社 容量検出型センサ及びその製造方法
US6888251B2 (en) * 2002-07-01 2005-05-03 International Business Machines Corporation Metal spacer in single and dual damascene processing
US8471390B2 (en) * 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
DE102006025405B4 (de) 2006-05-31 2018-03-29 Globalfoundries Inc. Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen
US20070283832A1 (en) * 2006-06-09 2007-12-13 Apple Computer, Inc. Imprint circuit patterning
US8723325B2 (en) * 2009-05-06 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of forming a pad structure having enhanced reliability
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US8569168B2 (en) 2012-02-13 2013-10-29 International Business Machines Corporation Dual-metal self-aligned wires and vias
KR102412440B1 (ko) * 2015-03-24 2022-06-23 베수비우스 유에스에이 코포레이션 설정된 천공 구조를 갖는 야금 용기 라이닝
CN108122820B (zh) 2016-11-29 2020-06-02 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US11705414B2 (en) * 2017-10-05 2023-07-18 Texas Instruments Incorporated Structure and method for semiconductor packaging
DE102019131909B4 (de) 2018-11-30 2024-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Vorrichtung und herstellungsverfahren

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107558A (ja) * 1987-10-20 1989-04-25 Matsushita Electric Ind Co Ltd 金属薄膜配線の製造方法
US4997789A (en) * 1988-10-31 1991-03-05 Texas Instruments Incorporated Aluminum contact etch mask and etchstop for tungsten etchback
US5202287A (en) * 1989-01-06 1993-04-13 International Business Machines Corporation Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
US5141897A (en) * 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
US5200539A (en) * 1990-08-27 1993-04-06 Louisiana State University Board Of Supervisors, A Governing Body Of Louisiana State University Agricultural And Mechanical College Homogeneous bimetallic hydroformylation catalysts, and processes utilizing these catalysts for conducting hydroformylation reactions
DE69102851T2 (de) * 1990-10-09 1995-02-16 Nippon Electric Co Verfahren zur Herstellung eines Ti/TiN/Al Kontaktes unter Benutzung eines reaktiven Zerstäubungsprozesses.
JPH04320330A (ja) * 1991-04-19 1992-11-11 Sharp Corp 半導体装置のコンタクト部の形成方法
US5192703A (en) * 1991-10-31 1993-03-09 Micron Technology, Inc. Method of making tungsten contact core stack capacitor
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5262354A (en) * 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
KR950006345B1 (ko) * 1992-05-16 1995-06-14 한국과학기술연구원 텅스텐질화박막을 베리어메탈로 이용한 실리콘 반도체소자의 알루미늄금속배선 형성방법
KR950011553B1 (ko) * 1992-06-16 1995-10-06 삼성전자주식회사 금속배선 형성방법

Also Published As

Publication number Publication date
EP0735585A3 (en) 1997-01-15
JPH08330505A (ja) 1996-12-13
KR100424024B1 (ko) 2004-06-23
EP0735585A2 (en) 1996-10-02
US5840625A (en) 1998-11-24
TW290731B (ko) 1996-11-11
US6016008A (en) 2000-01-18

Similar Documents

Publication Publication Date Title
KR960035841A (ko) 텅스텐/알루미늄층을 사용하는 집적회로 상호접속기
US6534868B2 (en) Semiconductor device and method for fabricating the same
US5451810A (en) Metal-to-metal antifuse structure
JP2002009248A (ja) キャパシタおよびその製造方法
US20020130417A1 (en) Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit
KR970004107A (ko) 필드 차단 격리부 및 보디 접촉부를 갖는 soi dram
WO2002078082A3 (en) Electronic structure
KR980005138A (ko) 평면상의 구리 야금에서 사용하기 위한 집적 패드 및 퓨즈 구조
KR960019665A (ko) 반도체 소자 제조 방법
JP2001267325A (ja) 低誘電率集積回路のクラック止めと酸素バリア
JP2971454B2 (ja) 半導体装置とその製造方法
JP2000040746A (ja) 半導体集積回路のフュ―ズの形成方法および半導体集積回路
KR100325784B1 (ko) 반도체소자의배선구조및그제조방법
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
US6809398B2 (en) Metal-to-metal antifuse structure and fabrication method
JPH08509841A (ja) 高い集積密度のための電流接続部分を有する半導体素子
US6974770B2 (en) Self-aligned mask to reduce cell layout area
US20040251552A1 (en) Semiconductor device and manufacturing method the same
KR19980079710A (ko) 금속 스페이서를 이용한 상호 접속과 그 제조 방법
KR960032748A (ko) 메모리셀의 축전기 배열상에 비트선 형성방법 및 비트선 배열
CN115274594B (zh) 一种半导体结构及其制作方法
US6201291B1 (en) Semiconductor device and method of manufacturing such a device
US20020151165A1 (en) Advanced interconnection for integrated circuits
EP0593529A1 (en) Programmable interconnect structures and programmable integrated circuits
JP2001035917A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee