JPH05218035A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05218035A JPH05218035A JP1797092A JP1797092A JPH05218035A JP H05218035 A JPH05218035 A JP H05218035A JP 1797092 A JP1797092 A JP 1797092A JP 1797092 A JP1797092 A JP 1797092A JP H05218035 A JPH05218035 A JP H05218035A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- ruo
- sio
- sputtering method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inorganic Compounds Of Heavy Metals (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 Ｓｉ基板１上のＳｉＯ2膜（ＢＰＳＧ）２上
にスパッタリング法で厚さ１００ｎｍのＲｕＯ2膜４を
形成した後、スパッタリング法で厚さ３００ｎｍのＣｕ
膜３を堆積し、次に、スパッタリング法で厚さ１００ｎ
ｍのＲｕＯ2膜４を形成する。続いて、この積層膜（Ｒ
ｕＯ2膜−Ｃｕ膜−ＲｕＯ2膜）をパターニングして配線
を形成する。 【効果】 ＳｉＯ2中へのＣｕの拡散が抑制でき、密着
性が向上し、高信頼性、かつ低抵抗配線が形成できる。
にスパッタリング法で厚さ１００ｎｍのＲｕＯ2膜４を
形成した後、スパッタリング法で厚さ３００ｎｍのＣｕ
膜３を堆積し、次に、スパッタリング法で厚さ１００ｎ
ｍのＲｕＯ2膜４を形成する。続いて、この積層膜（Ｒ
ｕＯ2膜−Ｃｕ膜−ＲｕＯ2膜）をパターニングして配線
を形成する。 【効果】 ＳｉＯ2中へのＣｕの拡散が抑制でき、密着
性が向上し、高信頼性、かつ低抵抗配線が形成できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。特に、配線の形成方法に関するものである。
関する。特に、配線の形成方法に関するものである。
【０００２】
【従来の技術】ＬＳＩの微細化に伴い、従来のＡｌ合金
による配線は、エレクトロマイグレーションやストレス
マイグレーションの点から、限界をむかえつつある。Ｕ
ＬＳＩの微細かつ高信頼配線材料として、Ａｌ合金より
低抵抗で、且つ物性的にＡｌよりマイグレーション耐性
の高いＣｕが有望である。
による配線は、エレクトロマイグレーションやストレス
マイグレーションの点から、限界をむかえつつある。Ｕ
ＬＳＩの微細かつ高信頼配線材料として、Ａｌ合金より
低抵抗で、且つ物性的にＡｌよりマイグレーション耐性
の高いＣｕが有望である。
【０００３】
【発明が解決しようとする課題】しかしながら、Ｃｕ
は、ＳｉＯ2やＳｉ中への拡散が速く、またＳｉＯ2との
密着性が悪いなどの問題をもつ。この発明は上記の事情
を考慮してなされたもので、高信頼配線を得ることを目
的とする。
は、ＳｉＯ2やＳｉ中への拡散が速く、またＳｉＯ2との
密着性が悪いなどの問題をもつ。この発明は上記の事情
を考慮してなされたもので、高信頼配線を得ることを目
的とする。
【０００４】
【課題を解決するための手段】ＲｕＯ2は酸化物である
が抵抗が低く、スパッタリング法またはＣＶＤ法により
堆積できる。Ｃｕ配線のバリアメタルとしてＲｕＯ2を
Ｃｕの下に、また配線の上部にＳｉＯ2がくる場合はＣ
ｕの上にもＲｕＯ2を堆積し、続いて、この積層膜をパ
ターニングして配線を形成する。Ｃｕは、スパッタリン
グ法またはＣＶＤ法により堆積できる。
が抵抗が低く、スパッタリング法またはＣＶＤ法により
堆積できる。Ｃｕ配線のバリアメタルとしてＲｕＯ2を
Ｃｕの下に、また配線の上部にＳｉＯ2がくる場合はＣ
ｕの上にもＲｕＯ2を堆積し、続いて、この積層膜をパ
ターニングして配線を形成する。Ｃｕは、スパッタリン
グ法またはＣＶＤ法により堆積できる。
【０００５】
【作用】上記のように、ＳｉＯ2とＣｕとの間にＲｕＯ2
膜を形成することで、ＳｉＯ2中へのＣｕの拡散が抑制
でき、また密着性が向上し、高信頼性かつ低抵抗配線が
得られる。
膜を形成することで、ＳｉＯ2中へのＣｕの拡散が抑制
でき、また密着性が向上し、高信頼性かつ低抵抗配線が
得られる。
【０００６】
【実施例】以下、この発明の実施例を図面を用いて説明
するが、この発明は以下の実施例に限定されるものでは
ない。
するが、この発明は以下の実施例に限定されるものでは
ない。
【０００７】図２に示すように、Ｓｉ基板１上のＳｉＯ
2膜（ＢＰＳＧ）２上に直接Ｃｕ膜３を堆積した場合、
ＳｉＯ2中へＣｕが拡散してしまい、また、密着性も劣
っている。
2膜（ＢＰＳＧ）２上に直接Ｃｕ膜３を堆積した場合、
ＳｉＯ2中へＣｕが拡散してしまい、また、密着性も劣
っている。
【０００８】そこで、図１に示すように、Ｓｉ基板１上
のＳｉＯ2膜（ＢＰＳＧ）２上にスパッタリング法で厚
さ１００ｎｍのＲｕＯ2膜４を形成した後、スパッタリ
ング法で厚さ３００ｎｍのＣｕ膜３を堆積し、次に、ス
パッタリング法で厚さ１００ｎｍのＲｕＯ2膜４を形成
する。続いて、この積層膜（ＲｕＯ2膜−Ｃｕ膜−Ｒｕ
Ｏ2膜）をパターニングして配線を形成する。
のＳｉＯ2膜（ＢＰＳＧ）２上にスパッタリング法で厚
さ１００ｎｍのＲｕＯ2膜４を形成した後、スパッタリ
ング法で厚さ３００ｎｍのＣｕ膜３を堆積し、次に、ス
パッタリング法で厚さ１００ｎｍのＲｕＯ2膜４を形成
する。続いて、この積層膜（ＲｕＯ2膜−Ｃｕ膜−Ｒｕ
Ｏ2膜）をパターニングして配線を形成する。
【０００９】上記実施例においては、Ｃｕ膜３の上部に
もＲｕＯ2膜４を形成しているが、Ｃｕ膜上部にＳｉＯ2
膜が形成されない場合は上部のＲｕＯ2膜は不要であ
る。また、ＲｕＯ2膜の形成はＣＶＤ法によってもよ
い。さらに、Ｃｕ膜の形成もＣＶＤ法によってもよい。
もＲｕＯ2膜４を形成しているが、Ｃｕ膜上部にＳｉＯ2
膜が形成されない場合は上部のＲｕＯ2膜は不要であ
る。また、ＲｕＯ2膜の形成はＣＶＤ法によってもよ
い。さらに、Ｃｕ膜の形成もＣＶＤ法によってもよい。
【００１０】
【発明の効果】以上に説明したように、本発明によれ
ば、ＳｉＯ2中へのＣｕの拡散が抑制でき、また密着性
が向上し、高信頼性かつ低抵抗配線が形成できる。
ば、ＳｉＯ2中へのＣｕの拡散が抑制でき、また密着性
が向上し、高信頼性かつ低抵抗配線が形成できる。
【図１】本発明の一実施例の説明に供する断面図であ
る。
る。
【図２】従来技術の説明に供する断面図である。
１ Ｓｉ基板 ２ ＳｉＯ2膜（ＢＰＳＧ） ３ Ｃｕ膜 ４ ＲｕＯ2膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 ３０１ Ｚ 7738−4Ｍ
Claims (1)
- 【請求項１】 Ｃｕ配線のバリアメタルとしてＲｕＯ2
をＣｕの下にスパッタリング法またはＣＶＤ法により堆
積し、配線を形成することを特徴とする、半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1797092A JPH05218035A (ja) | 1992-02-04 | 1992-02-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1797092A JPH05218035A (ja) | 1992-02-04 | 1992-02-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218035A true JPH05218035A (ja) | 1993-08-27 |
Family
ID=11958593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1797092A Pending JPH05218035A (ja) | 1992-02-04 | 1992-02-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218035A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333248B1 (en) | 1999-11-11 | 2001-12-25 | Nec Corporation | Method of fabricating a semiconductor device |
| WO2005119751A1 (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
-
1992
- 1992-02-04 JP JP1797092A patent/JPH05218035A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333248B1 (en) | 1999-11-11 | 2001-12-25 | Nec Corporation | Method of fabricating a semiconductor device |
| WO2005119751A1 (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| US7659626B2 (en) | 2004-06-03 | 2010-02-09 | Panasonic Corporation | Semiconductor device including a barrier metal film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6329961A (ja) | 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路 | |
| US5953628A (en) | Method for forming wiring for a semiconductor device | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH05218035A (ja) | 半導体装置の製造方法 | |
| KR970067708A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH06310512A (ja) | Ｃｕ配線およびその形成方法 | |
| US5091340A (en) | Method for forming multilayer wirings on a semiconductor device | |
| JPH031570A (ja) | 半導体装置接続用接点スタツド構造 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPS60227469A (ja) | 半導体装置 | |
| JP2590738B2 (ja) | 半導体装置及びその製造方法 | |
| JP2803940B2 (ja) | 半導体装置 | |
| JPH0434947A (ja) | 配線形成方法 | |
| TW296464B (en) | Method of manufacturing chess board scribed line of integrated circuit | |
| JPH0555203A (ja) | 半導体装置 | |
| KR970030393A (ko) | 반도체 장치의 제조방법 | |
| JPH0567686A (ja) | 半導体装置配線 | |
| JPS62241373A (ja) | 半導体装置 | |
| JPH03245532A (ja) | 半導体装置の製造方法 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPH02140955A (ja) | 半導体装置 | |
| JPH05243228A (ja) | 配線構造 | |
| JPH03171732A (ja) | 半導体装置 | |
| JPS61216321A (ja) | 半導体装置の製造方法 | |
| JPH0574950A (ja) | 半導体装置の製造方法 |