JPH07101730B2 - 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路 - Google Patents

薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路

Info

Publication number
JPH07101730B2
JPH07101730B2 JP62173102A JP17310287A JPH07101730B2 JP H07101730 B2 JPH07101730 B2 JP H07101730B2 JP 62173102 A JP62173102 A JP 62173102A JP 17310287 A JP17310287 A JP 17310287A JP H07101730 B2 JPH07101730 B2 JP H07101730B2
Authority
JP
Japan
Prior art keywords
layer
thin film
passive circuit
film passive
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62173102A
Other languages
English (en)
Other versions
JPS6329961A (ja
Inventor
ジァンピエロ・フェッラリス
アントニオ・テルサルビ
Original Assignee
ジーメンス・テレコミュニカツィオ−ニ・ソチエタ・ペル・アノニマ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジーメンス・テレコミュニカツィオ−ニ・ソチエタ・ペル・アノニマ filed Critical ジーメンス・テレコミュニカツィオ−ニ・ソチエタ・ペル・アノニマ
Publication of JPS6329961A publication Critical patent/JPS6329961A/ja
Publication of JPH07101730B2 publication Critical patent/JPH07101730B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base

Description

【発明の詳細な説明】 本発明は抵抗層の異なる抵抗線を備えた薄膜受動回路の
製造方法、およびその方法で製造される受動回路に係
る。
薄膜受動回路において、層抵抗の異なる２種類の抵抗線
を同一基板上に実現する必要性が周知となっている。
最近の技術では、抵抗の大きい方の抵抗線を抵抗率の高
い第１材料から成る単層の薄膜で形成し、抵抗の小さい
方の抵抗線を抵抗率の低い第２材料から成る層で形成し
て、前記の薄膜層に積層する方法により、このような回
路を達成している。
１つの技術によると、抵抗率の高い材料をセラミック金
属合金（CERMET）とし、抵抗率の低い材料をニッケル・
クロム合金とする。
もう１つの技術によると、抵抗率の低い材料をチタン・
パラジウム合金とし、抵抗率の高い材料を窒化タンタル
（Ta2N）とする。
どちらの技術も非常に複雑でコストの高い長大な製造工
程を要するという欠点がある。特に第１材料の堆積後に
写真食刻を要するのが問題である。
本発明の目的は、現在周知となっている技術による場合
に比較して高速かつ簡単で経済的な方法で高収益製造の
できる、層抵抗の異なる抵抗線を備えた薄膜受動回路を
実現することである。
本発明によると、下層として抵抗率の高い第１のドープ
又はドーピングエージェントで処理したタンタルを使用
し、上層として抵抗率の低い第２のドープ又はドーピン
グエージェントで処理したチタンを使用することを主な
特徴とする方法によって前記の目的が達成される。
この方法ではチタンと両立性のある２種類の材料を積層
した後、別々にドープ処理し、選択的に化学エッチング
を行なって、その場合に応じて抵抗の大きい単層抵抗線
と抵抗の小さい２層抵抗線を実現することができる。
本発明の方法のもう１つの重要な特徴によると、チタン
層の上に薄いパラジウム層を積層する。するとこのパラ
ジウム層が障壁層の働きをして、その後に積層する導電
層にチタンが拡散するのを防止する。
このため、チタンは有害な拡散を生じることなく導電層
の接着層として作用できるようになる。
次に添付図面を参照しながら、本発明の方法の詳細につ
いて説明することにする。
第１図に示したように、絶縁性基板１（アルミニウム，
石英，ガラス）の上にまず、抵抗率350〜450μΩ・cmの
窒素および酸素でドープしたタンタル（すなわちタンタ
ル・オキシニトリド、Ta−０−Ｎ）層２を真空陰極スパ
ッタリングによって厚さほぼ300Åに堆積する。
次に同じ真空サイクルにおいて抵抗率200〜250μΩ・c
m、厚さほぼ1000Åの窒素でドープしたチタン（すなわ
ち窒化チタンTiN）層３を真空陰極スパッタリングによ
ってその上に形成する。
やはり同じ真空サイクルにおいて、パラジウム層４を真
空陰極スパッタリングによって形成する。この層は下層
のチタン層３に対する拡散を防止する障壁層として機能
する（第３図）。
このように形成した構造体の上に厚いホトレジスト層５
を形成し（第４図）、その後、導体を形成すべき所定領
域に露光および現像によって第１の窓６を設ける（第５
図）。
第１の窓６の領域を洗浄し、ホトレジスト５をオーブン
内で乾燥した後、上記領域に金を電着して配線７を形成
する（第６図）。
次にホトレジスト層５を除去し（第７図）、続いてパラ
ジウム４、窒化チタン３、タンタル・オキシニトリド２
を配線７の保護の無い領域から化学エッチングにより除
去する（第８図）。
こうして得た構造体の全面を厚いホトレジスト層８で被
覆し（第９図）、該ホトレジスト層に露光と現像により
第２の窓９を設け（第10図）、化学的にエッチングして
高抵抗率の抵抗線を獲得したい領域の導体７を露出す
る。
このような抵抗線を形成するために、被覆されていない
領域の金層７、パラジウム層４、チタン層３を選択的に
化学エッチングする。この時、別個にドープした下層の
タンタル層２はエッチングに耐えて厚さほぼ300Å、抵
抗率350〜450μΩ・cmの抵抗線10を形成する（第11
図）。
残留ホトレジスト層８を除去し（第12図）、新たに厚い
ホトレジスト層11を設け（第13図）、該ホトレジスト層
に抵抗率の低い抵抗線の形成領域と一致させて第３の窓
12を露光と現像により形成する（第14図）。
前記形成領域において、金層７とパラジウム層４を化学
エッチングにより選択除去する一方、チタン３とタンタ
ル２の重合層をそのまま残して厚さ約1000Å、抵抗率20
0〜250μΩ・cmの抵抗線13を形成する（第15図）。
その後ホトレジスト11を除去して第16,17図に示す最終
構造体、すなわち絶縁基板１、配線７、それぞれ高抵抗
と低抵抗の２層で構成される抵抗線10,13とから成る受
動回路が構成される。
最後にこの回路を洗浄し、循環空気オーブンにおいて30
0〜340℃で抵抗層10,13を酸化することにより該抵抗体
の安定化を行なう。
本発明による方法およびその方法によって製造される回
路の主な利点を要約すると次のようになる：（１）チタ
ンとタンタルが両立性であるためこれらを接触させたま
まとし、別個にドーピングをすることでそれぞれを選択
的に化学エッチングすることもできるため、チタンのみ
所要時に所要個所を除去して抵抗の大きい抵抗線を形成
することができる、（２）チタンが２つの抵抗層とその
上の導電層との間で接着層として働き、それと同時にパ
ラジウムが障壁層として働いてチタンが導体の金の中に
拡散するのを防止する、（３）１回の真空サイクルでい
くつかの抵抗層を陰極スパッタリングによって堆積する
ので、基本的金属化速度が非常に速くなる、（４）全体
的に非常に簡単で高速の方法であり、特に２つの抵抗層
は、窒化物とタンタルを用いる技術によって薄膜受動回
路の製造に用いる標準的サイクルに１回の写真食刻段階
を加えるだけで獲得できるようになる。この技術は既に
使用されている材料と設備を使用できるため大きな節約
になることを意味する。
【図面の簡単な説明】
第１〜16図は本発明による方法の各工程を示す垂直断面
図である。 第17図は第１〜16図に示した方法の終了時に得られる受
動回路の一部分を示す平面図である。 １……基板、２……下層抵抗層、３……上層抵抗層、４
……パラジウム層（障壁層）、７……配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 27/04 Ｈ０５Ｋ 1/16 Ｃ 7726−4Ｅ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】高抵抗率を有する下層（２）として第１の
    ドーピングエージェントで処理したタンタルを使用し、
    低抵抗率を有する上層（３）として第２のドーピングエ
    ージェントで処理したチタンを使用することを特徴とす
    る低抵抗率の上層（３）と高抵抗率の下層（２）とを積
    層して形成される抵抗線を備えた薄膜受動回路の製造方
    法。
  2. 【請求項２】前記第１のドーピングエージェントが窒素
    と酸素から成ることを特徴とする特許請求の範囲第１項
    に記載の薄膜受動回路の製造方法。
  3. 【請求項３】前記第２のドーピングエージェントが窒素
    から成ることを特徴とする特許請求の範囲第１項に記載
    の薄膜受動回路の製造方法。
  4. 【請求項４】前記下層（２）の方が前記上層（３）より
    薄いことを特徴とする特許請求の範囲第１項に記載の薄
    膜受動回路の製造方法。
  5. 【請求項５】前記上下抵抗層（2,3）の一部分の上に導
    電性材料から成る厚い層（７）を積層して配線を形成す
    ることを特徴とする特許請求の範囲第１項に記載の薄膜
    受動回路の製造方法。
  6. 【請求項６】前記導電性材料を金とすることを特徴とす
    る特許請求の範囲第１項に記載の薄膜受動回路の製造方
    法。
  7. 【請求項７】前記上下抵抗層（2,3）と前記導電層
    （７）の間に、チタンが導電性材料の中に拡散するのを
    防止する障壁層の機能を有するパラジウム層（４）を介
    在させることを特徴とする特許請求の範囲第５項に記載
    の薄膜受動回路の製造方法。
  8. 【請求項８】前記タンタル層（２）とチタン層（３）を
    １回の真空サイクルで堆積することを特徴とする特許請
    求の範囲第１項に記載の薄膜受動回路の製造方法。
  9. 【請求項９】前記タンタル層（２）とチタン層（３）と
    パラジウム層（４）を１回の真空サイクルで堆積するこ
    とを特徴とする特許請求の範囲第７項に記載の薄膜受動
    回路の製造方法。
  10. 【請求項１０】（Ａ）真空中で陰極スパッタリングを行
    なって絶縁性基板（１）上に抵抗率が高く厚さの薄い窒
    素および酸素でドープした下層タンタル層（２）を形成
    する工程と、 （Ｂ）同じ真空サイクルにおいて真空陰極スパッタリン
    グを行なって抵抗率が低い窒素でドープした上層チタン
    層（３）を厚く形成する工程と、 （Ｃ）同じ真空サイクルにおいて真空陰極スパッタリン
    グを行なってパラジウム層（４）を形成する工程と、 （Ｄ）ホトレジスト層（５）を厚く堆積し、このホトレ
    ジスト（５）に第１の窓（６）を開口する工程と、 （Ｅ）前記第１の窓（６）によって限定される領域に導
    電性材料（７）を堆積する工程と、 （Ｆ）ホトレジスト（５）を除去する工程と、 （Ｇ）前記導電性材料（７）によって被覆されていない
    領域においてパラジウム（４）、チタン（３）およびタ
    ンタル（２）を除去する工程と、 （Ｈ）ホトレジスト（８）を厚く堆積してこのホトレジ
    スト（８）に第２の窓（９）を開口する工程と、 （Ｉ）前記第２の窓（９）によって限定される領域にお
    いて導電性材料（７）、パラジウム（４）およびチタン
    （３）を化学エッチングにより選択的に除去する工程
    と、 （Ｌ）ホトレジスト（８）を除去し、別のホトレジスト
    （11）を厚く堆積してこのホトレジスト（11）に第３の
    窓（12）を開口する工程と、 （Ｍ）前記第３の窓（12）によって限定される領域にお
    いて導電性材料（７）とパラジウム（４）を化学エッチ
    ングにより選択的に除去する工程と、 （Ｎ）ホトレジスト（11）を除去する工程とを上記の順
    序で含むことを特徴とする特許請求の範囲第１項に記載
    の薄膜受動回路の製造方法。
  11. 【請求項１１】抵抗の大きい方の抵抗線（10）が高抵抗
    率の第１の材料（２）から成る単層で形成され、抵抗の
    小さい方の抵抗線（13）が前記高抵抗率の第１の材料
    （２）に低抵抗率の第２の材料（３）を積層して形成さ
    れる多重層から成り、前記第１の材料（２）が第１のド
    ーピングエージェントで処理されたタンタルから成り、
    前記第２の材料（３）が第２のドーピングエージェント
    で処理されたチタンから成ることを特徴とする層抵抗の
    異なる抵抗線を備えた薄膜受動回路。
  12. 【請求項１２】前記第１のドーピングエージェントが窒
    素と酸素から成ることを特徴とする特許請求の範囲第11
    項に記載の薄膜受動回路。
  13. 【請求項１３】前記第２のドーピングエージェントが窒
    素から成ることを特徴とする特許請求の範囲第11項に記
    載の薄膜受動回路。
  14. 【請求項１４】前記抵抗層（2,3）の一部分の上に積層
    されるパラジウム層（４）と、前記パラジウム層（４）
    に積層される導電性材料層（７）をさらに含むことを特
    徴とする特許請求の範囲第11項に記載の薄膜受動回路。
JP62173102A 1986-07-15 1987-07-13 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路 Expired - Lifetime JPH07101730B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT21126/86A IT1197776B (it) 1986-07-15 1986-07-15 Processo per l'ottenimento di circuiti passivi a strato sottile con linee resistive a differenti resistenze di strato e circuito passivo realizzato con il processo suddetto
IT21126A/86 1986-07-15

Publications (2)

Publication Number Publication Date
JPS6329961A JPS6329961A (ja) 1988-02-08
JPH07101730B2 true JPH07101730B2 (ja) 1995-11-01

Family

ID=11177117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62173102A Expired - Lifetime JPH07101730B2 (ja) 1986-07-15 1987-07-13 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路

Country Status (7)

Country Link
US (1) US5152869A (ja)
EP (1) EP0256568B1 (ja)
JP (1) JPH07101730B2 (ja)
DE (1) DE3772900D1 (ja)
GR (1) GR3003237T3 (ja)
IT (1) IT1197776B (ja)
NO (1) NO173037C (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1197776B (it) * 1986-07-15 1988-12-06 Gte Telecom Spa Processo per l'ottenimento di circuiti passivi a strato sottile con linee resistive a differenti resistenze di strato e circuito passivo realizzato con il processo suddetto
IT1216135B (it) * 1988-03-18 1990-02-22 Sits Soc It Telecom Siemens Dielettrico mediante deposizioni in processo per la realizzazione di vuoto di metalli, e relativo fori metallizzati in un substrato prodotto ottenuto.
US5310965A (en) * 1991-08-28 1994-05-10 Nec Corporation Multi-level wiring structure having an organic interlayer insulating film
US5288951A (en) * 1992-10-30 1994-02-22 At&T Bell Laboratories Copper-based metallizations for hybrid integrated circuits
US5352331A (en) * 1993-12-07 1994-10-04 Trw Inc. Cermet etch technique for integrated circuits
EP0697723A3 (en) * 1994-08-15 1997-04-16 Ibm Method of metallizing an insulating layer
US6498385B1 (en) 1999-09-01 2002-12-24 International Business Machines Corporation Post-fuse blow corrosion prevention structure for copper fuses
DE10039710B4 (de) * 2000-08-14 2017-06-22 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
US6475400B2 (en) 2001-02-26 2002-11-05 Trw Inc. Method for controlling the sheet resistance of thin film resistors
DE10213940A1 (de) * 2002-03-28 2003-10-30 Bosch Gmbh Robert Verfahren zur Herstellung einer auf einem Substrat aufgebauten Dünnschichtanordnung, insbesondere Sensoranordnung sowie eine Dünnschichtanordnung
TWI266568B (en) * 2004-03-08 2006-11-11 Brain Power Co Method for manufacturing embedded thin film resistor on printed circuit board
US7199016B2 (en) * 2004-08-13 2007-04-03 Raytheon Company Integrated circuit resistor
JP2009295346A (ja) * 2008-06-03 2009-12-17 Hitachi Cable Ltd 電気接点層付金属材及びその製造方法
US8242876B2 (en) 2008-09-17 2012-08-14 Stmicroelectronics, Inc. Dual thin film precision resistance trimming
US8659085B2 (en) 2010-08-24 2014-02-25 Stmicroelectronics Pte Ltd. Lateral connection for a via-less thin film resistor
US8436426B2 (en) * 2010-08-24 2013-05-07 Stmicroelectronics Pte Ltd. Multi-layer via-less thin film resistor
US8400257B2 (en) 2010-08-24 2013-03-19 Stmicroelectronics Pte Ltd Via-less thin film resistor with a dielectric cap
US8927909B2 (en) 2010-10-11 2015-01-06 Stmicroelectronics, Inc. Closed loop temperature controlled circuit to improve device stability
US8809861B2 (en) 2010-12-29 2014-08-19 Stmicroelectronics Pte Ltd. Thin film metal-dielectric-metal transistor
US9159413B2 (en) 2010-12-29 2015-10-13 Stmicroelectronics Pte Ltd. Thermo programmable resistor based ROM
US8981527B2 (en) * 2011-08-23 2015-03-17 United Microelectronics Corp. Resistor and manufacturing method thereof
US8526214B2 (en) 2011-11-15 2013-09-03 Stmicroelectronics Pte Ltd. Resistor thin film MTP memory
US9140735B2 (en) 2013-05-03 2015-09-22 Infineon Technologies Ag Integration of current measurement in wiring structure of an electronic circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3423821A (en) * 1965-03-18 1969-01-28 Hitachi Ltd Method of producing thin film integrated circuits
US4112196A (en) * 1977-01-24 1978-09-05 National Micronetics, Inc. Beam lead arrangement for microelectronic devices
JPS55162254A (en) * 1979-06-05 1980-12-17 Nec Corp Composite integrated circuit
US4226932A (en) * 1979-07-05 1980-10-07 Gte Automatic Electric Laboratories Incorporated Titanium nitride as one layer of a multi-layered coating intended to be etched
JPS57113264A (en) * 1980-12-29 1982-07-14 Fujitsu Ltd Manufacture of mis type capacitor
DE3200983A1 (de) * 1982-01-14 1983-07-21 Siemens AG, 1000 Berlin und 8000 München Elektrisches netzwerk
IT1197776B (it) * 1986-07-15 1988-12-06 Gte Telecom Spa Processo per l'ottenimento di circuiti passivi a strato sottile con linee resistive a differenti resistenze di strato e circuito passivo realizzato con il processo suddetto
US4801469A (en) * 1986-08-07 1989-01-31 The United States Of America As Represented By The Department Of Energy Process for obtaining multiple sheet resistances for thin film hybrid microcircuit resistors

Also Published As

Publication number Publication date
NO872916D0 (no) 1987-07-13
IT1197776B (it) 1988-12-06
EP0256568A2 (en) 1988-02-24
EP0256568A3 (en) 1988-08-10
GR3003237T3 (en) 1993-02-17
JPS6329961A (ja) 1988-02-08
NO173037B (no) 1993-07-05
US5152869A (en) 1992-10-06
NO173037C (no) 1993-10-13
NO872916L (no) 1988-01-18
IT8621126A0 (it) 1986-07-15
DE3772900D1 (de) 1991-10-17
IT8621126A1 (it) 1988-01-15
EP0256568B1 (en) 1991-09-11

Similar Documents

Publication Publication Date Title
JPH07101730B2 (ja) 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路
JP2825606B2 (ja) 集積回路用コンデンサおよびその製造方法
US4434544A (en) Multilayer circuit and process for manufacturing the same
US3657029A (en) Platinum thin-film metallization method
US4070501A (en) Forming self-aligned via holes in thin film interconnection systems
US6391775B1 (en) Method of forming embedded copper interconnections and embedded copper interconnection structure
JPH07307385A (ja) 半導体素子の多層金属配線の形成方法
JPH06168944A (ja) 半導体装置およびその製造方法
JP3111466B2 (ja) メッキ配線層を備えた半導体装置の製造方法
JP3021683B2 (ja) 集積回路用配線
JPH04127454A (ja) 半導体装置
JP3340578B2 (ja) 半導体装置の多層配線及びその製造方法
KR100186985B1 (ko) 반도체 소자의 콘택홀 매립 금속배선 형성방법
JP2998454B2 (ja) 半導体装置の製造方法
JP2803940B2 (ja) 半導体装置
JPH0786209A (ja) 半導体装置の製造方法
JPH05275543A (ja) 半導体装置の製造方法
JPH0338832A (ja) 半導体装置の配線構造
JP2797367B2 (ja) 半導体集積回路装置の製造方法
JP3052425B2 (ja) 半導体装置の配線
JPH0666313B2 (ja) 半導体装置の製造法
JPH05144768A (ja) 半導体装置の製造方法
JPH0786397A (ja) 半導体装置の製造方法
JPH05114613A (ja) アクテイブマトリツクス基板およびその製造方法
JPH04317332A (ja) 半導体装置及びその製造方法