JPH05114613A - アクテイブマトリツクス基板およびその製造方法 - Google Patents
アクテイブマトリツクス基板およびその製造方法Info
- Publication number
- JPH05114613A JPH05114613A JP27567691A JP27567691A JPH05114613A JP H05114613 A JPH05114613 A JP H05114613A JP 27567691 A JP27567691 A JP 27567691A JP 27567691 A JP27567691 A JP 27567691A JP H05114613 A JPH05114613 A JP H05114613A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- substrate
- active matrix
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 トランジスタが形成される基板１の表面に凹
状溝１ａを形成し、この凹状溝１ａに走査信号配線およ
びトランジスタのゲート電極となる第一の導電層２を形
成する。 【効果】 第一の導電層２の線幅を細くしたままで第一
の導電層２の膜厚を厚くでき、第一の導電層２の導電性
を高めることができるとともに、この第一の導電層２上
に形成される各層が段差になって断線や微細な亀裂が発
生することを防止できる。もって、信号の遅延などがな
く、高精細化できる。
状溝１ａを形成し、この凹状溝１ａに走査信号配線およ
びトランジスタのゲート電極となる第一の導電層２を形
成する。 【効果】 第一の導電層２の線幅を細くしたままで第一
の導電層２の膜厚を厚くでき、第一の導電層２の導電性
を高めることができるとともに、この第一の導電層２上
に形成される各層が段差になって断線や微細な亀裂が発
生することを防止できる。もって、信号の遅延などがな
く、高精細化できる。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリックス
基板およびその製造方法に関し、特にアクティブマトリ
ックス型液晶表示装置などに用いられるアクティブマト
リックス基板とその製造方法に関する。
基板およびその製造方法に関し、特にアクティブマトリ
ックス型液晶表示装置などに用いられるアクティブマト
リックス基板とその製造方法に関する。
【０００２】
【従来の技術】従来のアクティブマトリックス基板を図
３に示す。図３において、３１はガラスなどから成る基
板、３２は走査信号配線およびゲート電極となる第一の
導電層、３３はゲート絶縁膜となる絶縁層、３４はチャ
ネルとなる第一の半導体層、３５はオーミックコンタク
ト層となる第二の半導体層、３６は画像信号配線および
ソース・ドレイン電極となる第二の導電層であり、第一
の半導体層３４上には、ソース・ドレイン電極３６と第
二の半導体層３５をエッチングして分割する際のエッチ
ングのストッパー層３７が設けられており、このエッチ
ングのストッパー層３７は、例えば窒化シリコン膜など
で形成される。
３に示す。図３において、３１はガラスなどから成る基
板、３２は走査信号配線およびゲート電極となる第一の
導電層、３３はゲート絶縁膜となる絶縁層、３４はチャ
ネルとなる第一の半導体層、３５はオーミックコンタク
ト層となる第二の半導体層、３６は画像信号配線および
ソース・ドレイン電極となる第二の導電層であり、第一
の半導体層３４上には、ソース・ドレイン電極３６と第
二の半導体層３５をエッチングして分割する際のエッチ
ングのストッパー層３７が設けられており、このエッチ
ングのストッパー層３７は、例えば窒化シリコン膜など
で形成される。
【０００３】このアクティブマトリックス基板は、ゲー
ト電極２に走査信号を供給して、ソース・ドレイン電極
３６間を導通させるとともに、ドレイン電極３６から第
一の半導体層３４、およびソース電極３６を経由して、
このソース電極３６に接続された画素電極（不図示）に
画像信号を供給するものである。
ト電極２に走査信号を供給して、ソース・ドレイン電極
３６間を導通させるとともに、ドレイン電極３６から第
一の半導体層３４、およびソース電極３６を経由して、
このソース電極３６に接続された画素電極（不図示）に
画像信号を供給するものである。
【０００４】上述の第一の導電層３２は、タンタル（Ｔ
ａ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）などから
成るが、その形成においては、基板１上の全面に上述の
ような金属材料を真空蒸着法やスパッタリング法などで
被着し、次いでこの金属層の所定部分だけが残るように
他の部分をエッチング除去することにより形成してい
た。
ａ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）などから
成るが、その形成においては、基板１上の全面に上述の
ような金属材料を真空蒸着法やスパッタリング法などで
被着し、次いでこの金属層の所定部分だけが残るように
他の部分をエッチング除去することにより形成してい
た。
【０００５】
【発明が解決しようとする問題点】ところが、この従来
のアクティブマトリックス基板では、第一の導電層３２
を厚み１０００Å程度の膜厚に形成するため、膜厚が薄
くて充分な導電性が得られず、駆動回路（不図示）から
遠方になるにつれて信号の遅延が発生するとういう問題
があった。第一の導電層３２の導電性を高めるには、導
電率の高い金属材料を用いるか、第一の導電層３２の線
幅を広くするか、第一の導電層３２の膜厚を厚くすれば
よい。ところが、導電率の高い金属材料を用いることは
他の構成材料との関係から制限され、線幅を広くするこ
とは基板１上で第一の導電層３２の占める面積が大きく
なって画素部分が小さくなり、さらに膜厚を厚くするこ
とは第一の導電層３２上に形成される各層の段差が大き
くなって断線や微細な亀裂（クラック）の発生を誘発す
るという問題があった。
のアクティブマトリックス基板では、第一の導電層３２
を厚み１０００Å程度の膜厚に形成するため、膜厚が薄
くて充分な導電性が得られず、駆動回路（不図示）から
遠方になるにつれて信号の遅延が発生するとういう問題
があった。第一の導電層３２の導電性を高めるには、導
電率の高い金属材料を用いるか、第一の導電層３２の線
幅を広くするか、第一の導電層３２の膜厚を厚くすれば
よい。ところが、導電率の高い金属材料を用いることは
他の構成材料との関係から制限され、線幅を広くするこ
とは基板１上で第一の導電層３２の占める面積が大きく
なって画素部分が小さくなり、さらに膜厚を厚くするこ
とは第一の導電層３２上に形成される各層の段差が大き
くなって断線や微細な亀裂（クラック）の発生を誘発す
るという問題があった。
【０００６】
【問題点を解決するための手段】本発明は、このような
問題点に鑑みてなされたものであり、その特徴とすると
ころは、基板上に走査信号配線およびゲート電極となる
第一の導電層、ゲート絶縁膜となる絶縁層、チャネルと
なる第一の半導体層、オーミックコンタクト層となる第
二の半導体層、画像信号配線およびソース・ドレイン電
極となる第二の導電層を形成して成るアクティブマトリ
ックス基板において、前記基板の表面に凹状溝を形成
し、この凹状溝に前記第一の導電層を形成した点にあ
る。また、基板上に形成した凹状溝に走査信号配線とゲ
ート電極となる第一の導電層を形成し、この第一の導電
層上に、ゲート絶縁膜となる絶縁層、チャネルとなる第
一の半導体層、オーミックコンタクト層となる第二の半
導体層、ソース・ドレイン電極となる第二の導電層を順
次積層して成るアクティブマトリックス基板の製造方法
において、前記凹状溝と第一の導電層を、基板表面の所
定部分が露出するようにレジスト膜を被着して露出箇所
をエッチングすることによって凹状溝を形成するととも
に、前記レジスト膜が被着された状態で第一の金属層を
被着し、しかる後前記レジスト膜を剥離して形成する点
にある。
問題点に鑑みてなされたものであり、その特徴とすると
ころは、基板上に走査信号配線およびゲート電極となる
第一の導電層、ゲート絶縁膜となる絶縁層、チャネルと
なる第一の半導体層、オーミックコンタクト層となる第
二の半導体層、画像信号配線およびソース・ドレイン電
極となる第二の導電層を形成して成るアクティブマトリ
ックス基板において、前記基板の表面に凹状溝を形成
し、この凹状溝に前記第一の導電層を形成した点にあ
る。また、基板上に形成した凹状溝に走査信号配線とゲ
ート電極となる第一の導電層を形成し、この第一の導電
層上に、ゲート絶縁膜となる絶縁層、チャネルとなる第
一の半導体層、オーミックコンタクト層となる第二の半
導体層、ソース・ドレイン電極となる第二の導電層を順
次積層して成るアクティブマトリックス基板の製造方法
において、前記凹状溝と第一の導電層を、基板表面の所
定部分が露出するようにレジスト膜を被着して露出箇所
をエッチングすることによって凹状溝を形成するととも
に、前記レジスト膜が被着された状態で第一の金属層を
被着し、しかる後前記レジスト膜を剥離して形成する点
にある。
【０００７】
【作用】上述のように構成することにより、第一の導電
層の線幅を細くしたままで第一の導電層の膜厚を厚くで
き、もって第一の導電層の導電性を高めることができる
とともに、第一の導電層の膜厚を基板の凹状溝の厚みと
同一にでき、この第一の導電層上に形成される各層が段
差になって断線や微細な亀裂が発生することを防止でき
る。もって、信号の遅延などを極力抑えたアクティブマ
トリックス基板となる。
層の線幅を細くしたままで第一の導電層の膜厚を厚くで
き、もって第一の導電層の導電性を高めることができる
とともに、第一の導電層の膜厚を基板の凹状溝の厚みと
同一にでき、この第一の導電層上に形成される各層が段
差になって断線や微細な亀裂が発生することを防止でき
る。もって、信号の遅延などを極力抑えたアクティブマ
トリックス基板となる。
【０００８】
【実施例】以下、本発明を添付図面に基づき詳細に説明
する。図１は、本発明に係るアクティブマトリックス基
板の一実施例を示す断面図であり、１は基板、２は第一
の導電層、３は絶縁層、４は第一の半導体層、５は第二
の半導体層、６は第二の導電層、７はエッチングのスト
ッパー層である。
する。図１は、本発明に係るアクティブマトリックス基
板の一実施例を示す断面図であり、１は基板、２は第一
の導電層、３は絶縁層、４は第一の半導体層、５は第二
の半導体層、６は第二の導電層、７はエッチングのスト
ッパー層である。
【０００９】前記基板１は、＃７０５９などのガラス基
板から成り、所定部分には凹状溝１ａが形成されてい
る。この凹状溝１ａは、幅５μｍ、深さ１μｍ程度のも
のであり、パターン形状は第一の導電層２のパターン形
状と同一である。
板から成り、所定部分には凹状溝１ａが形成されてい
る。この凹状溝１ａは、幅５μｍ、深さ１μｍ程度のも
のであり、パターン形状は第一の導電層２のパターン形
状と同一である。
【００１０】前記基板１の凹状溝１ａ部分には、第一の
導電層２が形成される。この第一の導電層２は、走査信
号配線とゲート電極となるものであり、タンタル（Ｔ
ａ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン
（Ｔｉ）などで形成される。
導電層２が形成される。この第一の導電層２は、走査信
号配線とゲート電極となるものであり、タンタル（Ｔ
ａ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン
（Ｔｉ）などで形成される。
【００１１】この第一の導電層２の表面は、後述する画
像信号配線と短絡することなどがないように陽極酸化膜
などを形成しておくことが望ましい。なお、この第一の
導電層２は、一層構造のものに限らず、銅（Ｃｕ）や銀
（Ａｇ）など導電率の高い金属材料を下層にして、上述
のような耐薬品性のある金属材料を上層にする二層構造
のものでもよい。
像信号配線と短絡することなどがないように陽極酸化膜
などを形成しておくことが望ましい。なお、この第一の
導電層２は、一層構造のものに限らず、銅（Ｃｕ）や銀
（Ａｇ）など導電率の高い金属材料を下層にして、上述
のような耐薬品性のある金属材料を上層にする二層構造
のものでもよい。
【００１２】前記第一の導電層２上には、ゲート絶縁膜
となる絶縁層３が形成されている。この絶縁層３は、例
えば窒化シリコン膜（ＳｉＮX ）あるいは酸化タンタル
膜（ＴａＯX ）と窒化シリコン膜との二層膜などで構成
される。この絶縁層３は、プラズマＣＶＤ法やスパッタ
リング法などで厚み２０００〜４０００Å程度に形成さ
れる。
となる絶縁層３が形成されている。この絶縁層３は、例
えば窒化シリコン膜（ＳｉＮX ）あるいは酸化タンタル
膜（ＴａＯX ）と窒化シリコン膜との二層膜などで構成
される。この絶縁層３は、プラズマＣＶＤ法やスパッタ
リング法などで厚み２０００〜４０００Å程度に形成さ
れる。
【００１３】前記絶縁層３上には、第一の半導体層４が
形成されている。この第一の半導体層４は、ｉ型のアモ
ルファスシリコン層などで構成され、トランジスタのチ
ャネルとなる。この第一の半導体層４は、キャリアガス
とシランガス（ＳｉＨ4 ）を用いたプラズマＣＶＤ法な
どで厚み１００〜１０００Å程度に形成される。
形成されている。この第一の半導体層４は、ｉ型のアモ
ルファスシリコン層などで構成され、トランジスタのチ
ャネルとなる。この第一の半導体層４は、キャリアガス
とシランガス（ＳｉＨ4 ）を用いたプラズマＣＶＤ法な
どで厚み１００〜１０００Å程度に形成される。
【００１４】前記第一の半導体層４上には、第二の半導
体層５が形成されている。この第二の半導体層５は、ｎ
+ 型のアモルファスシリコン層などで構成され、トラン
ジスタのオーミックコンタクト層となる。この第二の半
導体層５は、キャリアガスとシランガス（ＳｉＨ4 ）に
半導体用不純物を供給するためのジボランガス（Ｓｉ2
Ｈ6 ）などを混入させたプラズマＣＶＤ法などで厚み１
０００Å程度に形成される。
体層５が形成されている。この第二の半導体層５は、ｎ
+ 型のアモルファスシリコン層などで構成され、トラン
ジスタのオーミックコンタクト層となる。この第二の半
導体層５は、キャリアガスとシランガス（ＳｉＨ4 ）に
半導体用不純物を供給するためのジボランガス（Ｓｉ2
Ｈ6 ）などを混入させたプラズマＣＶＤ法などで厚み１
０００Å程度に形成される。
【００１５】前記第二の半導体層５上には、画像信号配
線およびソース・ドレイン電極となる第二の導電層６が
形成されている。この第二の導電層６は、タンタル、ア
ルミニウム、クロム、チタンなどで形成され、スパッタ
リング法や真空蒸着法などで厚み１０００〜２０００Å
程度に形成される。
線およびソース・ドレイン電極となる第二の導電層６が
形成されている。この第二の導電層６は、タンタル、ア
ルミニウム、クロム、チタンなどで形成され、スパッタ
リング法や真空蒸着法などで厚み１０００〜２０００Å
程度に形成される。
【００１６】なお、前記第一の半導体層４と第二の半導
体層５との間の中央部分には、窒化シリコン膜などから
成るエッチングのストッパー層７が形成されている。す
なわち、トランジスタのソース・ドレインをエッチング
によって分割する際に、第一の半導体層４がエッチング
されて消失しないように保護するとともに、第二の半導
体層５が残ってトランジスタのオフ電流が上昇しないよ
うにするために、第二の半導体層５を完全にエッチング
するとともに、第一の半導体層４は全くエッチングされ
ないようにするものである。
体層５との間の中央部分には、窒化シリコン膜などから
成るエッチングのストッパー層７が形成されている。す
なわち、トランジスタのソース・ドレインをエッチング
によって分割する際に、第一の半導体層４がエッチング
されて消失しないように保護するとともに、第二の半導
体層５が残ってトランジスタのオフ電流が上昇しないよ
うにするために、第二の半導体層５を完全にエッチング
するとともに、第一の半導体層４は全くエッチングされ
ないようにするものである。
【００１７】また、図示していないが、トランジスタ上
には、必要に応じて窒化シリコン膜などから成るパシベ
ーション膜が形成される。
には、必要に応じて窒化シリコン膜などから成るパシベ
ーション膜が形成される。
【００１８】図２に、基板１の凹状溝１ａと第一の導電
層２の形成方法を示す。まず、同図（ａ）に示すよう
に、基板１の裏面側全面に保護膜１１を形成する。この
保護膜１１は、酸化タンタル膜（ＴａＯX ）などから成
り、スパッタリング法などで厚み１０００〜３０００Å
程度に形成される。次に、同図（ｂ）に示すように、基
板１の表面側にポリマーなどから成るレジスト膜１２を
被着して、基板１の表面側の所定部分が露出するように
レジスト膜１２の所定部分を剥離させる。次に、同図
（ｃ）に示すように、沸酸などのエッチング液を用いて
基板１の露出した表面部分を深さ１μｍ程度エッチング
して、基板１の表面部分に凹状溝１ａを形成する。な
お、基板１の裏面は保護膜１１で被覆されていることか
ら、エッチングされることはない。次に、同図（ｄ）に
示すように、基板１の凹状溝１ａ部分とレジスト膜１２
上に、タンタル、アルミニウム、クロム、チタンなどの
金属材料を真空蒸着法やスパッタリング法で被着させ
る。最後に、同図（ｅ）に示すように、金属材料が被着
したレジスト膜１２を金属材料が被着したまま基板１か
ら剥離させる。このとき、基板１に形成された凹状溝１
ａ内に、第一の導電層２が形成された状態になる。この
レジスト膜１２は、アセトンなどで剥離する。なお、保
護膜１１は、酸化タンタルなどの透明材料で形成される
ことから剥離する必要はない。上述のように凹状溝１ａ
と第一の導電層２を形成すると、同一のレジスト膜１２
で形成でき、凹状溝１ａと第一の導電層２を工程を複雑
化させることなく形成できる。
層２の形成方法を示す。まず、同図（ａ）に示すよう
に、基板１の裏面側全面に保護膜１１を形成する。この
保護膜１１は、酸化タンタル膜（ＴａＯX ）などから成
り、スパッタリング法などで厚み１０００〜３０００Å
程度に形成される。次に、同図（ｂ）に示すように、基
板１の表面側にポリマーなどから成るレジスト膜１２を
被着して、基板１の表面側の所定部分が露出するように
レジスト膜１２の所定部分を剥離させる。次に、同図
（ｃ）に示すように、沸酸などのエッチング液を用いて
基板１の露出した表面部分を深さ１μｍ程度エッチング
して、基板１の表面部分に凹状溝１ａを形成する。な
お、基板１の裏面は保護膜１１で被覆されていることか
ら、エッチングされることはない。次に、同図（ｄ）に
示すように、基板１の凹状溝１ａ部分とレジスト膜１２
上に、タンタル、アルミニウム、クロム、チタンなどの
金属材料を真空蒸着法やスパッタリング法で被着させ
る。最後に、同図（ｅ）に示すように、金属材料が被着
したレジスト膜１２を金属材料が被着したまま基板１か
ら剥離させる。このとき、基板１に形成された凹状溝１
ａ内に、第一の導電層２が形成された状態になる。この
レジスト膜１２は、アセトンなどで剥離する。なお、保
護膜１１は、酸化タンタルなどの透明材料で形成される
ことから剥離する必要はない。上述のように凹状溝１ａ
と第一の導電層２を形成すると、同一のレジスト膜１２
で形成でき、凹状溝１ａと第一の導電層２を工程を複雑
化させることなく形成できる。
【００１９】
【発明の効果】以上のように、本発明に係るアクティブ
マトリックス基板によれば、基板の表面に凹状溝を形成
し、この凹状溝に走査信号配線およびゲート電極となる
第一の導電層を形成することから、第一の導電層の線幅
を細くしたままで第一の導電層の膜厚を厚くでき、第一
の導電層の導電性を高めることができるとともに、第一
の導電層の膜厚を基板の凹状溝の厚みと同一にでき、こ
の第一の導電層上に形成される各層が段差になって断線
や微細な亀裂が発生することを防止できる。もって、信
号の遅延などがない、高精細化したアクティブマトリッ
クス基板を提供することがきる。また、本発明に係るア
クティブマトリックス基板の製造方法によれば、基板表
面の所定部分が露出するようにレジスト膜を被着して露
出箇所をエッチングすることによって基板の表面に凹状
溝を形成するとともに、このレジスト膜が被着した状態
で第一の金属層を被着した後にこのレジスト膜を剥離す
ることから、凹状溝と第一の導電層を同一のレジスト膜
で形成でき、工程を複雑化させることなく形成できる。
マトリックス基板によれば、基板の表面に凹状溝を形成
し、この凹状溝に走査信号配線およびゲート電極となる
第一の導電層を形成することから、第一の導電層の線幅
を細くしたままで第一の導電層の膜厚を厚くでき、第一
の導電層の導電性を高めることができるとともに、第一
の導電層の膜厚を基板の凹状溝の厚みと同一にでき、こ
の第一の導電層上に形成される各層が段差になって断線
や微細な亀裂が発生することを防止できる。もって、信
号の遅延などがない、高精細化したアクティブマトリッ
クス基板を提供することがきる。また、本発明に係るア
クティブマトリックス基板の製造方法によれば、基板表
面の所定部分が露出するようにレジスト膜を被着して露
出箇所をエッチングすることによって基板の表面に凹状
溝を形成するとともに、このレジスト膜が被着した状態
で第一の金属層を被着した後にこのレジスト膜を剥離す
ることから、凹状溝と第一の導電層を同一のレジスト膜
で形成でき、工程を複雑化させることなく形成できる。
【図１】本発明に係るアクティブマトリックス基板の一
実施例を示す図である。
実施例を示す図である。
【図２】（ａ）〜（ｅ）は、本発明に係るアクティブマ
トリックス基板の製造方法の一実施例を示す図である。
トリックス基板の製造方法の一実施例を示す図である。
【図３】従来のアクティブマトリックス基板を示す図で
ある。
ある。
１・・・基板、１ａ・・・凹状溝、２・・・第一の導電
層、３・・・絶縁層、４・・・第一の半導体層、５・・
・第二の半導体層、６・・・第二の導電層。
層、３・・・絶縁層、４・・・第一の半導体層、５・・
・第二の半導体層、６・・・第二の導電層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ａ 8728−4Ｍ
Claims (2)
- 【請求項１】 基板上に走査信号配線およびゲート電極
となる第一の導電層、ゲート絶縁膜となる絶縁層、チャ
ネルとなる第一の半導体層、オーミックコンタクト層と
なる第二の半導体層、画像信号配線およびソース・ドレ
イン電極となる第二の導電層を形成して成るアクティブ
マトリックス基板において、前記基板の表面に凹状溝を
形成し、この凹状溝に前記第一の導電層を形成したこと
を特徴とするアクティブマトリックス基板。 - 【請求項２】 基板上に形成した凹状溝に走査信号配線
とゲート電極となる第一の導電層を形成し、この第一の
導電層上に、ゲート絶縁膜となる絶縁層、チャネルとな
る第一の半導体層、オーミックコンタクト層となる第二
の半導体層、ソース・ドレイン電極となる第二の導電層
を順次積層して成るアクティブマトリックス基板の製造
方法において、前記凹状溝と第一の導電層を、基板表面
の所定部分が露出するようにレジスト膜を被着して露出
箇所をエッチングすることによって凹状溝を形成すると
ともに、前記レジスト膜が被着された状態で第一の金属
層を被着し、しかる後前記レジスト膜を剥離して形成す
ることを特徴とするアクティブマトリックス基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27567691A JPH05114613A (ja) | 1991-10-23 | 1991-10-23 | アクテイブマトリツクス基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27567691A JPH05114613A (ja) | 1991-10-23 | 1991-10-23 | アクテイブマトリツクス基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114613A true JPH05114613A (ja) | 1993-05-07 |
Family
ID=17558795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27567691A Pending JPH05114613A (ja) | 1991-10-23 | 1991-10-23 | アクテイブマトリツクス基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114613A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000081636A (ja) * | 1998-09-03 | 2000-03-21 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| JP2006258965A (ja) * | 2005-03-15 | 2006-09-28 | Nec Lcd Technologies Ltd | 液晶表示装置及びその製造方法 |
-
1991
- 1991-10-23 JP JP27567691A patent/JPH05114613A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000081636A (ja) * | 1998-09-03 | 2000-03-21 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| JP2006258965A (ja) * | 2005-03-15 | 2006-09-28 | Nec Lcd Technologies Ltd | 液晶表示装置及びその製造方法 |
| JP4543385B2 (ja) * | 2005-03-15 | 2010-09-15 | 日本電気株式会社 | 液晶表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897479B2 (en) | ITO film contact structure, TFT substrate and manufacture thereof | |
| US5066106A (en) | Liquid crystal display device having redundant buses | |
| KR100314201B1 (ko) | 박막트랜지스터형액정표시장치및그제조방법 | |
| US20070040954A1 (en) | Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| US7599037B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| GB2169746A (en) | Thin film transistor | |
| US5660971A (en) | Thin film device and a method for fabricating the same | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JPH0580650B2 (ja) | ||
| KR101085450B1 (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| JP2866516B2 (ja) | アクティブマトリックス基板およびその製造方法 | |
| JPH05114613A (ja) | アクテイブマトリツクス基板およびその製造方法 | |
| JPH08179362A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH07147410A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| KR100601175B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPH09260668A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6087272A (en) | Method of producing thin film transistor | |
| JP2604386B2 (ja) | 薄膜トランジスタパネル | |
| JPH06230425A (ja) | 液晶表示装置及びその製造方法 | |
| KR100897720B1 (ko) | 액정표시장치의 제조방법 | |
| KR100508036B1 (ko) | 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법 | |
| JPH06294973A (ja) | 液晶表示装置用アレイ基板 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| JPH04366923A (ja) | 薄膜トランジスタアレイの製造方法 |