JPH0434947A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH0434947A
JPH0434947A JP2140866A JP14086690A JPH0434947A JP H0434947 A JPH0434947 A JP H0434947A JP 2140866 A JP2140866 A JP 2140866A JP 14086690 A JP14086690 A JP 14086690A JP H0434947 A JPH0434947 A JP H0434947A
Authority
JP
Japan
Prior art keywords
layer
wiring
gold
implanted
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2140866A
Other languages
English (en)
Inventor
Hiroyuki Moriya
博之 守屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2140866A priority Critical patent/JPH0434947A/ja
Publication of JPH0434947A publication Critical patent/JPH0434947A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線形成方法に関し、特に、アルミニウム配
線を金によりボンディングして配線を形成する配線形成
方法に関する。
〔発明の概要〕
本発明は、アルミニウム配線を金によりボンディングす
る配線形成方法において、アルミニウム配線層表面以外
の部分にアルゴン等の不活性原子をイオン注入した層を
形成し、その後金によるボンディングを行うことによっ
て、該不活性原子イオン注入層をアルミニウムと金の合
金生成のストッパ層とし、もって該合金が層間膜等の下
地層に悪影響を及ぼすことを防止したものである。
〔従来の技術〕
従来より半導体装置等の電子材料の分野では、アルミニ
ウム（以下適宜Ａｉと記す）から成る電極等のＡ！配線
は、金線でボンディングされている０例えば、第９図に
略示するように、パッドと称される／ｌ配線の接続部１
ａに、金線２１をワイヤボンディングする場合、接続部
（パッド）ｌａは、金によるボンディング部２で接続さ
れる。
〔発明が解決しようとする問題点〕
ところで、上記のようにボンディングして配線を形成す
る場合、金線２１と接続されるＡｆｆｉ配線１の下部に
は、一般に、第１０図に示すように眉間膜３が形成され
ている０例えば、層間膜３が、Ｓｉｎ！等の絶縁材料か
ら形成されている。
金線２１とＡｌ配線１とのボンディングは、第１０図に
示す如く、金のボンディング部２が／ｌ配線１のＡｊ！
と合金化し、これにより強固な接続がなされるものと考
えられる。この金とＡｊ！との合金部を符号４で示す、
ところがこの合金化が下地の層間膜３にまで達し、合金
部４が第１０図のように層間膜３の所まで来ると、図に
３１で模式的に示すクラックが入るなど、層間膜３にダ
メージが生ずることがある０合金化によるストレスのた
めと考えられる。
このように眉間膜３に損傷が与えられると、信頼性が損
なわれるなどのおそれがあり、これを避けることが強く
望まれる。
本発明は上記問題点を解決して、ＡＩｌ配線を金により
ボンディングする場合も、下地層例えば下地層間膜に悪
影響を及ぼさないようにした配線形成方法を提供するこ
とを目的とする。
〔問題点を解決するための手段及び作用〕上述した問題
点は、アルミニウム配線を金によりボンディングする配
線形成方法において、金によりボンディングされるべき
アルミニウム配線層の、ボンディングされるアルミニウ
ム配線層表面以外の部分に不活性原子をイオン注入した
層を形成し、その後金によるボンディングを行うことを
特徴とする配線形成方法によって、解決される。
本発明の構成について、後記詳述する本発明の一実施例
を示す第１図を参照して説明すると、次のとおりである
。
本発明においては、まず、第１図に例示の如（、金によ
りボンディングされるべきアルミニウム配線層１の、ボ
ンディングされるアルミニウム配線層表面（図中１３で
例示する部分）以外の部分に、不活性原子をイオン注入
した層５を形成する。その後金によるボンディングを行
う、このようにすると、該不活性原子注入層５が金とＡ
ｌの合金化のストッパとなって、第２図に示すように合
金部４は眉間！Ｉ３までは達しない、よって、従来技術
にみられたような眉間＠３の損傷（第１０図参照）を防
止できる。
第１図図示の例は、第１層Ａ　ｆ　１１と、第２層Ａ　
ｆ　１２の２層よりＡｌ配線層ｌを形成し、アルゴンを
第１層ＡＩ！１１の上面にイオン注入してここに不活性
原子注入層５を形成した例であるが、勿論、７Ｍ配線層
ｌを１層とし、その表面以外に不活性原子注入層５を形
成するのでもよい（後記説明する第４図の例参照）。
アルミニウム配線層に不活性原子がイオン注入された層
が、／Ｉｆと金との合金化を阻止するように機能する理
由は必ずしも明らかではない。小山、濱嶋、菅野による
報告ｒＤＣバイアススパッタＡｌ膜の膜賞と信幀性」　
（月刊Ｓｅｓ＋１ｃｏｎｄｕｃｔｏｒＷｏｒｌｄ　１９
８Ｂ、　２．　Ｐ７７〜）によると、Ａｒ”イオンによ
りＡ！結晶が微細化される事実が述べられている（同報
告の図７参照）が、不活性原子のイオン注入によりこの
ような微細化が起こり、これが合金化を妨げる作用を示
すのではないかと考えられる。但しこれは、推定の域を
出ない。しかしいずれにしても、不活性原子のイオン注
入により、金とＡ／！の合金化が阻止され、下地の眉間
膜等への悪影響を防止できるのである。
〔実施例〕
以下本発明について、その実施例を、図面を参照して説
明する。なお、当然のことではあるが、本発明は以下に
述べる実施例により限定されるものではない。
実施例−１ この実施例は、本発明を半導体素子の配線形成方法に具
体化したものである。
本実施例では、層間膜３上に、まず、第１の／１層１１
を形成する。次にこのＡ１．層１１にＡｒをイオン注入
（ｔｏｎ　ｉｍｐｌａｎｔａｔｉｏｎ）する、このイオ
ン注入は該第１のＡ１１層１１の表面にイオン打ちこみ
するのでよい、厳密に表面でなくても、第１のＡｉ層１
１のいずれかの部分に層状に注入されていればよ（、特
別に制御する必要はない０表面にイオン注入するのが、
エネルギー制御上容易である。
これにより不活性原子（ここではＡｒ）注入層５が形成
される。
Ａｒは、注入部が少なくとも１原子数％程度となるよう
にそのイオン注入を行う。
次に第２のＡＰ層１２を形成する。第１．第２の１層１
１．１２により、本実施例におけるＡＩｌ配線層１が構
成される。これにより第１図に示す構造とする。
この構造のＡｌ配線層１は、この表面に金をボンディン
グした場合に、Ａｒを含む膜である不活性原子注入層５
により金とＡｌとの合金化が止まり、第２図に示す合金
部４のようになるので、下地層間膜３を傷つけることが
ない。
また、不活性原子注入層５はＡ１．配線層１の表面には
形成されていないので、ボンディングに悪影響が生じる
ことはない。
上記例ではイオン注入する不活性原子としてＡｒを用い
たが、その他Ｘｅ、Ｋｒ等でもよい（各実施例について
同じ）。
実施例−２ 上記実施例−１は、単一の配線層をなすＡｆ配線層１内
にＡｒイオン注入層を形成した例であるが、本実施例は
、別の配線層を構成する２つのＡＩ！、配線１０．２０
について、その境界に不活性原子注入層５を形成したも
のである。
即ち、第１のＡ２配線１０をバターニングして形成した
後、上部層間膜６（パッジベージロン膜として機能する
ものであってよい）の形成、及び開口部形成を行い、こ
の後Ａｒのイオン注入を行って第１のＡｌ配線１０の表
面に不活性原子注入Ｎ５を形成する０次いで第２の、ｌ
配線２０を形成する。
これにより第３図の構成とする。
本実施例においては、上部層間膜６をマスクとしたイオ
ン注入がなされ、よって２つのＡｊ！配線１０、２０を
有する配線構造を形成する場合に、第２のＡｉ配線２０
形成前にＡｒのイオン注入工程を１工程加えるだけでよ
く、工程として簡単である。
実施例−３ 本実施例は、アルミニウム配線層が１層の場合の例であ
る。
本実施例では、まず、Ａｌ層を形成し、これをＡ［配線
層１とし、該Ａｌ配線層１にアルゴンイオンを打ち込ん
で、Ａｌ配線層１の表面から深い位置にＡｒを多く含む
層を形成して、これを不活性原子注入層５として、第４
図の構造とする。イオン注入により形成すべき不活性原
子注入層５の深さ位置は、イオン注入のエネルギ制御に
より決定する。
上記Ａｒを多く含む層である不活性原子注入層５は、Ａ
Ｊと金との合金が起こりにくいので、この層が合金のス
トッパーとなり、実施例−１と同様の効果が得られる。
実施例−４ 本例は、金線とのボンディング部である接続パッド部分
にのみＡｒを打ち込んだ例である。第５図に示すような
構造であり、この例は、Ａ１層をバターニングしてＡｌ
配線層１を形成した後、パッジベージロン膜である上部
層間膜６を形成し、該上部層間膜６に接続用の開口６１
を形成した後、この層間ｌ！！６をマスクにＡｒを打ち
込んだ例である。この例では、開口６１の部分、つまり
接続パッド部分にのみイオン注入を行うことができ、か
つ、容易な工程で不活性原子注入層５を得ることができ
る。
実施例−５ 本実施例は、実施例−１〜４のようにＡｒをイオン注入
したＡｆｆｉ配線層の、最外層Ａ２配線層について、そ
のパフシベーシゴン構造を改良した例である。
本実施例は、眉間膜３上の上層（最外層）Ａｌ配線層１
をおおって保護するパンシベーシッン構造として、ＣＶ
Ｄ法等によりＳｉ０１層６１を形成し、その上にＳＯＧ
等の平坦化層７を形成して、最外層をプラズマＣＶＤ法
等による５ｉＮ（シリコンナイトライド）層６２とした
ものである（第６図）。
本実施例によれば、平坦化層７を介在させてＳｉＯ□層
６１及びＳｉＮ層６２によりパッシベーション膜を形成
したので、パッシベーション膜のカバレッジ（被覆性）
が良好である。即ち半導体素子のパッシベーション膜は
、一般に、Ｎａ”のゲッタリングなどの目的で、ＰＳＧ
やＰ−３ｉＮの単層膜か、あるいはＰＳＧの吸湿性を考
慮して、ＰＳＧとＰ−３ｉＮの複合膜とすることが多か
ったが、かかる従来技術では配線の増大につれて配線の
アスペクト比が太き（なりカバレッジ良くバッジベージ
ロン膜を形成するのが麹しくなっていたのに対し、本例
の構造ではカバレッジを良好にできる。
またＣ　Ｖ　Ｄ−Ｓｉｎ、で平坦化層を挟んだ構造の従
来例の場合、Ｓｔｏｗは吸湿性で信頼性に劣るのである
が、本実施例は上層をＳｉＮ層６２としたので、耐湿性
が向上している。かつ、下層と上層をともにシリコン窒
化膜で形成する従来構造であると、下層が窒化膜である
ことにより、ホットキャリアの寿命が短くなることがわ
かったので、下層をＳｉｎ１層６１として耐ホツトキャ
リア性を確保したものである。
ＳｉＮは、一般に５ｉＨａやＮＨ，を原料ガスとして成
膜されるため、その形成過程で不可避的にＨを含み、こ
のＨの影響で界面からホットエレクトロンが入り、ホッ
トキャリア耐性が落ち、長期的に見ると信頼性が落ちる
。ＳｉＮにこのような問題が生じることについて、ＷＩ
ＬＬＩＡＭ　Ｈ，５ＴＩＮＥＢＡＵＧＨ。
ＪＲ，ｅｔ、　ａｌ、”ｃｏｒｒｅｌａｔｉｏｎ　ｏｆ
　Ｇｍ　Ｄｅｇｒａｄａｔｉｏｎ　ｏｆＳｕｂｓｉｃｒ
ｏｍｅｔｅｒ　　ＭＯ５ＦＥＴ’ｓ　　ｗｉｔｈ　　Ｒ
ｅｆｒａｃｔｉｖｅ　　Ｉｎｄｅｘａｎｄ　Ｍｅｃｈａ
ｎｉｃａｌ　５ｔｒｅｓｓ　ｏｆ　Ｅｎｃａｐｓｕｌａ
ｔｉｏｎ　Ｍａｔｅｒｉａｌｓ”ＣＩＥＥＥ　ＴＲＡＮ
ＳＡＣＴＩＯＮＳ　ＯＮ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩ
ＣＥＳ、　ＶＯＬ。
３６、　Ｎａ３ガＡＲＣＦｉ　１９８９、Ｐ５４２〜５
４７）のＦｉｇ　４に、ｇｍの変化率の経時変化を各製
法のＳｉＮ毎にプロットして、Ｈに冨むＳｉＮがｇｍの
変化が大きく、耐久性で問題のあることが示されている
。
このように本実施例のパッシベーション構造では、下層
をＳｉｎｇ膜６１として耐ホツトキャリア性を大きくし
て信頼性を高め、かつ上層のＳｉＮ膜６２で耐湿性を向
上させたものである。
Ｓｉｎｇ膜６エ、平坦化層７、ＳｉＮ層６２から成るこ
のバッジベージロン膜は、本例の半導体素子の最外層を
なすものであるので、この外面は適宜全面樹脂モールド
されて、完成品となる。万一樹脂モールドに破損等が住
した場合も、パッシベーション族の最外層はＳｉＮ層６
２であるので耐湿性が良好であり、信頼性が損なわれな
い。
また上記したとおり、パッシベーション族の最下層はＳ
ｉＮでなく、Ｓｉ０１層６エテあるノテ、ＳｉＮ層であ
る場合よりホットキャリア寿命が長く、長期間信頼性を
保つことができる。
実施例−６ 本実施例も、実施例−５と同様バッジベージ５ン膜の構
造を改良したものである。
本実施例は、第７図に示すように、最上層Ａｆ配線ｌの
パッシベーション構造として、１層目と３層目をＣＶＤ
法等によるＳｉｎｇ膜６１．６３とし、その間の２層目
は、平坦化層８とする。例えば、平坦化層８としてＳＯ
Ｇなどを用いる。本実施例によれば、最下層にＰ−３ｉ
Ｎを用いた場合よりも、ホットキャリア耐性が向上し、
ＳｉＯ２単層よりもパッシベーションのカバレージが向
上する。
実施例−７ 本例は、第８図に示すように、実施例−６の構造におい
て、平坦化層８をＡＡ配線１間に形成された溝中にのみ
残す構成としたものである。この構成によっても、実施
例−６と同様の効果を得ることができる。
〔発明の効果〕
上述したように、本発明によれば、ＡＩ！配線を金によ
りポンディングする配線形成方法において、下地層間膜
等の下地層に悪影響を及ぼさないようにして、配線形成
を実現できる。
【図面の簡単な説明】 第１図及び第２図は、本発明の実施例−１を示す図であ
る。第３図は、本発明の実施例−２を示す図である。第
４図は、本発明の実施例−３を示す図である。第５図は
、本発明の実施例−４を示す図である。第６図は、本発
明の実施例−５を示す図である。第７図は、本発明の実
施例−６を示す図である。第８図は、本発明の実施例−
７を示す図である。第９図は、ボンディングの概略図で
ある。第１０図は、従来技術の問題点を示すための図で
ある。 １・・・Ａｌ配線層、１３・・・配線層表面、３・・・
下地層（層間膜）、５・・・不活性原子注入層。

Claims (1)

  1. 【特許請求の範囲】 １、アルミニウム配線を金によりボンディングする配線
    形成方法において、 金によりボンディングされるべきアルミニウム配線層の
    、ボンディングされるアルミニウム配線層表面以外の部
    分に不活性原子をイオン注入した層を形成し、 その後金によるボンディングを行うことを特徴とする配
    線形成方法。
JP2140866A 1990-05-30 1990-05-30 配線形成方法 Pending JPH0434947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2140866A JPH0434947A (ja) 1990-05-30 1990-05-30 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2140866A JPH0434947A (ja) 1990-05-30 1990-05-30 配線形成方法

Publications (1)

Publication Number Publication Date
JPH0434947A true JPH0434947A (ja) 1992-02-05

Family

ID=15278568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2140866A Pending JPH0434947A (ja) 1990-05-30 1990-05-30 配線形成方法

Country Status (1)

Country Link
JP (1) JPH0434947A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5775215A (en) * 1994-12-07 1998-07-07 Amada America, Inc. Machine tool equipped with marking apparatus
US8545101B2 (en) 2006-11-23 2013-10-01 Schaeffler Technologies AG & Co. KG Linear guide unit
US8858452B2 (en) 2008-04-16 2014-10-14 Omron Healthcare Co., Ltd. Check valve structure, diaphragm pump, and sphygmomanometer
JP2017152486A (ja) * 2016-02-23 2017-08-31 株式会社デンソー 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5775215A (en) * 1994-12-07 1998-07-07 Amada America, Inc. Machine tool equipped with marking apparatus
US8545101B2 (en) 2006-11-23 2013-10-01 Schaeffler Technologies AG & Co. KG Linear guide unit
US8858452B2 (en) 2008-04-16 2014-10-14 Omron Healthcare Co., Ltd. Check valve structure, diaphragm pump, and sphygmomanometer
JP2017152486A (ja) * 2016-02-23 2017-08-31 株式会社デンソー 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
TWI337374B (en) Semiconductor structure, semiconductor wafer and method for fabricating the same
TWI380404B (ja)
JPS62154778A (ja) モノリシック集積回路の製造方法
JPH0434947A (ja) 配線形成方法
US6903017B2 (en) Integrated circuit metallization using a titanium/aluminum alloy
JPH03179778A (ja) 薄膜半導体形成用絶縁基板
JPH02239665A (ja) 半導体装置の製造方法
US4142202A (en) Multi-layer metal connecting contact and method for making it
US6191032B1 (en) Thin titanium film as self-regulating filter for silicon migration into aluminum metal lines
JPH05121727A (ja) 半導体装置及びその製造方法
JPH067549B2 (ja) 半導体装置
JPH05218035A (ja) 半導体装置の製造方法
JPH07135209A (ja) 多層配線構造およびその製造方法
JPS6115373A (ja) 半導体装置
JPS6097628A (ja) 半導体装置の製造方法
JPH04333225A (ja) 半導体装置の製造方法
JPH02137332A (ja) 半導体装置の製造方法
JP3114735B2 (ja) 半導体装置の製造方法
JP2900411B2 (ja) 半導体装置
JPH07321205A (ja) 半導体素子の金属配線形成方法
JP2937336B2 (ja) 半導体記憶装置の製造方法
JPS62123769A (ja) 半導体装置
JPH01185925A (ja) 半導体装置
JPH02267940A (ja) 半導体集積回路装置の配線とその製造方法
JPS6195547A (ja) 半導体装置およびその製造方法