JPH02137332A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02137332A JPH02137332A JP29257288A JP29257288A JPH02137332A JP H02137332 A JPH02137332 A JP H02137332A JP 29257288 A JP29257288 A JP 29257288A JP 29257288 A JP29257288 A JP 29257288A JP H02137332 A JPH02137332 A JP H02137332A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- poly
- bonding
- thickness
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 11
- 238000000206 photolithography Methods 0.000 abstract description 10
- 238000004544 sputter deposition Methods 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 151
- 239000005360 phosphosilicate glass Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 238000007738 vacuum evaporation Methods 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 210000004709 eyebrow Anatomy 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
多層配線を有する半導体装置の製造方法に関し。
特に半導体集積回路のボンディング領域の形成に関し。
ボンディングワイヤの剥がれを防止することを目的とし
て。
て。
（１）基板（１）上に絶縁層（２）と、実質的に不純物
を含有しない第１の多結晶シリコン（ポリＳｉ）層（３
）を形成する工程と、該第１のポリＳｉ層（３）のボン
ディング領域以外の部分に不純物を導入して第２のポリ
Ｓｉ層（４）を形成する工程と、該第１及び第２のポリ
Ｓｉ層（３） 、 （４）上に配線メタルＪｉ （５）
を形成する工程と、該第１及び第２のポリＳｉ層（３）
、 （４）並びに該配線メタル層（５）をパターンニ
ングして配線層を形成する工程と、ボンディング領域（
７）を該第１のポリＳｉ層（３）上に形成するように構
成する。
を含有しない第１の多結晶シリコン（ポリＳｉ）層（３
）を形成する工程と、該第１のポリＳｉ層（３）のボン
ディング領域以外の部分に不純物を導入して第２のポリ
Ｓｉ層（４）を形成する工程と、該第１及び第２のポリ
Ｓｉ層（３） 、 （４）上に配線メタルＪｉ （５）
を形成する工程と、該第１及び第２のポリＳｉ層（３）
、 （４）並びに該配線メタル層（５）をパターンニ
ングして配線層を形成する工程と、ボンディング領域（
７）を該第１のポリＳｉ層（３）上に形成するように構
成する。
（２）或いは、基板（１）上に絶縁層（２）と、不純物
を含有するポリＳｉ層（４）を形成する工程と、ボンデ
ィング領域部分の該ポリ５ｉＪｉ（４）を除去して該絶
縁層（２）を露出する工程と、該露出した絶縁層（２）
上を含む該ポリＳｉ層（４）上に配線メタル層（５）を
形成する工程と、該ポリＳｉ層（４）及び配線メタル層
（５）をパターンニングして配線層を形成する工程と、
ボンディング領域（７）を該露出した絶縁層（２）に形
成された配線メタル（５）上に形成するように構成する
。
を含有するポリＳｉ層（４）を形成する工程と、ボンデ
ィング領域部分の該ポリ５ｉＪｉ（４）を除去して該絶
縁層（２）を露出する工程と、該露出した絶縁層（２）
上を含む該ポリＳｉ層（４）上に配線メタル層（５）を
形成する工程と、該ポリＳｉ層（４）及び配線メタル層
（５）をパターンニングして配線層を形成する工程と、
ボンディング領域（７）を該露出した絶縁層（２）に形
成された配線メタル（５）上に形成するように構成する
。
本発明は、ポリＳｉ層とメタル層の２重層からなる配線
を有する半導体装置の製造方法、特にそのボンディング
領域の形成に関するものである。
を有する半導体装置の製造方法、特にそのボンディング
領域の形成に関するものである。
従来の半導体装置のボンディング領域の形成方法を第５
図に模式断面図で示す。
図に模式断面図で示す。
第５図において、２０はＳｉ基板、２１はＳｉ０１層、
２２はポリＳｉ層、２３はドープドポリＳｉ層、２４は
下層配線メタル層９例えばアルミシリコン合金（Ａｌ１
−３ｔ）層、２６は眉間絶縁層で１例えば燐珪酸ガラス
（ＰＳＧ）層、２７は上層配線メタル層で１例えば＾Ｉ
ｔ−Ｓｉ層、２８はカバー絶縁層で９例えばＰＳＧ層。
２２はポリＳｉ層、２３はドープドポリＳｉ層、２４は
下層配線メタル層９例えばアルミシリコン合金（Ａｌ１
−３ｔ）層、２６は眉間絶縁層で１例えば燐珪酸ガラス
（ＰＳＧ）層、２７は上層配線メタル層で１例えば＾Ｉ
ｔ−Ｓｉ層、２８はカバー絶縁層で９例えばＰＳＧ層。
２９はボンディング領域である。
即ち、第５図（ａ）に示すように、 Ｓｉ基板２０上に
Ｓｉ０１層２１を形成し、 Ｓｉｎ、層２１にパターン
ニングを行ってコンタクト窓（図示せず）を形成した後
。
Ｓｉ０１層２１を形成し、 Ｓｉｎ、層２１にパターン
ニングを行ってコンタクト窓（図示せず）を形成した後
。
その上にポリＳｉ層２２を化学気相成長（ＣＶＤ）法で
形成する。次いで、第５図（ｂ）に示すように、イオン
注入法や熱拡散法でＩ （Ｐ）や砒素（Ａｓ）をポリＳ
ｉ層２２にドープして、ドープドポリＳｉ層２３とし。
形成する。次いで、第５図（ｂ）に示すように、イオン
注入法や熱拡散法でＩ （Ｐ）や砒素（Ａｓ）をポリＳ
ｉ層２２にドープして、ドープドポリＳｉ層２３とし。
続いて下層配線メタル層２４を真空蒸着法或いはスパッ
タ法で形成する。
タ法で形成する。
次に、第５図（Ｃ）に示すように、ドープドポリＳｉ層
２３と下層配線メタル層２４を同時にパターンニングし
、下層配線層２５とする。そして、その上に眉間絶縁７
５Ｎ２６をＣＶＤ法で成長し、スルーホールをパターン
ニングして、Ｎ間絶縁層２６を選択的にエツチングする
。その後、上層配線メタル層２７を真空蒸着法やスパッ
タ法によって形成し、パターンニングしてから、カバー
絶縁層２８をＣＶＤ法で形成スる０次にフォトリソグラ
フィでボンディング領域２９を開口する。ワイヤボンデ
ィングは、ボンディング領域２９に直接行うか、又は、
更にバンブなどを形成して行う。
２３と下層配線メタル層２４を同時にパターンニングし
、下層配線層２５とする。そして、その上に眉間絶縁７
５Ｎ２６をＣＶＤ法で成長し、スルーホールをパターン
ニングして、Ｎ間絶縁層２６を選択的にエツチングする
。その後、上層配線メタル層２７を真空蒸着法やスパッ
タ法によって形成し、パターンニングしてから、カバー
絶縁層２８をＣＶＤ法で形成スる０次にフォトリソグラ
フィでボンディング領域２９を開口する。ワイヤボンデ
ィングは、ボンディング領域２９に直接行うか、又は、
更にバンブなどを形成して行う。
上記技術において、ドープドポリＳｉ層２３は、コンタ
クト窓（図示せず）部分におけるバルクＳｔと下層配線
メタル２４との相互拡散を防止するバリアとなるもので
あり、膜厚は５００〜ｉ 、 ｏｏｏ人程度必要である
。
クト窓（図示せず）部分におけるバルクＳｔと下層配線
メタル２４との相互拡散を防止するバリアとなるもので
あり、膜厚は５００〜ｉ 、 ｏｏｏ人程度必要である
。
上記のような従来例の方法でボンディング領域を形成す
ると、ドープドポリＳｉ層とＳｉＯ□層の密着力が、ド
ープドポリＳｉ層と下層配線メタル層の密着力より弱い
ため、ワイヤボンディング時にドープドポリＳｉ層がＳ
ｉ０１層より剥がれる欠点があった。
ると、ドープドポリＳｉ層とＳｉＯ□層の密着力が、ド
ープドポリＳｉ層と下層配線メタル層の密着力より弱い
ため、ワイヤボンディング時にドープドポリＳｉ層がＳ
ｉ０１層より剥がれる欠点があった。
本発明は、かかる欠点を防止するものであり。
ワイヤボンディング時に於けるＳｉ０１層とポリ５ｉｌ
ｌとの剥がれを防止することを目的とする。
ｌとの剥がれを防止することを目的とする。
第１図、第２図は本発明の原理説明図である。
図中、（１）は基板、（２）は絶縁層、（３）は第１の
ポリＳｉ層、（４）は第２のポリＳｉ層、（５）は配線
メタル層で９例えばＡｆ−３ｉ Ｎ、 （６）はカバー
絶縁層で２例えばＰＳＧ層、（７）はボンディング領域
である。
ポリＳｉ層、（４）は第２のポリＳｉ層、（５）は配線
メタル層で９例えばＡｆ−３ｉ Ｎ、 （６）はカバー
絶縁層で２例えばＰＳＧ層、（７）はボンディング領域
である。
上記目的は、第１図（ａ）に示すように、基板（１）上
に絶縁層（２）と、実質的に不純物を含有しない第１の
ポリＳｉ層（３）を形成する工程と、第１図（ｂ）に示
すように、該第１のポリＳｉ層（３）のボンディング領
域以外の部分に不純物を導入して第２のポリｓｘｉ （
４）を形成する工程と、該第１及び第２の多結晶シリコ
ンＪｉ （３） 、 （４）上に配線メタル層（５）を
形成する工程と、第１図（Ｃ）に示すように、該第１及
び第２のポリＳｉ層（３） 、 （４）並びに該配線メ
タル層（５）をパターンニングして配線層を形成する工
程と、ボンディング領域を該第１のポリＳｉ層（３）上
に形成することにより。
に絶縁層（２）と、実質的に不純物を含有しない第１の
ポリＳｉ層（３）を形成する工程と、第１図（ｂ）に示
すように、該第１のポリＳｉ層（３）のボンディング領
域以外の部分に不純物を導入して第２のポリｓｘｉ （
４）を形成する工程と、該第１及び第２の多結晶シリコ
ンＪｉ （３） 、 （４）上に配線メタル層（５）を
形成する工程と、第１図（Ｃ）に示すように、該第１及
び第２のポリＳｉ層（３） 、 （４）並びに該配線メ
タル層（５）をパターンニングして配線層を形成する工
程と、ボンディング領域を該第１のポリＳｉ層（３）上
に形成することにより。
或いは、第２図（ａ）に示すように、基板（１）上に絶
縁層（２） と、不純物を含有するポリＳｉ層（４）を
形成する工程と、第２図（ｂ）に示すように、ボンディ
ング領域部分の該ポリＳｉ層（４）を除去して該絶縁層
（２）を露出する工程と、該露出した絶縁７１（２）上
を含む該ポリＳｉ層（４）上に配線メタル層（５）を形
成する工程と、第２図（Ｃ）に示すように、該ポリＳｉ
層（４）及び配線メタルＮ（５）をパターンニングして
配線層を形成する工程と。
縁層（２） と、不純物を含有するポリＳｉ層（４）を
形成する工程と、第２図（ｂ）に示すように、ボンディ
ング領域部分の該ポリＳｉ層（４）を除去して該絶縁層
（２）を露出する工程と、該露出した絶縁７１（２）上
を含む該ポリＳｉ層（４）上に配線メタル層（５）を形
成する工程と、第２図（Ｃ）に示すように、該ポリＳｉ
層（４）及び配線メタルＮ（５）をパターンニングして
配線層を形成する工程と。
ボンディング領域を該露出した絶縁１ （２）に形成さ
れた配線メタル層（５）上に形成することにより。
れた配線メタル層（５）上に形成することにより。
達成される。
ボンディング時において、ポリ５ｔｊｔＸ！とその下部
の絶縁層が剥がれる原因は、■ポリＳｉ層への不純物の
導入をイオン注入によって行った場合に生じるダメージ
によるもの、或いは、■不純物を・イオン注入や拡散法
にて導入後、熱硝酸などによってクリーニングを行うが
、その時、不純物を含有するポリＳｉ層は、熱硝酸によ
って変質してしまうためであると考えられる。
の絶縁層が剥がれる原因は、■ポリＳｉ層への不純物の
導入をイオン注入によって行った場合に生じるダメージ
によるもの、或いは、■不純物を・イオン注入や拡散法
にて導入後、熱硝酸などによってクリーニングを行うが
、その時、不純物を含有するポリＳｉ層は、熱硝酸によ
って変質してしまうためであると考えられる。
本発明では、第１図に示すように、ボンディング領域の
下層配線メタル層５の下のポリＳｉ層３には不純物を導
入しない構成とする。不純物を含有しないポリＳ１層３
はイオン注入による損傷や熱硝酸による変質がないため
、ドープドポリＳｉ層にした場合よりも、絶縁層２との
密着力が強く、ワイヤボンディングの際のポリＳｉ層の
剥がれを防止することができる。
下層配線メタル層５の下のポリＳｉ層３には不純物を導
入しない構成とする。不純物を含有しないポリＳ１層３
はイオン注入による損傷や熱硝酸による変質がないため
、ドープドポリＳｉ層にした場合よりも、絶縁層２との
密着力が強く、ワイヤボンディングの際のポリＳｉ層の
剥がれを防止することができる。
又、第２図に示すように、ボンディング領域のドープド
ポリＳｉ層４を下層配線メタル層５の成長前に除去すれ
ば、絶縁層２と下層配線メタル層５との密着力は強いの
で、ワイヤボンディング時の絶縁層２と下層配線メタル
層５との界面での剥がれは生じない。
ポリＳｉ層４を下層配線メタル層５の成長前に除去すれ
ば、絶縁層２と下層配線メタル層５との密着力は強いの
で、ワイヤボンディング時の絶縁層２と下層配線メタル
層５との界面での剥がれは生じない。
バイポーラトランジスタのボンデインク領域における本
発明の第１．第２の実施例を第３図、第４図に模式断面
図で示す。
発明の第１．第２の実施例を第３図、第４図に模式断面
図で示す。
第３図、第４図において、８はＳｔ基板、９はベース領
域、 １０はエミッタ領域、１１はＳｉ０ｇ層、 １２
はノンドープポリＳｉ層、 １３はドープドポリＳｉ層
、 １４は下層配線層、１５は下層配線層、 １６は眉
間絶縁層。
域、 １０はエミッタ領域、１１はＳｉ０ｇ層、 １２
はノンドープポリＳｉ層、 １３はドープドポリＳｉ層
、 １４は下層配線層、１５は下層配線層、 １６は眉
間絶縁層。
１７は上層配線層、１８はカバー絶縁層、１９はボンデ
ィング領域である。
ィング領域である。
以下に第１の実施例を第３図を参照して説明する。
（１）Ｓｉ基板８にバイポーラトランジスタのｐ型ベー
ス領域９．ｎ型エミッタ領域１０及び図示しないｎ型コ
レクタ領域を形成する。
ス領域９．ｎ型エミッタ領域１０及び図示しないｎ型コ
レクタ領域を形成する。
（２）その表面に９例えばＳｉ０ｇ層１１を熱酸化法等
で４．０００人程度の厚さに形成し１次いで、その上に
ノンドープポリ５ｉＪｉ１２をＣＶＤ法で１ 、０００
人の厚さに成長する。
で４．０００人程度の厚さに形成し１次いで、その上に
ノンドープポリ５ｉＪｉ１２をＣＶＤ法で１ 、０００
人の厚さに成長する。
（３）続いて、ボンディング領域にあたるノンドープポ
リＳｉ層１２の部分にレジストからなるマスクを被覆し
、その他の部分に例えばイオン注入法により９例えば砒
素（Ａｓ“）を加速電圧が６０にｅＶ、ドーズ量が５ｘ
ｌＯ”／ｃｄの条件でドープしてドープドポリ５ｉｌｉ
１３を形成する。
リＳｉ層１２の部分にレジストからなるマスクを被覆し
、その他の部分に例えばイオン注入法により９例えば砒
素（Ａｓ“）を加速電圧が６０にｅＶ、ドーズ量が５ｘ
ｌＯ”／ｃｄの条件でドープしてドープドポリ５ｉｌｉ
１３を形成する。
（４）その上にＡ １２−３ｔからなる下層配線層１４
をスパッタ法によって１層程度の厚さにデポジションす
る。
をスパッタ法によって１層程度の厚さにデポジションす
る。
（５）次に、フォトリソグラフィ及びエツチングにて下
層配線層１４． ドープドポリＳｉ層１３及びノンド
−ブボリＳｉ層１２を同時にパターンニングして下層配
線層１５となし、更にその上にＰＳＧからなる眉間絶縁
層１６をＣＶＤ法で１μの厚さに形成した後、フォトリ
ソグラフィでスルーホールを形成するため。
層配線層１４． ドープドポリＳｉ層１３及びノンド
−ブボリＳｉ層１２を同時にパターンニングして下層配
線層１５となし、更にその上にＰＳＧからなる眉間絶縁
層１６をＣＶＤ法で１μの厚さに形成した後、フォトリ
ソグラフィでスルーホールを形成するため。
眉間絶縁ＩＪ１６を選択的にエツチングする。
（６）続いて、＾ｊ！−Ｓｔからなる上層配線層１７を
真空蒸着法やスパッタ法によって１．５μの厚さにデポ
ジションし、その後、フォトリソグラフィ及びエツチン
グにて上層配！＃Ｉ層１７をパターンニングし。
真空蒸着法やスパッタ法によって１．５μの厚さにデポ
ジションし、その後、フォトリソグラフィ及びエツチン
グにて上層配！＃Ｉ層１７をパターンニングし。
その上にＰＳＧからなるカバー絶縁層１８をＣＶＤ法で
１μの厚さに成長する。更に、フォトリソグラフィでボ
ンディング領域１９を開ける。
１μの厚さに成長する。更に、フォトリソグラフィでボ
ンディング領域１９を開ける。
（７）その後、アセンブリ工程において、ボンディング
領域１９にワイヤボンディングを行う。
領域１９にワイヤボンディングを行う。
その際、下層配線層１５のノンドープポリ５ｉｊｉ１２
とＳｉ０１層１１の密着性が高いため、剥がれが生ぜず
。
とＳｉ０１層１１の密着性が高いため、剥がれが生ぜず
。
強固なボンディングが形成される。
続いて、第２の実施例を第４図を参照して説明する。
（１）Ｓｉ基板８にバイポーラトランジスタのｐ型ベー
ス領域９．ｎ型エミッタ領域１０及び図示しないｎ型コ
レクタ領域を形成する。
ス領域９．ｎ型エミッタ領域１０及び図示しないｎ型コ
レクタ領域を形成する。
（２）その表面に９例えば、 ５ｉＯｚ層１１を熱酸化
法等で厚さ４．０００人程度の厚さに形成し１次いで、
その上にノンドープポリＳｉ層１２をＣＶＤ法で１ 、
０００人の厚さに成長する。
法等で厚さ４．０００人程度の厚さに形成し１次いで、
その上にノンドープポリＳｉ層１２をＣＶＤ法で１ 、
０００人の厚さに成長する。
（３）次に、ノンドープポリ３１層１２に２例えばイオ
ン注入法により２例えばＡｓ”を加速電圧６０ＫｅＶ、
ドーズ１５ｘｌＯ” ／ ｃ＋ｊの条件でドープして、
ドープドポリＳｉ層１３を形成する。
ン注入法により２例えばＡｓ”を加速電圧６０ＫｅＶ、
ドーズ１５ｘｌＯ” ／ ｃ＋ｊの条件でドープして、
ドープドポリＳｉ層１３を形成する。
（４）続いて、ボンディング領域のドープドポリＳｉ層
１３を除去する。その上に八１−３ｉからなる下層配線
層１４をスパッタ法によって１μ程度の厚さにデポジシ
ョンする。
１３を除去する。その上に八１−３ｉからなる下層配線
層１４をスパッタ法によって１μ程度の厚さにデポジシ
ョンする。
（５）その後、フォトリソグラフィ及びエツチングにて
下層配線層１４とドープドポリＳｉ層１３を同時にパタ
ーンニングして下層配線層１５とする。次いで。
下層配線層１４とドープドポリＳｉ層１３を同時にパタ
ーンニングして下層配線層１５とする。次いで。
その上にＰＳＧからなる眉間絶縁層１６をＣＶＤ法で１
μの厚さに形成した後、フォトリソグラフィでスルーホ
ールを形成するため、眉間絶縁層１６を選択的にエツチ
ングする。
μの厚さに形成した後、フォトリソグラフィでスルーホ
ールを形成するため、眉間絶縁層１６を選択的にエツチ
ングする。
（６）次に、 Ａｆｆｉ−Ｓｔからなる上層配線層１
７を真空蒸着法やスパッタ法によって１．５μの厚さに
デポジションし、続いてフォトリングラフィ及びエツチ
ングにて上層配線層１７をパターンニングし、その上に
ＰＳＧからなるカバー絶縁層１８をＣＶＤ法で１μの厚
さに成長する。更に、フォトリソグラフィでボンディン
グ領域１９を開ける。
７を真空蒸着法やスパッタ法によって１．５μの厚さに
デポジションし、続いてフォトリングラフィ及びエツチ
ングにて上層配線層１７をパターンニングし、その上に
ＰＳＧからなるカバー絶縁層１８をＣＶＤ法で１μの厚
さに成長する。更に、フォトリソグラフィでボンディン
グ領域１９を開ける。
（７）その後、アセンブリ工程において、ボンディング
領域１９にワイヤボンディングを行う。
領域１９にワイヤボンディングを行う。
その際、下層配線層１４と５１０８層１１の密着性が高
いため、剥がれが生ぜず１強固なボンディングが形成さ
れる。
いため、剥がれが生ぜず１強固なボンディングが形成さ
れる。
以上説明したように１本発明によればボンディング領域
の下層配線メタル層の下にノンドープポリＳｉ層を用い
ることにより、或いはドープドポリＳｉ層を下層配線メ
タル層成長前に除去しておくことにより、ボンディング
領域におけるポンディングワイヤの剥がれを防止するこ
とができ、半導体集積回路の多層配線の信頼性向上に寄
与するところが大きい。
の下層配線メタル層の下にノンドープポリＳｉ層を用い
ることにより、或いはドープドポリＳｉ層を下層配線メ
タル層成長前に除去しておくことにより、ボンディング
領域におけるポンディングワイヤの剥がれを防止するこ
とができ、半導体集積回路の多層配線の信頼性向上に寄
与するところが大きい。
第１図、第２図は本発明の原理説明図。
第３図、第４図はバイポーラトランジスタのボンディン
グ領域における本発明の詳細な説明図。 第５図はボンディング頭載形成方法の従来例の工程順模
式断面図 である。 図において。 １は基板。 ２は絶縁層。 ３は第１のポリＳｉ層。 ４は第２のポリＳｉ層。 ５は配線メタル層。 ６はカバー絶縁層。 ７はボンディング領域。 ８はＳｉ基板。 ９はベース領域。 ｌＯはエミッタ領域。 １１はｓｔｏ、Ｊｉ。 １２はノンドープポリＳｉ層。 １３はドープドポリｓ ｔ Ｎ ＋ １４は下層配線層。 １５は下層配線層。 １６は眉間絶縁層。 １７は上層配線層。 １８はカバー絶縁層。 １９はボンディング領域 本硫明＾、響、４税Ｑ８ｅ ＋２） 、ｔニジ苛式ジグ肩０武１ｓｌｌｌＪ ｉｉ＠祷眉ｎ上に弗、へ才ら４脅 本 ２ Ｂ 、＄蓬Ｑ８の雁遁艶萌釦 （１） 承シラコング礪±Ｉｔ匈賃θマ
グ領域における本発明の詳細な説明図。 第５図はボンディング頭載形成方法の従来例の工程順模
式断面図 である。 図において。 １は基板。 ２は絶縁層。 ３は第１のポリＳｉ層。 ４は第２のポリＳｉ層。 ５は配線メタル層。 ６はカバー絶縁層。 ７はボンディング領域。 ８はＳｉ基板。 ９はベース領域。 ｌＯはエミッタ領域。 １１はｓｔｏ、Ｊｉ。 １２はノンドープポリＳｉ層。 １３はドープドポリｓ ｔ Ｎ ＋ １４は下層配線層。 １５は下層配線層。 １６は眉間絶縁層。 １７は上層配線層。 １８はカバー絶縁層。 １９はボンディング領域 本硫明＾、響、４税Ｑ８ｅ ＋２） 、ｔニジ苛式ジグ肩０武１ｓｌｌｌＪ ｉｉ＠祷眉ｎ上に弗、へ才ら４脅 本 ２ Ｂ 、＄蓬Ｑ８の雁遁艶萌釦 （１） 承シラコング礪±Ｉｔ匈賃θマ
【て１区−ｔ４肩しＱ。
略ケ倦縞＆２シリクシ贋五五く格へｑｂＪＪ県 τ
図 ＩζζイーラＩ−ジシジスやのねシ邦ンｒｉ４を踏（＝
バイｆ、’−うトろシリス！？めなン子）、り４Ａｔ：
ｈけり水Ｑ＋−め髪蝿蕃】（２〕 第 ４ 目
図 ＩζζイーラＩ−ジシジスやのねシ邦ンｒｉ４を踏（＝
バイｆ、’−うトろシリス！？めなン子）、り４Ａｔ：
ｈけり水Ｑ＋−め髪蝿蕃】（２〕 第 ４ 目
Claims (2)
- （１）基板（１）上に絶縁層（２）と、実質的に不純物
を含有しない第１の多結晶シリコン層（３）を形成する
工程と、 該第１の多結晶シリコン層（３）のボンディング領域以
外の部分に不純物を導入して第２の多結晶シリコン層（
４）を形成する工程と、 該第１及び第２の多結晶シリコン層（３）、（４）上に
配線メタル層（５）を形成する工程と、 該第１及び第２の多結晶シリコン層（３）、（４）並び
に該配線メタル層（５）をパターンニングして配線層を
形成する工程と、 ボンディング領域（７）を該第１の多結晶シリコン層（
３）上に形成する工程とを含むことを特徴とする半導体
装置の製造方法。 - （２）基板（１）上に絶縁層（２）と、不純物を含有す
る多結晶シリコン層（４）を形成する工程と、ボンディ
ング領域部分の該多結晶シリコン層（４）を除去して該
絶縁層（２）を露出する工程と、該露出した絶縁層（２
）上を含む該多結晶シリコン層（４）上に配線メタル層
（５）を形成する工程と、該多結晶シリコン層（４）及
び配線メタル層（５）をパターンニングして配線層を形
成する工程と、ボンディング領域（７）を該露出した絶
縁層（２）に形成された配線メタル層（５）上に形成す
る工程とを含むことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29257288A JP2782737B2 (ja) | 1988-11-18 | 1988-11-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29257288A JP2782737B2 (ja) | 1988-11-18 | 1988-11-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02137332A true JPH02137332A (ja) | 1990-05-25 |
| JP2782737B2 JP2782737B2 (ja) | 1998-08-06 |
Family
ID=17783508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29257288A Expired - Fee Related JP2782737B2 (ja) | 1988-11-18 | 1988-11-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2782737B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087850A (ja) * | 2002-08-27 | 2004-03-18 | Asahi Kasei Electronics Co Ltd | 半導体デバイス |
| CN113811081A (zh) * | 2020-06-12 | 2021-12-17 | 丰田自动车株式会社 | 布线基板的制造方法 |
-
1988
- 1988-11-18 JP JP29257288A patent/JP2782737B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087850A (ja) * | 2002-08-27 | 2004-03-18 | Asahi Kasei Electronics Co Ltd | 半導体デバイス |
| CN113811081A (zh) * | 2020-06-12 | 2021-12-17 | 丰田自动车株式会社 | 布线基板的制造方法 |
| CN113811081B (zh) * | 2020-06-12 | 2024-04-30 | 丰田自动车株式会社 | 布线基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2782737B2 (ja) | 1998-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05304153A (ja) | 半導体装置 | |
| JPH02137332A (ja) | 半導体装置の製造方法 | |
| JPS6074635A (ja) | 半導体装置の製造方法 | |
| JP2000260772A (ja) | 半導体集積回路装置 | |
| JPH0254662B2 (ja) | ||
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP2867537B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2661153B2 (ja) | 半導体装置の製造方法 | |
| JPH0420263B2 (ja) | ||
| JPH0139221B2 (ja) | ||
| JPH0318738B2 (ja) | ||
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JP2993039B2 (ja) | 能動層積層素子 | |
| JP2659798B2 (ja) | 半導体装置 | |
| JPH07249634A (ja) | ゲッタリング方法およびそれを用いた半導体集積回路装置 | |
| JPH0311658A (ja) | 半導体装置の製造方法 | |
| JPS645472B2 (ja) | ||
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JPS58132962A (ja) | 半導体装置 | |
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| JPS61108162A (ja) | 半導体装置およびその製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH04340713A (ja) | 半導体装置の製造方法 | |
| JPH0462178B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |