JP2782737B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2782737B2 JP2782737B2 JP29257288A JP29257288A JP2782737B2 JP 2782737 B2 JP2782737 B2 JP 2782737B2 JP 29257288 A JP29257288 A JP 29257288A JP 29257288 A JP29257288 A JP 29257288A JP 2782737 B2 JP2782737 B2 JP 2782737B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- poly
- forming
- insulating layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 多層配線を有する半導体装置の製造方法に関し，特に
半導体集積回路のボンディング領域の形成に関し， ボンディングワイヤの剥がれを防止することを目的と
して， （１）基板（１）上に絶縁層（２）と，実質的に不純
物を含有しない第１の多結晶シリコン（ポリSi）層
（３）を形成する工程と，該第１のポリSi層（３）のボ
ンディング領域以外の部分に不純物を導入して第２のポ
リSi層（４）を形成する工程と，該第１及び第２のポリ
Si層（３），（４）上に配線メタル層（５）を形成する
工程と，該第１及び第２のポリSi層（３），（４）並び
に該配線メタル層（５）をパターンニングして配線層を
形成する工程と，ボンディング領域（７）を該第１のポ
リSi層（３）上に形成するように構成する。
半導体集積回路のボンディング領域の形成に関し， ボンディングワイヤの剥がれを防止することを目的と
して， （１）基板（１）上に絶縁層（２）と，実質的に不純
物を含有しない第１の多結晶シリコン（ポリSi）層
（３）を形成する工程と，該第１のポリSi層（３）のボ
ンディング領域以外の部分に不純物を導入して第２のポ
リSi層（４）を形成する工程と，該第１及び第２のポリ
Si層（３），（４）上に配線メタル層（５）を形成する
工程と，該第１及び第２のポリSi層（３），（４）並び
に該配線メタル層（５）をパターンニングして配線層を
形成する工程と，ボンディング領域（７）を該第１のポ
リSi層（３）上に形成するように構成する。
（２）或いは、基板（１）上に絶縁層（２）と，不純
物を含有するポリSi層（４）を形成する工程と，ボンデ
ィング領域部分の該ポリSi層（４）を除去して該絶縁層
（２）を露出する工程と，該露出した絶縁層（２）上を
含む該ポリSi層（４）上に配線メタル層（５）を形成す
る工程と，該ポリSi層（４）及び配線メタル層（５）を
パターンニングして配線層を形成する工程と，ボンディ
ング領域（７）を該露出した絶縁層（２）に形成された
配線メタル（５）上に形成するように構成する。
物を含有するポリSi層（４）を形成する工程と，ボンデ
ィング領域部分の該ポリSi層（４）を除去して該絶縁層
（２）を露出する工程と，該露出した絶縁層（２）上を
含む該ポリSi層（４）上に配線メタル層（５）を形成す
る工程と，該ポリSi層（４）及び配線メタル層（５）を
パターンニングして配線層を形成する工程と，ボンディ
ング領域（７）を該露出した絶縁層（２）に形成された
配線メタル（５）上に形成するように構成する。
本発明は，ポリSi層とメタル層の２重層からなる配線
を有する半導体装置の製造方法，特にそのボンディング
領域の形成に関するものである。
を有する半導体装置の製造方法，特にそのボンディング
領域の形成に関するものである。
従来の半導体装置のボンディング領域の形成方法を第
５図に模式断面図で示す。
５図に模式断面図で示す。
第５図において,20はSi基板,21はSiO2,22はポリSi層,
23はドープドポリSi層,24は下層配線メタル層，例えば
アルミシリコン合金（Al−Si）層,26は層間絶縁層で，
例えば燐珪酸ガラス（PSG）層,27は上層配線メタル層
で，例えばAl−Si層,28はカバー絶縁層で，例えばPSG
層,29はボンディング領域である。
23はドープドポリSi層,24は下層配線メタル層，例えば
アルミシリコン合金（Al−Si）層,26は層間絶縁層で，
例えば燐珪酸ガラス（PSG）層,27は上層配線メタル層
で，例えばAl−Si層,28はカバー絶縁層で，例えばPSG
層,29はボンディング領域である。
即ち，第５図（ａ）に示すように,Si基板20上にSiO2
層21を形成し,SiO2層21にパターンニングを行ってコン
タクト窓（図示せず）を形成した後，その上にポリSi層
22を化学気相成長（CVD）法で形成する。次いで，第５
図（ｂ）に示すように、イオン注入法や熱拡散法で燐
（Ｐ）や砒素（As）をポリSi層22にドープして，ドープ
ドポリSi層23とし，続いて下層配線メタル層24を真空蒸
着法或いはスパッタ法で形成する。
層21を形成し,SiO2層21にパターンニングを行ってコン
タクト窓（図示せず）を形成した後，その上にポリSi層
22を化学気相成長（CVD）法で形成する。次いで，第５
図（ｂ）に示すように、イオン注入法や熱拡散法で燐
（Ｐ）や砒素（As）をポリSi層22にドープして，ドープ
ドポリSi層23とし，続いて下層配線メタル層24を真空蒸
着法或いはスパッタ法で形成する。
次に，第５図（ｃ）に示すように，ドープドポリSi層
23と下層配線メタル層24を同時にパターンニングし，下
層配線層25とする。そして，その上に層間絶縁層26をCV
D法で成長し，スルーホールをパターンニングして，層
間絶縁層26を選択的にエッチングする。その後，上層配
線メタル層27を真空蒸着法やスパッタ法によって形成
し，パターンニングしてから，カバー絶縁層28をCVD法
で形成する。次にフォトリソグラフィでボンディング領
域29を開口する。ワイヤボンディングは，ボンディング
領域29に直接行うか，又は，更にバンプなどを形成して
行う。
23と下層配線メタル層24を同時にパターンニングし，下
層配線層25とする。そして，その上に層間絶縁層26をCV
D法で成長し，スルーホールをパターンニングして，層
間絶縁層26を選択的にエッチングする。その後，上層配
線メタル層27を真空蒸着法やスパッタ法によって形成
し，パターンニングしてから，カバー絶縁層28をCVD法
で形成する。次にフォトリソグラフィでボンディング領
域29を開口する。ワイヤボンディングは，ボンディング
領域29に直接行うか，又は，更にバンプなどを形成して
行う。
上記技術において，ドープドポリSi層23は，コンタク
ト窓（図示せず）部分におけるバルクSiと下層配線メタ
ル24との相互拡散を防止するバリアとなるものであり，
膜厚は500〜1,000Å程度必要である。
ト窓（図示せず）部分におけるバルクSiと下層配線メタ
ル24との相互拡散を防止するバリアとなるものであり，
膜厚は500〜1,000Å程度必要である。
上記のような従来例の方法でボンディング領域を形成
すると，ドープドポリSi層とSiO2層の密着力が，ドープ
ドポリSi層と下層配線メタル層の密着力より弱いため，
ワイヤボンディング時にドープドポリSi層がSiO2層より
剥がれる欠点があった。
すると，ドープドポリSi層とSiO2層の密着力が，ドープ
ドポリSi層と下層配線メタル層の密着力より弱いため，
ワイヤボンディング時にドープドポリSi層がSiO2層より
剥がれる欠点があった。
本発明は，かかる欠点を防止するものであり，ワイヤ
ボンディング時に於けるSiO2層とポリSi層との剥がれを
防止することを目的とする。
ボンディング時に於けるSiO2層とポリSi層との剥がれを
防止することを目的とする。
第１図，第２図は本発明の原理説明図である。
図中，（１）は基板，（２）は絶縁層，（３）は第１
のポリSi層，（４）は第２のポリSi層，（５）は配線メ
タル層で，例えばAl−Si層，（６）はカバー絶縁層で，
例えばPSG層，（７）はボンディング領域である。
のポリSi層，（４）は第２のポリSi層，（５）は配線メ
タル層で，例えばAl−Si層，（６）はカバー絶縁層で，
例えばPSG層，（７）はボンディング領域である。
上記目的は，第１図（ａ）に示すように，基板（１）
上に絶縁層（２）と，実質的に不純分を含有しない第１
のポリSi層（３）を形成する工程と，第１図（ｂ）に示
すように，該第１のポリSi層（３）のボンディング領域
以外の部分に不純分を導入して第２のポリSi層（４）を
形成する工程と，該第１及び第２の多結晶シリコン層
（３），（４）上に配線メタル層（５）を形成する工程
と，第１図（ｃ）に示すように，該第１及び第２のポリ
Si層（３），（４）並びに該配線メタル層（５）をパタ
ーンニングして配線層を形成する工程と，ボンディング
領域を該第１のポリSi層（３）上に形成することによ
り， 或いは，第２図（ａ）に示すように，基板（１）上に
絶縁層（２）と，不純物を含有するポリSi層（４）を形
成する工程と，第２図（ｂ）に示すように，ボンディン
グ領域部分の該ポリSi層（４）を除去して該絶縁層
（２）を露出する工程と，該露出した絶縁層（２）上を
含む該ポリSi層（４）上に配線メタル層（５）を形成す
る工程と，第２図（ｃ）に示すように，該ポリSi層
（４）及び配線メタル層（５）をパターンニングして配
線層を形成する工程と，ボンディング領域を該露出した
絶縁層（２）に形成された配線メタル層（５）上に形成
することにより，達成される。
上に絶縁層（２）と，実質的に不純分を含有しない第１
のポリSi層（３）を形成する工程と，第１図（ｂ）に示
すように，該第１のポリSi層（３）のボンディング領域
以外の部分に不純分を導入して第２のポリSi層（４）を
形成する工程と，該第１及び第２の多結晶シリコン層
（３），（４）上に配線メタル層（５）を形成する工程
と，第１図（ｃ）に示すように，該第１及び第２のポリ
Si層（３），（４）並びに該配線メタル層（５）をパタ
ーンニングして配線層を形成する工程と，ボンディング
領域を該第１のポリSi層（３）上に形成することによ
り， 或いは，第２図（ａ）に示すように，基板（１）上に
絶縁層（２）と，不純物を含有するポリSi層（４）を形
成する工程と，第２図（ｂ）に示すように，ボンディン
グ領域部分の該ポリSi層（４）を除去して該絶縁層
（２）を露出する工程と，該露出した絶縁層（２）上を
含む該ポリSi層（４）上に配線メタル層（５）を形成す
る工程と，第２図（ｃ）に示すように，該ポリSi層
（４）及び配線メタル層（５）をパターンニングして配
線層を形成する工程と，ボンディング領域を該露出した
絶縁層（２）に形成された配線メタル層（５）上に形成
することにより，達成される。
ボンディング時において，ポリSi層とその下部の絶縁
層が剥がれる原因は，ポリSi層への不純物の導入をイ
オン注入によって行った場合に生じるダメージによるも
の，或いは，不純物をイオン注入や拡散法にて導入
後，熱硝酸などによってクリーニングを行うが，その
時，不純物を含有するポリSi層は，熱硝酸によってクリ
ーニングを行うが，その時，不純物を含有するポリSi層
は，熱硝酸によって変質してしまうためであると考えら
れる。
層が剥がれる原因は，ポリSi層への不純物の導入をイ
オン注入によって行った場合に生じるダメージによるも
の，或いは，不純物をイオン注入や拡散法にて導入
後，熱硝酸などによってクリーニングを行うが，その
時，不純物を含有するポリSi層は，熱硝酸によってクリ
ーニングを行うが，その時，不純物を含有するポリSi層
は，熱硝酸によって変質してしまうためであると考えら
れる。
本発明では，第１図に示すように，ボンディグ領域の
下層配線メタル層５の下のポリSi層３には不純物を導入
しない構成とする。不純物を含有しないポリSi層３はイ
オン注入による損傷や熱硝酸による変質がないため，ド
ープドポリSi層にした場合よりも，絶縁層２との密着力
が強く，ワイヤボンディングの際のポリSi層の剥がれを
防止することができる。
下層配線メタル層５の下のポリSi層３には不純物を導入
しない構成とする。不純物を含有しないポリSi層３はイ
オン注入による損傷や熱硝酸による変質がないため，ド
ープドポリSi層にした場合よりも，絶縁層２との密着力
が強く，ワイヤボンディングの際のポリSi層の剥がれを
防止することができる。
又，第２図に示すように，ボンディング領域のドープ
ドポリSi層４を下層配線メタル層５の成長前に除去すれ
ば，絶縁層２と下層配線メタル層５との密着力は強いの
で，ワイヤボンディング時の絶縁層２と下層配線メタル
層５との界面での剥がれは生じない。
ドポリSi層４を下層配線メタル層５の成長前に除去すれ
ば，絶縁層２と下層配線メタル層５との密着力は強いの
で，ワイヤボンディング時の絶縁層２と下層配線メタル
層５との界面での剥がれは生じない。
バイポーラトランジスタのボンディング領域における
本発明の第1,第２の実施例を第３図，第４図に模式断面
図で示す。
本発明の第1,第２の実施例を第３図，第４図に模式断面
図で示す。
第３図，第４図において,8はSi基板,9はベース領域,1
0はエミッタ領域,11はSiO2層,12はノンドープポリSi層,
13はドープドポリSi層,14は下層配線層,15は下層配線
層,16は層間絶縁層,17は上層配線層,18はカバー絶縁層,
19はボンディング領域である。
0はエミッタ領域,11はSiO2層,12はノンドープポリSi層,
13はドープドポリSi層,14は下層配線層,15は下層配線
層,16は層間絶縁層,17は上層配線層,18はカバー絶縁層,
19はボンディング領域である。
以下に第１の実施例を第３図を参照して説明する。
（１）Si基板８にバイポーラトランジスタのｐ型ベー
ス領域9,n型エミッタ領域10及び図示しないｎ型コレク
タ領域を形成する。
ス領域9,n型エミッタ領域10及び図示しないｎ型コレク
タ領域を形成する。
（２）その表面に，例えばSiO2層11を熱酸化法等で4,
000Å程度の厚さに形成し，次いで，その上にノンドー
プポリSi層12をCVD法で1,000Åの厚さに成長する。
000Å程度の厚さに形成し，次いで，その上にノンドー
プポリSi層12をCVD法で1,000Åの厚さに成長する。
（３）次いで，ボンディング領域にあたるノンドープ
ポリSi層12の部分にレジストからなるマスクを被覆し，
その他の部分に例えばイオン注入法により，例えば砒素
（As+）を加速電圧が60KeV,ドーズ量が5x1015/cm2の条
件でドープしてドープドポリSi層13を形成する。
ポリSi層12の部分にレジストからなるマスクを被覆し，
その他の部分に例えばイオン注入法により，例えば砒素
（As+）を加速電圧が60KeV,ドーズ量が5x1015/cm2の条
件でドープしてドープドポリSi層13を形成する。
（４）その上にAl−Siからなる下層配線層14をスパッ
タ法によって１μ程度の厚さにデポジションする。
タ法によって１μ程度の厚さにデポジションする。
（５）次に，フォトリソグラフィ及びエッチングにて
下層配線層14,ドープドポリSi層13及びノンドープポリS
i層12を同時にパターンニングして下層配線層15とな
し，更にその上にPSGからなる層間絶縁層16をCVD法で１
μの厚さに形成した後，フォトリソグラフィでスルーホ
ールを形成するため，層間絶縁層16を選択的にエッチン
グする。
下層配線層14,ドープドポリSi層13及びノンドープポリS
i層12を同時にパターンニングして下層配線層15とな
し，更にその上にPSGからなる層間絶縁層16をCVD法で１
μの厚さに形成した後，フォトリソグラフィでスルーホ
ールを形成するため，層間絶縁層16を選択的にエッチン
グする。
（６）続いて,Al−Siからなる上層配線層17を真空蒸
着法やスパッタ法によって1.5μの厚さにデポジション
し，その後，フォトリソグラフィ及びエッチングにて上
層配線層17をパターンニングし，その上にPSGからなる
カバー絶縁層18をCVD法で１μの厚さに成長する。更
に，フォトリソグラフィでボンディング領域19を開け
る。
着法やスパッタ法によって1.5μの厚さにデポジション
し，その後，フォトリソグラフィ及びエッチングにて上
層配線層17をパターンニングし，その上にPSGからなる
カバー絶縁層18をCVD法で１μの厚さに成長する。更
に，フォトリソグラフィでボンディング領域19を開け
る。
（７）その後，アセンブリ工程において，ボンディン
グ領域19にワイヤボンディングを行う。
グ領域19にワイヤボンディングを行う。
その後，下層配線層15のノンドープポリSi層12とSiO2
層11の密着性が高いため，剥がれが生ぜず，強固なボン
デイングが形成される。
層11の密着性が高いため，剥がれが生ぜず，強固なボン
デイングが形成される。
続いて，第２の実施例を第４図を参照して説明する。
（１）Si基板８にバイポーラトランジスタのｐ型ベー
ス領域9,n型エミッタ領域10及び図示しないｎ型コレク
タ領域を形成する。
ス領域9,n型エミッタ領域10及び図示しないｎ型コレク
タ領域を形成する。
（２）その表面に，例えば,SiO2層11を熱酸化法等で
厚さ4,000Å程度の厚さに形成し，次いで，その上にノ
ンドープポリSi層12をCVD法で1,000Åの厚さに成長す
る。
厚さ4,000Å程度の厚さに形成し，次いで，その上にノ
ンドープポリSi層12をCVD法で1,000Åの厚さに成長す
る。
（３）次に，ノンドープポリSi層12に，例えばイオン
注入法により，例えばAs+を加速電圧60KeV,ドーズ量5x1
015/cm2の条件でドープして，ドープドポリSi層13を形
成する。
注入法により，例えばAs+を加速電圧60KeV,ドーズ量5x1
015/cm2の条件でドープして，ドープドポリSi層13を形
成する。
（４）続いて，ボンディング領域のドープドポリSi層
13を除去する。その上にAl−Siからなる下層配線層14を
スパッタ法によって１μ程度の厚さにデポジションす
る。
13を除去する。その上にAl−Siからなる下層配線層14を
スパッタ法によって１μ程度の厚さにデポジションす
る。
（５）その後，フォトリソグラフィ及びエッチングに
て下層配線層14とドープドポリSi層13を同時にパターン
ニングして下層配線15とする。次いで，その上にPSGか
らなる層間絶縁層16をCVD法で１μの厚さに形成した
後，フォトリソグラフィでスルーホールを形成するた
め，層間絶縁層16を選択的にエッチングする。
て下層配線層14とドープドポリSi層13を同時にパターン
ニングして下層配線15とする。次いで，その上にPSGか
らなる層間絶縁層16をCVD法で１μの厚さに形成した
後，フォトリソグラフィでスルーホールを形成するた
め，層間絶縁層16を選択的にエッチングする。
（６）次に,Al−Siからなる上層配線層17を真空蒸着
法やスパッタ法によって1.5μの厚さにデポジション
し，続いてフォトリソグラフィ及びエッチングにて上層
配線層17をパターンニングし，その上にPSGからなるカ
バー絶縁層18をCVD法で１μの厚さに成長する。更に，
フォトリソグラフィでボンディング領域19を開ける。
法やスパッタ法によって1.5μの厚さにデポジション
し，続いてフォトリソグラフィ及びエッチングにて上層
配線層17をパターンニングし，その上にPSGからなるカ
バー絶縁層18をCVD法で１μの厚さに成長する。更に，
フォトリソグラフィでボンディング領域19を開ける。
（７）その後，アセンブリ工程において，ボンディン
グ領域19にワイヤボンディングを行う。
グ領域19にワイヤボンディングを行う。
その際，下層配線層14とSiO2層11の密着性が高いた
め，剥がれが生ぜず強固なボンデイングが形成される。
め，剥がれが生ぜず強固なボンデイングが形成される。
以上説明したように，本発明によればボンディング領
域の下層配線メタル層の下にノンドープポリSi層を用い
ることにより，或いはドープドポリSi層を下層配線メタ
ル層成長前に除去しておくことにより，ボンディング領
域におけるボンディングワイヤの剥がれを防止すること
ができ，半導体集積回路の多層配線の信頼性向上に寄与
するところが大きい。
域の下層配線メタル層の下にノンドープポリSi層を用い
ることにより，或いはドープドポリSi層を下層配線メタ
ル層成長前に除去しておくことにより，ボンディング領
域におけるボンディングワイヤの剥がれを防止すること
ができ，半導体集積回路の多層配線の信頼性向上に寄与
するところが大きい。
【図面の簡単な説明】 第１図，第２図は本発明の原理説明図， 第３図，第４図はバイポーラトランジスタのボンディン
グ領域における本発明の実施例の説明図， 第５図はボンディング領域形成方法の従来例の工程順模
式断面図 である。 図において， １は基板， ２は絶縁層， ３は第１のポリSi層， ４は第２のポリSi層， ５は配線メタル層， ６はカバー絶縁層， ７はボンディング領域， ８はSi基板， ９はベース領域， 10はエミッタ領域， 11はSiO2層， 12はノンドープポリSi層， 13はドープドポリSi層， 14は下層配線層， 15は下層配線層， 16は層間絶縁層， 17は上層配線層， 18はカバー絶縁層， 19はボンディング領域である。
グ領域における本発明の実施例の説明図， 第５図はボンディング領域形成方法の従来例の工程順模
式断面図 である。 図において， １は基板， ２は絶縁層， ３は第１のポリSi層， ４は第２のポリSi層， ５は配線メタル層， ６はカバー絶縁層， ７はボンディング領域， ８はSi基板， ９はベース領域， 10はエミッタ領域， 11はSiO2層， 12はノンドープポリSi層， 13はドープドポリSi層， 14は下層配線層， 15は下層配線層， 16は層間絶縁層， 17は上層配線層， 18はカバー絶縁層， 19はボンディング領域である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 H01L 21/321 H01L 21/3205 H01L 21/768
Claims (2)
- 【請求項１】基板（１）上に絶縁層（２）と，実質的に
不純物を含有しない第１の多結晶シリコン層（３）を形
成する工程と， 該第１の多結晶シリコン層（３）のボンディング領域以
外の部分に不純物を導入して第２の多結晶シリコン層
（４）を形成する工程と， 該第１及び第２の多結晶シリコン層（３），（４）上に
配線メタル層（５）を形成する工程と， 該第１及び第２の多結晶シリコン層（３），（４）並び
に該配線メタル層（５）をパターンニングして配線層を
形成する工程と， ボンディング領域（７）を該第１の多結晶シリコン層
（３）上に形成する工程とを含むことを特徴とする半導
体装置の製造方法。 - 【請求項２】基板（１）上に絶縁層（２）と，不純物を
含有する多結晶シリコン層（４）を形成する工程と， ボンディング領域部分の該多結晶シリコン層（４）を除
去して該絶縁層（２）を露出する工程と，該露出した絶
縁層（２）上を含む該多結晶シリコン層（４）上に配線
メタル層（５）を形成する工程と， 該多結晶シリコン層（４）及び配線メタル層（５）をパ
ターンニングして配線層を形成する工程と， ボンディング領域（７）を該露出した絶縁層（２）に形
成された配線メタル層（５）上に形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29257288A JP2782737B2 (ja) | 1988-11-18 | 1988-11-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29257288A JP2782737B2 (ja) | 1988-11-18 | 1988-11-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02137332A JPH02137332A (ja) | 1990-05-25 |
| JP2782737B2 true JP2782737B2 (ja) | 1998-08-06 |
Family
ID=17783508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29257288A Expired - Fee Related JP2782737B2 (ja) | 1988-11-18 | 1988-11-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2782737B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087850A (ja) * | 2002-08-27 | 2004-03-18 | Asahi Kasei Electronics Co Ltd | 半導体デバイス |
| JP7424218B2 (ja) * | 2020-06-12 | 2024-01-30 | トヨタ自動車株式会社 | 配線基板の製造方法 |
-
1988
- 1988-11-18 JP JP29257288A patent/JP2782737B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02137332A (ja) | 1990-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6152584B2 (ja) | ||
| US5516709A (en) | Method of manufacturing bipolar transistor with reduced numbers of steps without increasing collector resistance | |
| JP3023853B2 (ja) | 半導体装置の製造方法 | |
| JP2782737B2 (ja) | 半導体装置の製造方法 | |
| JP2589209B2 (ja) | 半導体装置の素子間分離領域の形成方法 | |
| JPH0415619B2 (ja) | ||
| JP3167362B2 (ja) | バイポーラ型ｍｏｓ半導体装置の製造方法 | |
| JPH0135505B2 (ja) | ||
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPH0254662B2 (ja) | ||
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JP2661153B2 (ja) | 半導体装置の製造方法 | |
| JPH0155585B2 (ja) | ||
| JPS6160580B2 (ja) | ||
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JP2867537B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| JPH0318738B2 (ja) | ||
| JPH0437581B2 (ja) | ||
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JP3068733B2 (ja) | 半導体装置の製造方法 | |
| JPH0462178B2 (ja) | ||
| JPH0139221B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |