JP2538881B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2538881B2 JP2538881B2 JP61137471A JP13747186A JP2538881B2 JP 2538881 B2 JP2538881 B2 JP 2538881B2 JP 61137471 A JP61137471 A JP 61137471A JP 13747186 A JP13747186 A JP 13747186A JP 2538881 B2 JP2538881 B2 JP 2538881B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductor
- wiring
- hole
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置の製造方法に係わり、特に相互
配線の接続部を導電材料で埋込んだ半導体装置の製造方
法に関する。
配線の接続部を導電材料で埋込んだ半導体装置の製造方
法に関する。
（従来の技術） 従来、半導体装置における上下層の相互接続には、２
層を結ぶ層間接続孔（スルーホール）を形成し、このス
ルーホールを導電材料で埋込む方法が採用されている。
この方法を、第２図を参照して簡単に説明する。
層を結ぶ層間接続孔（スルーホール）を形成し、このス
ルーホールを導電材料で埋込む方法が採用されている。
この方法を、第２図を参照して簡単に説明する。
Si基板21上に形成した絶縁膜22上に、N+若しくはP+の
シリコン配線23を形成し、さらにSiO2膜24を形成する。
そして、SiO2膜24に、通常のフォトリソグラフィと反応
性イオンエッチングを用いてスルーホール25を形成す
る。次いで、減圧CVD法により、６弗化タングステンと
水素を用いて、シリコン配線23及び絶縁膜24上にタング
ステン配線26を形成する。これにより、スルーホール25
内にタングステンが埋込まれることになる。
シリコン配線23を形成し、さらにSiO2膜24を形成する。
そして、SiO2膜24に、通常のフォトリソグラフィと反応
性イオンエッチングを用いてスルーホール25を形成す
る。次いで、減圧CVD法により、６弗化タングステンと
水素を用いて、シリコン配線23及び絶縁膜24上にタング
ステン配線26を形成する。これにより、スルーホール25
内にタングステンが埋込まれることになる。
しかしながら、この種の方法にあっては次のような問
題があった。即ち、スルーホール25内にタングステンを
完全に埋込むには、タングステン膜厚として、スルーホ
ール径の半分以上が必要である。従って、第２図に示す
如くスルーホール25の径が比較的小さい（例えば0.8μ
ｍ）場合、0.4［μｍ］以上の膜厚があれば、スルーホ
ール25をタングステンで埋込むことが可能である。とこ
ろが、スルーホール径が比較的小さくても、タングステ
ン膜の形成方法によっては、スルーホール25内に所謂
“す"27が入る虞れがあった。
題があった。即ち、スルーホール25内にタングステンを
完全に埋込むには、タングステン膜厚として、スルーホ
ール径の半分以上が必要である。従って、第２図に示す
如くスルーホール25の径が比較的小さい（例えば0.8μ
ｍ）場合、0.4［μｍ］以上の膜厚があれば、スルーホ
ール25をタングステンで埋込むことが可能である。とこ
ろが、スルーホール径が比較的小さくても、タングステ
ン膜の形成方法によっては、スルーホール25内に所謂
“す"27が入る虞れがあった。
また、第３図に示す如く、スルーホール25の径が大き
い（例えば1.5μｍ以上）場合、0.4［μｍ］堆積しただ
けではスルーホール25の平坦化はなされていない。これ
を平坦化するためには、0.75［μｍ］以上の堆積が必要
となるが、この場合配線の側面積が増加し、配線容量が
増大する。さらに、0.75［μｍ］以上堆積した場合の表
面形状は平坦と言っても、表面拡散による丸みのため、
中央部は凹みが残る。
い（例えば1.5μｍ以上）場合、0.4［μｍ］堆積しただ
けではスルーホール25の平坦化はなされていない。これ
を平坦化するためには、0.75［μｍ］以上の堆積が必要
となるが、この場合配線の側面積が増加し、配線容量が
増大する。さらに、0.75［μｍ］以上堆積した場合の表
面形状は平坦と言っても、表面拡散による丸みのため、
中央部は凹みが残る。
（発明が解決しようとする問題点） このように従来方法では、層間接続孔に導電体を埋込
む際に、該接続孔に所謂“す”がいる虞れがある。ま
た、接続孔の径が大きい場合、これを平坦に埋込むこと
は困難であった。
む際に、該接続孔に所謂“す”がいる虞れがある。ま
た、接続孔の径が大きい場合、これを平坦に埋込むこと
は困難であった。
本発明のこのような事情を考慮してなされたもので、
その目的とするところは、上下配線層間の接続孔を導電
体で完全に埋込むことができ、且つその表面を平坦化し
得る半導体装置の製造方法を提供することにある。
その目的とするところは、上下配線層間の接続孔を導電
体で完全に埋込むことができ、且つその表面を平坦化し
得る半導体装置の製造方法を提供することにある。
［発明の構成］ （問題点を解決するための手段） 本発明の骨子は、層間接続孔内への導電体の埋込み
に、導電体の溶融を利用することにある。即ち本発明
は、上下の配線層を層間接続孔により接続する半導体装
置の製造方法において、第１の導電体配線が形成された
半導体基板上に、絶縁膜を形成してその表面を平坦化
し、次いでこの絶縁膜の前記第１の導電体配線上に層間
接続孔を形成し、次いで全面に上記第１の導電体配線よ
りも融点の低い材料による第２の導電体膜を形成し、次
いで上記第２の導電体膜を加熱して該導電体膜を溶融
し、配線パターンを形成するである。
に、導電体の溶融を利用することにある。即ち本発明
は、上下の配線層を層間接続孔により接続する半導体装
置の製造方法において、第１の導電体配線が形成された
半導体基板上に、絶縁膜を形成してその表面を平坦化
し、次いでこの絶縁膜の前記第１の導電体配線上に層間
接続孔を形成し、次いで全面に上記第１の導電体配線よ
りも融点の低い材料による第２の導電体膜を形成し、次
いで上記第２の導電体膜を加熱して該導電体膜を溶融
し、配線パターンを形成するである。
（作用） 上記の方法であれば、第１の導電体配線を溶かすこと
なく、第２の導電体膜を溶融させることができることに
より、第１の導電体配線に影響を与えることなく、絶縁
膜に設けた層間接続孔にこの溶融した導電体を流れ込ま
せることができるようになり、接続孔の開口径に拘ら
ず、層間接続孔内への導電体の埋込みが確実となる。さ
らに、溶融した導電体の流動性により、平坦な絶縁膜上
の導電体膜は厚みが均一で、しかも、その表面がより平
坦なものとなるから、パターニングした際にきれいにパ
ターニングすることができるようになる。
なく、第２の導電体膜を溶融させることができることに
より、第１の導電体配線に影響を与えることなく、絶縁
膜に設けた層間接続孔にこの溶融した導電体を流れ込ま
せることができるようになり、接続孔の開口径に拘ら
ず、層間接続孔内への導電体の埋込みが確実となる。さ
らに、溶融した導電体の流動性により、平坦な絶縁膜上
の導電体膜は厚みが均一で、しかも、その表面がより平
坦なものとなるから、パターニングした際にきれいにパ
ターニングすることができるようになる。
（実施例） 以下、本発明の詳細を図示の実施例によって説明す
る。
る。
第１図（ａ）〜（ｃ）は本発明の一実施例方法に係わ
る半導体装置の製造工程を示す断面図である。まず、第
１図（ａ）に示す如く、Si基板11上にSiO2等の酸化膜12
を形成し、その上にタングステン0.2μm/タングステン
シリサイド0.07μｍからなる導体膜をCVD法で形成し、
これをパターニングして第１の導電体配線13を形成す
る。続いて、全面に厚さ約1.2［μｍ］のSiO2膜（絶縁
膜）14を堆積し、表面を平坦化した後にこのSiO2膜14に
0.8［μｍ］径のスルーホール15aと1.5［μｍ］径のス
ルーホール15bを形成する。この結果、第１図（ａ）の
如きとなる。ここで、第１の導電体配線13の下層にタン
グステンシリサイドを用いたのは、該配線13とSiO2膜12
との密着性を良くするためである。
る半導体装置の製造工程を示す断面図である。まず、第
１図（ａ）に示す如く、Si基板11上にSiO2等の酸化膜12
を形成し、その上にタングステン0.2μm/タングステン
シリサイド0.07μｍからなる導体膜をCVD法で形成し、
これをパターニングして第１の導電体配線13を形成す
る。続いて、全面に厚さ約1.2［μｍ］のSiO2膜（絶縁
膜）14を堆積し、表面を平坦化した後にこのSiO2膜14に
0.8［μｍ］径のスルーホール15aと1.5［μｍ］径のス
ルーホール15bを形成する。この結果、第１図（ａ）の
如きとなる。ここで、第１の導電体配線13の下層にタン
グステンシリサイドを用いたのは、該配線13とSiO2膜12
との密着性を良くするためである。
次いで、第１図（ｂ）に示す如く、全面にAl膜（第２
の導電体膜）16をDCスパッタ法で厚さ約0.5［μｍ］被
着する。この状態では、スルーホール15aはAl膜16で略
埋込まれているが、スルーホール15bはその周辺部しか
埋込まれていない。さらに、スルーホール15aには“す"
17が形成されることがある。
の導電体膜）16をDCスパッタ法で厚さ約0.5［μｍ］被
着する。この状態では、スルーホール15aはAl膜16で略
埋込まれているが、スルーホール15bはその周辺部しか
埋込まれていない。さらに、スルーホール15aには“す"
17が形成されることがある。
次いで、電子ビーム18の照射によりAl膜16を溶融させ
た。ここで、電子ビーム18の加速電圧は15［KV］、ビー
ム電流は0.5〜１［mA］、ビーム径は50［μｍ］とし、
ビーム走査速度は10［cm/sec］とした。Alの融点は660
［℃］であるが、電子ビーム照射による最大温度は、ビ
ーム中心で700［℃］である。このため、上記ビーム照
射によりAl膜16は十分に溶融した。
た。ここで、電子ビーム18の加速電圧は15［KV］、ビー
ム電流は0.5〜１［mA］、ビーム径は50［μｍ］とし、
ビーム走査速度は10［cm/sec］とした。Alの融点は660
［℃］であるが、電子ビーム照射による最大温度は、ビ
ーム中心で700［℃］である。このため、上記ビーム照
射によりAl膜16は十分に溶融した。
Al膜16の溶融により、第１図（ｃ）に示す如く、凹部
となっているスルーホール15b内にAlが流れ込み、その
表面形状は±0.1［μｍ］の凹凸に抑えられた。また、
スルーホール15a内の“す”は完全になくなった。
となっているスルーホール15b内にAlが流れ込み、その
表面形状は±0.1［μｍ］の凹凸に抑えられた。また、
スルーホール15a内の“す”は完全になくなった。
上記の平坦化によって、Al膜からなる上層配線がスル
ーホール15a,15bを横切る際にも、抵抗増加は殆どな
く、Alの結晶粒径は１〜1.5［μｍ］であり、比抵抗は2
5［℃］で2.8［μΩcm］とバルクの2.75［μΩcm］に極
めて近い値が得られた。スルーホール部以外の平坦部で
のAlの膜厚は約0.35〜0.4［μｍ］であり、Alの溶融−
再結晶化過程で、密度が約10［％］高くなり、凹部への
流れ込みのため膜厚の目減りが生じた。また、埋込まれ
たAlと下層配線であるタングステンとのコンタクト抵抗
は３〜５×10-9［Ωcm2］と極めて良好であった。
ーホール15a,15bを横切る際にも、抵抗増加は殆どな
く、Alの結晶粒径は１〜1.5［μｍ］であり、比抵抗は2
5［℃］で2.8［μΩcm］とバルクの2.75［μΩcm］に極
めて近い値が得られた。スルーホール部以外の平坦部で
のAlの膜厚は約0.35〜0.4［μｍ］であり、Alの溶融−
再結晶化過程で、密度が約10［％］高くなり、凹部への
流れ込みのため膜厚の目減りが生じた。また、埋込まれ
たAlと下層配線であるタングステンとのコンタクト抵抗
は３〜５×10-9［Ωcm2］と極めて良好であった。
ところで、本実施例に示した如く、下層配線と上層配
線間を絶縁層で電気的に分離した構造の場合、半導体基
板であるSi基板11上に下層配線である第１の導電体配線
13を形成した後に、絶縁のために絶縁膜14を形成するこ
とになるが、下層配線部分が他の部分より突き出ている
ために、当該絶縁膜14は下層配線部分で突き出てしま
い、凹凸が生じて平坦ではなくなる。そして、仮にこの
状態のまま、上層配線形成用の導電膜を形成してこれを
溶融したとすると、凹部に導電膜形成材料が溜まり、層
間接続孔内を上層配線形成用の導電膜材料で埋めること
ができても、その他の領域における凹部では導電膜の層
厚（膜厚）が厚く、逆に、凸部分では層厚が薄くなると
いう層厚不均一の問題が起こる。そして、層厚不均一の
状態のまま、上層配線のためのパターニングを行なう
と、層の厚い部分での導電膜除去ではその厚みが厚かっ
た分、導電膜が除去されず、残渣として絶縁膜上に残っ
てしまい、上層配線間を短絡する原因となる。
線間を絶縁層で電気的に分離した構造の場合、半導体基
板であるSi基板11上に下層配線である第１の導電体配線
13を形成した後に、絶縁のために絶縁膜14を形成するこ
とになるが、下層配線部分が他の部分より突き出ている
ために、当該絶縁膜14は下層配線部分で突き出てしま
い、凹凸が生じて平坦ではなくなる。そして、仮にこの
状態のまま、上層配線形成用の導電膜を形成してこれを
溶融したとすると、凹部に導電膜形成材料が溜まり、層
間接続孔内を上層配線形成用の導電膜材料で埋めること
ができても、その他の領域における凹部では導電膜の層
厚（膜厚）が厚く、逆に、凸部分では層厚が薄くなると
いう層厚不均一の問題が起こる。そして、層厚不均一の
状態のまま、上層配線のためのパターニングを行なう
と、層の厚い部分での導電膜除去ではその厚みが厚かっ
た分、導電膜が除去されず、残渣として絶縁膜上に残っ
てしまい、上層配線間を短絡する原因となる。
本発明では、絶縁膜14の表面が平坦化されており、こ
れによって下層配線部での絶縁膜の突き出しをなくし、
この絶縁膜14上に形成した上層配線形成用の導電体膜で
あるAl膜16を溶融することでスルーホール15a,15b内を
上層配線形成用の導電膜材料で埋めることができると共
に、この溶融によっても上層配線形成用のAl膜16の膜厚
は均一に保たれるので、上層配線形成のために導電膜を
パターニングした場合に、残渣が残らないようになる。
れによって下層配線部での絶縁膜の突き出しをなくし、
この絶縁膜14上に形成した上層配線形成用の導電体膜で
あるAl膜16を溶融することでスルーホール15a,15b内を
上層配線形成用の導電膜材料で埋めることができると共
に、この溶融によっても上層配線形成用のAl膜16の膜厚
は均一に保たれるので、上層配線形成のために導電膜を
パターニングした場合に、残渣が残らないようになる。
かくして本実施例方法によれば、上層配線としてのAl
膜16を電子ビーム18の照射により溶融させることによ
り、径の大きなスルーホール15b内にもAlを十分に埋込
むことができ、表面を平坦化することができる。さら
に、径の小さなスルーホール15a内に形成される“す"17
も確実になくすことができる。このため、配線層間の接
続の信頼性向上をはかることができ、素子特性の向上を
はかり得る。また、第２の導電体膜としてタングステン
よりも融点の低いAl膜16を用いているので、第１の導電
体配線13を溶融させることなくAl膜16のみを溶融させる
ことができ、電子ビーム照射によるAlの溶融を効果的に
行うことができる。さらに、電子ビーム照射工程を付加
するのみで、従来工程を左程変更することなく実施し得
る等の利点もある。
膜16を電子ビーム18の照射により溶融させることによ
り、径の大きなスルーホール15b内にもAlを十分に埋込
むことができ、表面を平坦化することができる。さら
に、径の小さなスルーホール15a内に形成される“す"17
も確実になくすことができる。このため、配線層間の接
続の信頼性向上をはかることができ、素子特性の向上を
はかり得る。また、第２の導電体膜としてタングステン
よりも融点の低いAl膜16を用いているので、第１の導電
体配線13を溶融させることなくAl膜16のみを溶融させる
ことができ、電子ビーム照射によるAlの溶融を効果的に
行うことができる。さらに、電子ビーム照射工程を付加
するのみで、従来工程を左程変更することなく実施し得
る等の利点もある。
なお、本発明は上述した実施例方法に限定されるもの
ではない。例えば、前記第１の導電体配線としては、タ
ングステン／タングステンシリサイドの２層構造に限る
ものではなく、しずれかの１層構造であってもよい。ま
た、第１の導電体の材料としては、タングステン、モリ
ブデン、又はタングステン、モリブデン、チタン、ジル
コニウム若しくはハフニウムの窒化物或いは珪化物等を
用いることができる。さらに、これらの複数種を組合わ
せて用いることも可能である。また、前記第２の導電体
膜としては、Al以外に各種用いることができるが、第１
の導電体よりも融点の低いものが望ましい。また、第２
の導電体膜を溶融する手段としては、電子ビームの代り
に、レーザビームを用いることができる。さらに、ハロ
ゲンランプによるランプアニールやキセノンランプによ
るフラッシュアニール等を用いることも可能である。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。
ではない。例えば、前記第１の導電体配線としては、タ
ングステン／タングステンシリサイドの２層構造に限る
ものではなく、しずれかの１層構造であってもよい。ま
た、第１の導電体の材料としては、タングステン、モリ
ブデン、又はタングステン、モリブデン、チタン、ジル
コニウム若しくはハフニウムの窒化物或いは珪化物等を
用いることができる。さらに、これらの複数種を組合わ
せて用いることも可能である。また、前記第２の導電体
膜としては、Al以外に各種用いることができるが、第１
の導電体よりも融点の低いものが望ましい。また、第２
の導電体膜を溶融する手段としては、電子ビームの代り
に、レーザビームを用いることができる。さらに、ハロ
ゲンランプによるランプアニールやキセノンランプによ
るフラッシュアニール等を用いることも可能である。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。
［発明の効果］ 以上詳述したように本発明によれば、第２の導電体膜
をエネルギービームの照射により溶融させることによ
り、上下配線層間の接続孔を導電体で完全に埋込むこと
ができ、且つその表面を平坦化することができる。従っ
て、半導体装置の信頼性向上をはかり得る。
をエネルギービームの照射により溶融させることによ
り、上下配線層間の接続孔を導電体で完全に埋込むこと
ができ、且つその表面を平坦化することができる。従っ
て、半導体装置の信頼性向上をはかり得る。
第１図（ａ）〜（ｃ）は本発明の一実施例方法に係わる
半導体装置の製造工程を示す断面図、第２図及び第３図
はそれぞれ従来方法の問題点を説明するための断面図で
ある。 11……Si基板、12……酸化膜、13……第１の導電体配
線、14……SiO2膜（絶縁膜）、15a,15b……スルーホー
ル（層間接続孔）、16……Al膜（第２の導電体膜）、17
……“す”、18……電子ビーム（エネルギービーム）。
半導体装置の製造工程を示す断面図、第２図及び第３図
はそれぞれ従来方法の問題点を説明するための断面図で
ある。 11……Si基板、12……酸化膜、13……第１の導電体配
線、14……SiO2膜（絶縁膜）、15a,15b……スルーホー
ル（層間接続孔）、16……Al膜（第２の導電体膜）、17
……“す”、18……電子ビーム（エネルギービーム）。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−165339（ＪＰ，Ａ) 特開 昭60−227446（ＪＰ，Ａ) 特開 昭54−921082（ＪＰ，Ａ) 特開 昭60−57648（ＪＰ，Ａ) 特開 昭62−85446（ＪＰ，Ａ) 特開 昭61−102755（ＪＰ，Ａ) 特開 昭59−148351（ＪＰ，Ａ) 特開 昭59−8356（ＪＰ，Ａ) 特開 昭47−37086（ＪＰ，Ａ) 特開 昭59−4052（ＪＰ，Ａ) 特開 昭57−102049（ＪＰ，Ａ) 特開 昭58−202553（ＪＰ，Ａ) 特開 昭62−67839（ＪＰ，Ａ) 特開 昭59−87834（ＪＰ，Ａ)
Claims (2)
- 【請求項１】第１の導電体配線が形成された半導体基板
上に絶縁膜を形成してその表面を平坦化する工程と、上
記絶縁膜の前記第１の導電体配線上に層間接続孔を形成
する工程と、次いで全面に上記第１の導電体配線よりも
融点の低い材料による第２の導電体膜を形成する工程
と、次いで上記第２の導電体膜を加熱して該導電体膜を
溶融し、配線パターンを形成する工程とを含むことを特
徴とする半導体装置の製造方法。 - 【請求項２】前記第１の導電体の材料として、タングス
テン、モリブデン、及びタングステン、モリブデン、チ
タン、ジルコニウム若しくはハフニウムの窒化物又は珪
化物の少なくとも一つを用いたことを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137471A JP2538881B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137471A JP2538881B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293739A JPS62293739A (ja) | 1987-12-21 |
| JP2538881B2 true JP2538881B2 (ja) | 1996-10-02 |
Family
ID=15199381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61137471A Expired - Fee Related JP2538881B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538881B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204630A (ja) * | 1987-02-19 | 1988-08-24 | Fujitsu Ltd | 配線構造の製造方法 |
| US5110759A (en) * | 1988-12-20 | 1992-05-05 | Fujitsu Limited | Conductive plug forming method using laser planarization |
| US5011793A (en) * | 1990-06-19 | 1991-04-30 | Nihon Shinku Gijutsu Kabushiki Kaisha | Vacuum deposition using pressurized reflow process |
| DE4028776C2 (de) * | 1990-07-03 | 1994-03-10 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement |
| JPH07105441B2 (ja) * | 1992-11-30 | 1995-11-13 | 日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57102049A (en) * | 1980-12-17 | 1982-06-24 | Fujitsu Ltd | Formation of multilayer wiring |
| JPS5837934A (ja) * | 1981-08-28 | 1983-03-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS58202553A (ja) * | 1982-05-21 | 1983-11-25 | Toshiba Corp | 半導体装置 |
| JPS594052A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS598356A (ja) * | 1982-07-06 | 1984-01-17 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPS60227446A (ja) * | 1984-04-25 | 1985-11-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1986
- 1986-06-13 JP JP61137471A patent/JP2538881B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62293739A (ja) | 1987-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| JPH0719841B2 (ja) | 半導体装置 | |
| JP2000243213A (ja) | 縦型ヒューズおよび製造方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JPH10135459A (ja) | ポリサイドゲート電極及びその製造方法 | |
| JP2538881B2 (ja) | 半導体装置の製造方法 | |
| JP3101248B2 (ja) | 金属−金属キャパシタを集積回路に組み込むための方法 | |
| JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
| JPH0228253B2 (ja) | ||
| JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0578180B2 (ja) | ||
| JP2508831B2 (ja) | 半導体装置 | |
| JPH10284598A (ja) | 半導体装置の多層配線構造 | |
| JP2002353221A (ja) | 半導体装置およびその製造方法 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JPS60173857A (ja) | 半導体装置の製造方法 | |
| KR960004088B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH0344062A (ja) | 改善された可溶性リンクを有する集積回路 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPS62139352A (ja) | 半導体装置 | |
| JPH04340713A (ja) | 半導体装置の製造方法 | |
| JPS6143855B2 (ja) | ||
| JPH07183380A (ja) | 配線形成法 | |
| JPH11238699A (ja) | 半導体装置の製造方法及びＣｕ埋め込み配線の形成方法 | |
| JPH0424946A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |