JPH0424946A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 配線層とその形成方法に関し、 深いコンタクトホールも浅いコンタクトホールもほぼ同
様の孔径を有する高品質な接続電極を形成することを目
的とし、 半導体装置は、高融点金属シリサイド膜上に多結晶シリ
コン膜を積層してなる配線層と、該配線層表面を被覆す
る層間絶縁膜と、核層間絶縁膜表面に該配線層を露出さ
せるように開口して形成されたコンタクトホールと、該
コンタクトホール内に形成され、該配線層と電気的に接
続された接続電極とを有することを特徴とし、 その製造方法は、高融点金属シリサイド膜上に多結晶シ
リコン膜を積層した配線層を形成し、該配線層に層間絶
縁膜を被覆して該層間絶縁膜にコンタクトホールを形成
し、該コンタクトホールにおいて少な（とも高融点金属
シリサイド膜に接続する接続電極を形成するようにした
ことを特徴とする。

〔産業上の利用分野〕

本発明は半導体装置およびその製造方法にかかり、特に
配線層とその形成方法に関する。

〔従来の技術〕

ＩＣ，ＬＳＩなどの半導体デバイスは高速動作する等の
利点があるために微細化・高集積化されてきたが、半導
体デバイスは高集積化するほど基板上の凹凸が増えて段
差が発生し、その段差ある表面に配線層を形成すると、
配線の細りゃ配線の短絡が増加して、半導体デバイスの
信鎖性が低下する問題が生じる。

そのために、絶縁膜や配線層を被着する際、表面の凹凸
を出来るだけ少なくするように形成する平坦化法が採ら
れており、例えば、ＰＳＧ　（燐シリケートガラス）膜
は被着後にリフロー（再溶融）をおこなうのもそのため
であり、また、配線材料であるアルミニウム膜をスパッ
タリングして被着させる際、基板加熱して溶融被着させ
るのもそのためである。

〔発明が解決しようとする課題〕

ところが、基板表面での平坦化技術が進むと、多層配線
を形成する際、絶縁膜にコンタクトホール（ｃｏｎｔａ
ｃｔ　ｈｏｌｅ　；接続孔）を孔あけして縦方向に接続
電極を形成する工程で他の不具合な問題が生じており、
第３図はその従来の問題点を説明する図である。

第３図において、記号１は半導体基板、２は熱酸化して
生成した５ｉＯｚ　　（酸化シリコン）膜、３は気相成
長（ＣＶＤ）法で被着したＳｉＯ□膜（以下にＣＶＤ５
ｉＯ□膜と称す）、１１は多結晶シリコン膜からなる第
１配線層、１２は多結晶シリコン膜からなる第２配線層
、　ＣＬ　Ｃ２はコンタクトホールである。図示のよう
に、第１配線層１１と第２配線層１２は段差あるＳｉＯ
□膜２の上に形成した１層目の配線層であり、第１配線
層１１は５ｉＣ）ｚ膜２の凸部上に形成されて、第２配
線層１２は低部に形成されている。

従って、その１層目配線層の上にＣＶＤＳｉＯ２膜３を
平坦化して被着し、そのＣＶ　Ｄ　Ｓｉ　Ｏｚ膜３にコ
ンタクトホールＣ１，Ｃ２を同時に孔あけすると、第１
配線層ｌＩ上のＣＶＤ５ｉＯ□［３は厚みが薄くて、第
２配線層１２上のＣＶ　Ｄ　Ｓｉ　Ｏｚ膜３は厚みが厚
いために、第１配線層１１上の浅いコンタクトボールＣ
１は大きな孔になり、第２配線層１２上の深いコンタク
トホールＣ２は配線層に近い部分は小さな孔になる。そ
のため、コンタクトホールｃ１を所定の直径断面をもっ
た孔に孔あけすると、深いコンタクトホールＣ２が開口
できないか、または、孔断面が小さくて配線抵抗が増え
るようになる。

他方、コンタクトホールＣ２の孔断面を所定の直径断面
になるようにエツチングすると、浅いコンタクトホール
Ｃ１のエツチングが過度となり、ＣＶＤ　Ｓ　ｉ　Ｏｚ
膜３と同種材質の多結晶シリコン膜からなる第１配線層
１１の接続部分にダメージを与えるようになる。

本発明はこのような問題点を低減させ、深いコンタクト
ホールも浅いコンタクトホールもほぼ同様の孔径断面を
有する高品質な接続電極を形成することを目的とした半
導体装置とその製造方法を提案するものである。

〔課題を解決するための手段〕

その課題は、高融点金属シリサイド膜上に多結晶シリコ
ン膜を積層してなる配線層と、該配線層表面を被覆する
層間絶縁膜と、該層間絶縁膜表面に該配線層を露出させ
るように開口して形成されたコンタクトホールと、該コ
ンタクトホール内に形成され、該配線層と電気的に接続
された接続電極とを有する半導体装置によって解決され
る。

また、その製造方法は、高融点金属シリサイド膜上に多
結晶シリコン膜を積層した配線層を形成し、該配線層に
層間絶縁膜を被覆して該層間絶縁膜にコンタクトホール
を形成し、該コンタクトホールにおいて少なくとも高融
点金属シリサイド膜に接続する接続電極を形成するよう
にしたことを特徴とする。

〔作　用〕

即ち、本発明は、配線層を層間絶縁膜（ＣＶＤＳｉＯ□
膜）とは異質の高融点金属シリサイド膜を含む材料で形
成し、コンタクトホールを孔あけしても、多結晶シリコ
ン膜はエツチングされるが、高融点金属シリサイド膜が
エツチングされない構造にする。

そうすれば、高さの異なるコンタクトホールのいずれに
も適正な接続電極が形成されてデバイス特性を安定し、
半導体デバイスが高品質化される。

〔実　施　例］ 以下に図面を参照して実施例によって詳細に説明する。

第１図は本発明にかかる半導体装置の断面図を示してお
り、記号１は半導体基板、２は熱酸化した５ｉＯｚ膜、
３はＣＶ　Ｄ　Ｓｉ　Ｏｚ膜、２１は第１配線層、２２
は第２配線層、５は２層目配線層、６はＰＳＧ膜である
。且つ、第１配線層２１．第２配線層２２はともに１層
目の配線層であり、その配線構造はＷＳｉｚ　　（タン
グステンシリサイド）膜４１上に多結晶シリコン膜４２
を積層した複層配線構造となっている。

１層目の配線層をこのような複層構造にすれば、配線層
上のＣＶ　Ｄ　Ｓｉ　Ｏｚ膜３の膜厚の薄い第１配線層
２１にも、また、膜厚の厚い第２配線層２２にもほぼ同
程度のコンタクトホールを形成することができ、それは
深いコンタクトホールを孔あけする間に、浅いコンタク
トホールでは孔あけした後に多結晶シリコン膜４２のエ
ツチングが進行するからである。且つ、図のように、第
１配線層２１の接続電極部分においては、多結晶シリコ
ン膜４２が完全にエツチング除去されてもＷＳｉｇ膜４
１が残存しているために配線抵抗は殆ど変化しない。そ
れはＷＳｉ２膜の比抵抗が多結晶シリコン膜の比抵抗よ
りも１桁程度低いためである。

従って、高さの異なるコンタクトホールにも適正な接続
電極が形成できて、しかも、配線層にダメージを与える
ことなく、安定した導電性をもった配線層が形成できる
。

第２図（ａ）〜（Ｃ）は本発明にかかる形成方法の工程
順断面図を示しており、順を追って説明すると、第２図
（ａ）参照；熱酸化して５ｉＯｚ膜２を生成して段差の
生じた半導体基板１上に、Ｗ　Ｓ　ｉ　２膜４１（膜厚
２０００人）をスパッタ法で被着し、その上に多結晶シ
リコン膜４２（ｌｌ＊厚２０００人）をＣＶＤ法で被着
する。これをフォトプロセスを用いてパターンニングし
て多結晶シリコン膜４２／　ＷＳｉｚ膜４１からなる複
層構造の第１配線層２１および第２配線層２２（線幅１
μｍ程度）を選択的に形成し、更に、その上にＣＶＤ法
によってＣＶＤ５ｉＯｚ膜３を被着して、その表面を平
坦化する。

第２図（ｂ）参照；次いで、再びフォトプロセスを用い
てレジスト膜パターン（図示していない）を形成し、こ
れをマスクにしてエツチングして第１配線層２１および
第２配線層２２上にコンタクトホールＣ１，Ｃ２（孔径
０．５μｍφ程度）を孔あけする。

このとき、第１配線層２１上のＣＶ　Ｄ　Ｓｉ　Ｏｚ膜
３の厚さは５０００人程度９第２配線層２２上（７）Ｃ
ＶＤＳｉＯ２膜３の厚さは１μｍ程度と差があるために
、弗素系エツチングガスを用いてエツチングしてコンタ
クトホールＣ１，Ｃ２を孔あけする場合、浅いコンタク
トホールＣ１が第１配線層２１に達しても、深いコンタ
クトホールＣ２は第２配線層２２に達しない。

そのため、更にエツチングを進めて深いコンタクトホー
ルＣ２が第２配線層２２に達するようにすると、浅いコ
ンタクトホールＣ１では第１配線層２１の上層の多結晶
シリコン膜４２がエツチングされるようになるが、その
反応のためにエツチングガスが消費されて、孔径を拡大
するためのエツチングエネルギーが消費されず、従って
、コンタクトホールＣ１゜Ｃ２の双方ともに同程度の孔
径に孔あけすることができる。且つ、上記したように、
第１配線層２１のコンタクトホールＣ１では、多結晶シ
リコン膜４２がすべて除去されることも起こるが、Ｗ　
Ｓ　ｉ　！膜４１が完全に残っているために配線抵抗は
殆ど変化はない。

第２図（Ｃ）参照；次いで、２層目配線層５（多結晶シ
リコン膜でもアルミニウム膜でもよい）を被着すると、
そのコンタクトホールを埋めて形成した導電電極は均一
な導電性を有する電極になる。

従って、本発明によれば安定な多層配線を形成すること
ができる。

なお、上記複層配線のシリサイドはＷ　Ｓ　ｉ　ｚ膜を
例としているが、その他の高融点金属膜シリサイド、例
えば、Ｍｏ５ｉｚ　　（モリブデンシリサイド）膜Ｔｉ
５ｉｚ　　（チタンシリサイド）膜などを用いても同様
の効果を奏することができる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば多層配
線層を有する半導体デバイスにおいて、適正な接続電極
が形成され、安定した配線層が設けられて、そのデバイ
ス特性が安定して半導体デバイスの品質向上が図れるも
のである。

【図面の簡単な説明】

第１図は本発明にかかる半導体装置の断面図、第２図は
本発明にかかる形成方法の工程順断面図、 第３図は従来の問題点を説明する図である。 図において、 １は半導体基板、　　　２はＳｉＯ□膜、３はＣＶＤＳ
ｉＯ２膜、　５は２層目配線層、６はＰＳＧ膜、 ２１は第１配線層、　　　２２は第２配線層、４１はＷ
　Ｓ　ｉ２膜、　　　　４２は多結晶シリコン膜、Ｃ１
，Ｃ２はコンタクトホール を示している。

Claims (2)

【特許請求の範囲】
1. （１）高融点金属シリサイド膜上に多結晶シリコン膜を
   積層してなる配線層と、 該配線層表面を被覆する層間絶縁膜と、 該層間絶縁膜表面に該配線層を露出させるように開口し
   て形成されたコンタクトホールと、 該コンタクトホール内に形成され、該配線層と電気的に
   接続された接続電極とを有することを特徴とする半導体
   装置。
2. （２）高融点金属シリサイド膜上に多結晶シリコン膜を
   積層した配線層を形成し、該配線層に層間絶縁膜を被覆
   して該層間絶縁膜にコンタクトホールを形成し、該コン
   タクトホールにおいて少なくとも高融点金属シリサイド
   膜に接続する接続電極を形成するようにしたことを特徴
   とする半導体装置の製造方法。