JPH11163136A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11163136A JPH11163136A JP33197997A JP33197997A JPH11163136A JP H11163136 A JPH11163136 A JP H11163136A JP 33197997 A JP33197997 A JP 33197997A JP 33197997 A JP33197997 A JP 33197997A JP H11163136 A JPH11163136 A JP H11163136A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- film
- insulating film
- semiconductor device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 有機層間絶縁膜を使った半導体装置におい
て、配線パターンと有機層間絶縁膜との密着性を向上さ
せる。 【解決手段】 有機層間絶縁膜と密接する配線パターン
の側壁面を高融点金属あるいは高融点金属化合物により
覆う。
て、配線パターンと有機層間絶縁膜との密着性を向上さ
せる。 【解決手段】 有機層間絶縁膜と密接する配線パターン
の側壁面を高融点金属あるいは高融点金属化合物により
覆う。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
関し、特に高速半導体装置およびその製造方法に関す
る。大規模集積回路の製造技術の進歩に伴い、集積回路
装置中に含まれる半導体装置の数は莫大なものになって
いる。これに伴い、集積回路装置中において半導体装置
間を相互接続する配線パターンは必然的に複雑になって
しまう。このような複雑な配線パターンを実現するた
め、最近の半導体集積回路はいわゆる多層配線構造を採
用することが多い。多層配線構造では、間に層間絶縁膜
を挟んで複数の配線層が形成される。
関し、特に高速半導体装置およびその製造方法に関す
る。大規模集積回路の製造技術の進歩に伴い、集積回路
装置中に含まれる半導体装置の数は莫大なものになって
いる。これに伴い、集積回路装置中において半導体装置
間を相互接続する配線パターンは必然的に複雑になって
しまう。このような複雑な配線パターンを実現するた
め、最近の半導体集積回路はいわゆる多層配線構造を採
用することが多い。多層配線構造では、間に層間絶縁膜
を挟んで複数の配線層が形成される。
【０００２】
【従来の技術】従来の多層配線構造では、層間絶縁膜と
してＰＳＧやＢＰＳＧ、あるいはＳｉＯ2 が使われてい
たが、これらシリカあるいはシリケートガラス系の絶縁
膜は誘電率が高く、例えばＳｉＯ2 膜の誘電率は４．２
程度であり、その結果配線間の寄生容量が増大し、信号
伝播遅延の問題を生じていた。大規模集積回路では、配
線の総延長は実質的な長さに達し、その結果、かかる信
号伝播遅延は集積回路装置全体の動作速度を低下させ
る。
してＰＳＧやＢＰＳＧ、あるいはＳｉＯ2 が使われてい
たが、これらシリカあるいはシリケートガラス系の絶縁
膜は誘電率が高く、例えばＳｉＯ2 膜の誘電率は４．２
程度であり、その結果配線間の寄生容量が増大し、信号
伝播遅延の問題を生じていた。大規模集積回路では、配
線の総延長は実質的な長さに達し、その結果、かかる信
号伝播遅延は集積回路装置全体の動作速度を低下させ
る。
【０００３】そこで、従来より、層間絶縁膜に誘電率の
小さい材料を使い、配線の寄生容量を減少させることが
試みられている。例えば、ＳｉＯ2 膜中にＦをドープす
ることにより、あるいはＢＮを使うことにより、層間絶
縁膜の誘電率を３．０程度まで減少させることができ
る。しかし、この程度の誘電率の減少では、０．１３μ
ｍデザインルールで設計される将来の半導体装置で要求
される２．５以下の誘電率を達成することはできない。
小さい材料を使い、配線の寄生容量を減少させることが
試みられている。例えば、ＳｉＯ2 膜中にＦをドープす
ることにより、あるいはＢＮを使うことにより、層間絶
縁膜の誘電率を３．０程度まで減少させることができ
る。しかし、この程度の誘電率の減少では、０．１３μ
ｍデザインルールで設計される将来の半導体装置で要求
される２．５以下の誘電率を達成することはできない。
【０００４】これに対し、ポリイミドやフロロカーボン
等の有機絶縁膜は上記無機絶縁膜に比べて誘電率が低
く、誘電率が２．５以下の材料も数多く知られている。
すなわち、これらの有機絶縁膜は将来の超微細化高速半
導体装置の層間絶縁膜として有望であると考えられてい
る。
等の有機絶縁膜は上記無機絶縁膜に比べて誘電率が低
く、誘電率が２．５以下の材料も数多く知られている。
すなわち、これらの有機絶縁膜は将来の超微細化高速半
導体装置の層間絶縁膜として有望であると考えられてい
る。
【０００５】
【発明が解決しようとする課題】一方、有機絶縁膜は、
従来の無機絶縁膜に比べて他の材料との密着性が劣って
おり、従って超微細化半導体装置の層間絶縁膜に使った
場合、配線層の剥離等の問題が生じ、信頼性が低下して
しまう問題があった。特に、従来より多層配線構造に一
般的に使われているＡｌは表面が酸化膜で覆われている
ことが多く、そのため有機絶縁膜との密着性は劣る。Ｓ
ｉＯ2 系の層間絶縁膜では、Ａｌ配線パターンとの密着
性を向上させるために密着促進剤を使うことが効果的で
あるが、有機系層間絶縁膜ではこのような密着促進剤の
効果は薄い。
従来の無機絶縁膜に比べて他の材料との密着性が劣って
おり、従って超微細化半導体装置の層間絶縁膜に使った
場合、配線層の剥離等の問題が生じ、信頼性が低下して
しまう問題があった。特に、従来より多層配線構造に一
般的に使われているＡｌは表面が酸化膜で覆われている
ことが多く、そのため有機絶縁膜との密着性は劣る。Ｓ
ｉＯ2 系の層間絶縁膜では、Ａｌ配線パターンとの密着
性を向上させるために密着促進剤を使うことが効果的で
あるが、有機系層間絶縁膜ではこのような密着促進剤の
効果は薄い。
【０００６】図１４は、Ａｌ配線パターン上に有機層間
絶縁膜をスピンコートにより塗布した多層配線構造を示
す。図１４を参照するに、基板１１上にはＡｌ配線パタ
ーン１２が形成されており、さらに前記基板１１上には
前記Ａｌ配線パターン１２を埋めるように、有機層間絶
縁膜１３がスピンコートにより塗布されている。かかる
構成では、Ａｌ配線パターン１２と有機層間絶縁膜１３
との間の密着力が不十分なため、特にＡｌ配線パターン
の側壁面にボイド１３Ｘが発生しやすい。ボイド１３Ｘ
が形成されるとＡｌ配線パターン１２から層間絶縁膜１
３への熱伝達が損なわれ、Ａｌ配線パターン１２の温度
が上昇しやすくなる。Ａｌ配線パターン１２の温度が上
昇すると、エレクロトマイグレーション耐性が劣化し、
断線等の問題が生じやすくなる。 図１５は、基板２１
上にフロロカーボン層間絶縁膜２３を含む有機多層配線
構造をプラズマＣＶＤ法により形成した例を示す。
絶縁膜をスピンコートにより塗布した多層配線構造を示
す。図１４を参照するに、基板１１上にはＡｌ配線パタ
ーン１２が形成されており、さらに前記基板１１上には
前記Ａｌ配線パターン１２を埋めるように、有機層間絶
縁膜１３がスピンコートにより塗布されている。かかる
構成では、Ａｌ配線パターン１２と有機層間絶縁膜１３
との間の密着力が不十分なため、特にＡｌ配線パターン
の側壁面にボイド１３Ｘが発生しやすい。ボイド１３Ｘ
が形成されるとＡｌ配線パターン１２から層間絶縁膜１
３への熱伝達が損なわれ、Ａｌ配線パターン１２の温度
が上昇しやすくなる。Ａｌ配線パターン１２の温度が上
昇すると、エレクロトマイグレーション耐性が劣化し、
断線等の問題が生じやすくなる。 図１５は、基板２１
上にフロロカーボン層間絶縁膜２３を含む有機多層配線
構造をプラズマＣＶＤ法により形成した例を示す。
【０００７】図１５を参照するに、基板２１上にはＡｌ
配線パターン２２が形成されているが、各々のＡｌ配線
は上下にＴｉＮ膜２２Ａを形成されている。かかる構成
においてフロロカーボン層間絶縁膜２３をプラズマＣＶ
Ｄ法で形成する場合、フロロカ−ボン層間絶縁膜２３
は、Ａｌとの密着性が悪いため、基板２１の露出面か
ら、あるいはＡｌ配線パターン２２の上面を覆うＴｉＮ
膜２２Ａから上方に柱状に成長し、図１５に示す柱状構
造を形成する。このような柱状構造では表面に深い凹凸
が生じてしまい、その上における上層の配線パターンの
形成が困難になる。
配線パターン２２が形成されているが、各々のＡｌ配線
は上下にＴｉＮ膜２２Ａを形成されている。かかる構成
においてフロロカーボン層間絶縁膜２３をプラズマＣＶ
Ｄ法で形成する場合、フロロカ−ボン層間絶縁膜２３
は、Ａｌとの密着性が悪いため、基板２１の露出面か
ら、あるいはＡｌ配線パターン２２の上面を覆うＴｉＮ
膜２２Ａから上方に柱状に成長し、図１５に示す柱状構
造を形成する。このような柱状構造では表面に深い凹凸
が生じてしまい、その上における上層の配線パターンの
形成が困難になる。
【０００８】そこで、本発明は上記の課題を解決した新
規で有用な半導体装置およびその製造方法を提供するこ
とを概括的課題とする。本発明のより具体的な課題は、
Ａｌを配線パターンとする多層配線構造を有する半導体
装置において、層間絶縁膜に低い誘電率を特徴とする有
機膜を使うことにより配線パターンの寄生容量に起因す
る信号遅延を最小化し、同時に配線パターンと層間絶縁
膜との密着性を向上させた半導体装置およびその製造方
法を提供することにある。
規で有用な半導体装置およびその製造方法を提供するこ
とを概括的課題とする。本発明のより具体的な課題は、
Ａｌを配線パターンとする多層配線構造を有する半導体
装置において、層間絶縁膜に低い誘電率を特徴とする有
機膜を使うことにより配線パターンの寄生容量に起因す
る信号遅延を最小化し、同時に配線パターンと層間絶縁
膜との密着性を向上させた半導体装置およびその製造方
法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、配線パターンと、前記
配線パターンを覆う有機層間絶縁膜とを含む多層配線構
造を有する半導体装置において、前記配線パターンの両
側壁面は高融点金属またはその化合物よりなる導体膜に
より覆われており、前記有機層間絶縁膜は、少なくとも
前記両側壁面を覆う前記高融点金属またはその化合物よ
りなる導体膜に密着して形成されていることを特徴とす
る半導体装置により、または請求項２に記載したよう
に、前記配線パターンはＡｌまたはＡｌ合金よりなるこ
とを特徴とする請求項１記載の半導体装置により、また
は請求項３に記載したように、前記配線パターンは、上
面に高融点金属またはその化合物よりなる導体膜を担持
することを特徴とする請求項１または２記載の半導体装
置により、または請求項４に記載したように、前記高融
点金属またはその化合物よるなる導体膜は、ＴｉＮ, Ｗ
およびＷＮよりなる群より選ばれることを特徴とする請
求項１〜３のうち、いずれか一項記載の半導体装置によ
り、または請求項５に記載したように、前記有機層間絶
縁膜は、Ｃ，Ｈ，Ｆ，ＳｉおよびＮのうち、少なくとも
二つの元素を含むことを特徴とする請求項１〜４のう
ち、いずれか一項記載の半導体装置により、または請求
項６に記載したように、前記有機層間絶縁膜は、フルオ
ロカーボン、炭化水素、ポリイミド、有機ＳＯＧよりな
る群より選択されることを特徴とする請求項５記載の半
導体装置により、または請求項７に記載したように、
（Ａ） 配線パターンの側壁面を高融点導体膜で覆う工
程と、（Ｂ） 前記工程（Ａ）の後、前記配線パターン
を、有機層間絶縁膜により、前記有機層間絶縁膜が前記
側壁面に密着するように覆う工程とを特徴とする半導体
装置の製造方法により、または請求項８に記載したよう
に、前記工程（Ａ）は、前記配線パターン上に前記高融
点導体膜を、前記高融点導体膜が前記側壁面を覆うよう
に堆積する工程と、前記高融点導体膜に、前記配線パタ
ーンの上面に対して実質的に垂直に作用する異方性エッ
チングを、前記配線パターンの上面が露出するまで適用
する工程とを含むことを特徴とする請求項７記載の半導
体装置の製造方法により、または請求項９に記載したよ
うに、前記工程（Ａ）に先立って、前記配線パターンの
上面に前記高融点導体膜を形成する工程を含むことを特
徴とする請求項７または８記載の半導体装置の製造方法
により、または請求項１０に記載したように、前記配線
パターンはＡｌあるいはＡｌ合金よりなることを特徴と
する請求項７〜９のうち、いずれか一項記載の半導体装
置の製造方法により、または請求項１１に記載したよう
に、前記工程（Ａ）において、前記高融点導体膜はＴｉ
Ｎ, ＷおよびＷＮよりなる群より選ばれることを特徴と
する請求項７〜１０のうち、いずれか一項記載の半導体
装置の製造方法により、または請求項１２に記載したよ
うに、前記工程（Ｂ）は、前記有機層間絶縁膜として、
Ｃ，Ｈ，Ｆ，ＳｉおよびＮのうち、少なくとも二つの元
素を含む有機膜を堆積する工程を含むことを特徴とする
請求項７〜１１のうち、いずれか一項記載の半導体装置
の製造方法により、または請求項１３に記載したよう
に、前記有機層間絶縁膜は、フルオロカーボン、炭化水
素、ポリイミド、有機ＳＯＧよりなる群より選択される
ことを特徴とする請求項１２記載の半導体装置の製造方
法により、解決する。 ［作用］本発明によれば、前記配線パターンの側壁面を
高融点導体、例えばＴｉＮ, ＷあるいはＷＮにより覆う
ことにより、配線パターンと有機層間絶縁膜との間の密
着性が向上し、図１４で説明したような配線パターンと
有機層間絶縁膜との間におけるボイドの形成、あるいは
図１５で説明した有機層間絶縁膜中のおける柱状構造の
形成の問題が回避される。その結果、配線パターンの寄
生容量が小さく、しかも信頼性の高い高速半導体装置を
得ることができる。
を、請求項１に記載したように、配線パターンと、前記
配線パターンを覆う有機層間絶縁膜とを含む多層配線構
造を有する半導体装置において、前記配線パターンの両
側壁面は高融点金属またはその化合物よりなる導体膜に
より覆われており、前記有機層間絶縁膜は、少なくとも
前記両側壁面を覆う前記高融点金属またはその化合物よ
りなる導体膜に密着して形成されていることを特徴とす
る半導体装置により、または請求項２に記載したよう
に、前記配線パターンはＡｌまたはＡｌ合金よりなるこ
とを特徴とする請求項１記載の半導体装置により、また
は請求項３に記載したように、前記配線パターンは、上
面に高融点金属またはその化合物よりなる導体膜を担持
することを特徴とする請求項１または２記載の半導体装
置により、または請求項４に記載したように、前記高融
点金属またはその化合物よるなる導体膜は、ＴｉＮ, Ｗ
およびＷＮよりなる群より選ばれることを特徴とする請
求項１〜３のうち、いずれか一項記載の半導体装置によ
り、または請求項５に記載したように、前記有機層間絶
縁膜は、Ｃ，Ｈ，Ｆ，ＳｉおよびＮのうち、少なくとも
二つの元素を含むことを特徴とする請求項１〜４のう
ち、いずれか一項記載の半導体装置により、または請求
項６に記載したように、前記有機層間絶縁膜は、フルオ
ロカーボン、炭化水素、ポリイミド、有機ＳＯＧよりな
る群より選択されることを特徴とする請求項５記載の半
導体装置により、または請求項７に記載したように、
（Ａ） 配線パターンの側壁面を高融点導体膜で覆う工
程と、（Ｂ） 前記工程（Ａ）の後、前記配線パターン
を、有機層間絶縁膜により、前記有機層間絶縁膜が前記
側壁面に密着するように覆う工程とを特徴とする半導体
装置の製造方法により、または請求項８に記載したよう
に、前記工程（Ａ）は、前記配線パターン上に前記高融
点導体膜を、前記高融点導体膜が前記側壁面を覆うよう
に堆積する工程と、前記高融点導体膜に、前記配線パタ
ーンの上面に対して実質的に垂直に作用する異方性エッ
チングを、前記配線パターンの上面が露出するまで適用
する工程とを含むことを特徴とする請求項７記載の半導
体装置の製造方法により、または請求項９に記載したよ
うに、前記工程（Ａ）に先立って、前記配線パターンの
上面に前記高融点導体膜を形成する工程を含むことを特
徴とする請求項７または８記載の半導体装置の製造方法
により、または請求項１０に記載したように、前記配線
パターンはＡｌあるいはＡｌ合金よりなることを特徴と
する請求項７〜９のうち、いずれか一項記載の半導体装
置の製造方法により、または請求項１１に記載したよう
に、前記工程（Ａ）において、前記高融点導体膜はＴｉ
Ｎ, ＷおよびＷＮよりなる群より選ばれることを特徴と
する請求項７〜１０のうち、いずれか一項記載の半導体
装置の製造方法により、または請求項１２に記載したよ
うに、前記工程（Ｂ）は、前記有機層間絶縁膜として、
Ｃ，Ｈ，Ｆ，ＳｉおよびＮのうち、少なくとも二つの元
素を含む有機膜を堆積する工程を含むことを特徴とする
請求項７〜１１のうち、いずれか一項記載の半導体装置
の製造方法により、または請求項１３に記載したよう
に、前記有機層間絶縁膜は、フルオロカーボン、炭化水
素、ポリイミド、有機ＳＯＧよりなる群より選択される
ことを特徴とする請求項１２記載の半導体装置の製造方
法により、解決する。 ［作用］本発明によれば、前記配線パターンの側壁面を
高融点導体、例えばＴｉＮ, ＷあるいはＷＮにより覆う
ことにより、配線パターンと有機層間絶縁膜との間の密
着性が向上し、図１４で説明したような配線パターンと
有機層間絶縁膜との間におけるボイドの形成、あるいは
図１５で説明した有機層間絶縁膜中のおける柱状構造の
形成の問題が回避される。その結果、配線パターンの寄
生容量が小さく、しかも信頼性の高い高速半導体装置を
得ることができる。
【００１０】以下の表１は、Ａｌ膜、ＴｉＮ膜、Ｗ膜、
およびＷＮ膜上に堆積した様々な有機膜の密着力を、セ
バスチャン試験法により測定した結果を示す。
およびＷＮ膜上に堆積した様々な有機膜の密着力を、セ
バスチャン試験法により測定した結果を示す。
【００１１】
【表１】
【００１２】ただし、表１中、密着力の値は２０回のテ
ストの平均値を示し、またＦＬＡＲＥはアライドシグナ
ル社の商品名（炭化水素系絶縁膜）、ＰＡＥはシューマ
ッカー社の商品名（炭化水素系絶縁膜）、ＰＦＣＢはダ
ウケミカル社の商品名（炭化水素系絶縁膜）を、プラズ
マＣＦはプラズマＣＶＤ法により形成したフルオロカー
ボン系絶縁膜を表し、また有機ＳＯＧ膜およびポリイミ
ド膜は市販の有機ＳＯＧ膜およびポリイミド膜である。
ストの平均値を示し、またＦＬＡＲＥはアライドシグナ
ル社の商品名（炭化水素系絶縁膜）、ＰＡＥはシューマ
ッカー社の商品名（炭化水素系絶縁膜）、ＰＦＣＢはダ
ウケミカル社の商品名（炭化水素系絶縁膜）を、プラズ
マＣＦはプラズマＣＶＤ法により形成したフルオロカー
ボン系絶縁膜を表し、また有機ＳＯＧ膜およびポリイミ
ド膜は市販の有機ＳＯＧ膜およびポリイミド膜である。
【００１３】表１の結果より明らかなように、Ａｌ膜上
にこれらの有機絶縁膜を形成した場合、密着力は高々４
０〜６０ｋｇ／ｃｍ2 に過ぎないのに対し、同じ有機絶
縁膜をＴｉＮ膜、Ｗ膜あるいはＷＮ膜上に形成した場
合、６００ｋｇ／ｃｍ2 を超える密着力が得られること
がわかる。これは、Ａｌ膜上には常に自然酸化膜が形成
されており、このため有機絶縁膜との密着力が低いのに
対し、ＴｉＮ、ＷあるいはＷＮ等の高融点金属あるいは
金属化合物膜の表面にはこのような自然酸化膜が形成さ
れておらず、強固な結合が形成されるものと考えられ
る。
にこれらの有機絶縁膜を形成した場合、密着力は高々４
０〜６０ｋｇ／ｃｍ2 に過ぎないのに対し、同じ有機絶
縁膜をＴｉＮ膜、Ｗ膜あるいはＷＮ膜上に形成した場
合、６００ｋｇ／ｃｍ2 を超える密着力が得られること
がわかる。これは、Ａｌ膜上には常に自然酸化膜が形成
されており、このため有機絶縁膜との密着力が低いのに
対し、ＴｉＮ、ＷあるいはＷＮ等の高融点金属あるいは
金属化合物膜の表面にはこのような自然酸化膜が形成さ
れておらず、強固な結合が形成されるものと考えられ
る。
【００１４】
【発明の実施の形態】［第１実施例］図１（Ａ）〜図４
（Ｊ）は、本発明の第１実施例による半導体装置の製造
方法を示す。図１（Ａ）を参照するに、Ｓｉ基板３１上
にＳｉＯ2 膜３２をプラズマＣＶＤ法により約５００ｎ
ｍの厚さに形成し、前記ＳｉＯ2 膜３２上に、厚さが約
５０ｎｍのＴｉＮ密着層３３ａを介してＡｌ合金層３３
ｂを約４５０ｎｍの厚さに形成し、さらに前記Ａｌ合金
層３３ｂ上にＴｉＮ密着層３３ｃを約５０ｎｍの厚さに
形成する。層３３ａ〜３３ｃは典型的にはスパッタによ
り形成され、配線層３３を形成する。
（Ｊ）は、本発明の第１実施例による半導体装置の製造
方法を示す。図１（Ａ）を参照するに、Ｓｉ基板３１上
にＳｉＯ2 膜３２をプラズマＣＶＤ法により約５００ｎ
ｍの厚さに形成し、前記ＳｉＯ2 膜３２上に、厚さが約
５０ｎｍのＴｉＮ密着層３３ａを介してＡｌ合金層３３
ｂを約４５０ｎｍの厚さに形成し、さらに前記Ａｌ合金
層３３ｂ上にＴｉＮ密着層３３ｃを約５０ｎｍの厚さに
形成する。層３３ａ〜３３ｃは典型的にはスパッタによ
り形成され、配線層３３を形成する。
【００１５】次に、図１（Ｂ）の工程で、図１（Ａ）の
配線層３３をパターニングし、配線パターン３３Ａを形
成する。各々の配線パターン３３Ａは、配線層３３の構
造に対応して下側ＴｉＮ層３３ａと、その上のＡｌ合金
層３３ｂと、その上のＴｉＮ層３３ｃとよりなり、一対
の側壁面により画成されている。さらに、図１（Ｃ）の
工程で、図１（Ｂ）の構造上に別のＴｉＮ膜３４を、前
記ＴｉＮ層３４が前記配線パターン３３Ａの上面および
両側壁面を覆うように、スパッタにより約５０ｎｍの厚
さに形成し、次いで図２（Ｄ）の工程で前記ＴｉＮ層３
４に基板３１の主面に略垂直に作用する異方性エッチン
グを適用し、前記配線パターン３３Ａ上のＴｉＮ膜３４
を除去する。これに伴い、前記ＳｉＯ2 膜３２上のＴｉ
Ｎ膜３４も完全に除去され、前記配線パターン３３Ａか
ら、相互に分離した配線パターン３３Ｂが得られる。配
線パターン３３Ｂでは、側壁面が前記ＴｉＮ層３４によ
り覆われている。
配線層３３をパターニングし、配線パターン３３Ａを形
成する。各々の配線パターン３３Ａは、配線層３３の構
造に対応して下側ＴｉＮ層３３ａと、その上のＡｌ合金
層３３ｂと、その上のＴｉＮ層３３ｃとよりなり、一対
の側壁面により画成されている。さらに、図１（Ｃ）の
工程で、図１（Ｂ）の構造上に別のＴｉＮ膜３４を、前
記ＴｉＮ層３４が前記配線パターン３３Ａの上面および
両側壁面を覆うように、スパッタにより約５０ｎｍの厚
さに形成し、次いで図２（Ｄ）の工程で前記ＴｉＮ層３
４に基板３１の主面に略垂直に作用する異方性エッチン
グを適用し、前記配線パターン３３Ａ上のＴｉＮ膜３４
を除去する。これに伴い、前記ＳｉＯ2 膜３２上のＴｉ
Ｎ膜３４も完全に除去され、前記配線パターン３３Ａか
ら、相互に分離した配線パターン３３Ｂが得られる。配
線パターン３３Ｂでは、側壁面が前記ＴｉＮ層３４によ
り覆われている。
【００１６】次に、図２（Ｅ）の工程で、前記図２
（Ｄ）の構造上に炭化水素系有機絶縁膜３５（アライド
シグナル社製ＦＬＡＲＥ）をスピンコート法により形成
し、形成した有機絶縁膜３５をＮ2 中、４２０°Ｃで１
時間アニールした。図２（Ｅ）の例では、前記有機絶縁
膜３５の厚さは、前記配線パターン３３Ｂの高さと略等
しい程度に設定してある。
（Ｄ）の構造上に炭化水素系有機絶縁膜３５（アライド
シグナル社製ＦＬＡＲＥ）をスピンコート法により形成
し、形成した有機絶縁膜３５をＮ2 中、４２０°Ｃで１
時間アニールした。図２（Ｅ）の例では、前記有機絶縁
膜３５の厚さは、前記配線パターン３３Ｂの高さと略等
しい程度に設定してある。
【００１７】次に、図２（Ｆ）の工程で、前記図２
（Ｅ）の構造上に、プラズマＣＶＤ法によりＳｉＯ2 膜
３６を約８００ｎｍの厚さに形成し、一の配線パターン
３３Ｂに対応して前記ＳｉＯ2 膜３６中にコンタクトホ
ール３６Ａを、前記一の配線パターン３３Ｂを露出する
ように形成する。さらに、図３（Ｇ）の工程で、前記図
２（Ｆ）の構造上にＴｉＮ層３７Ａを、スパッタによ
り、前記ＴｉＮ層３７Ａが前記コンタクトホール３６Ａ
の側壁面をも覆うように約５０ｎｍの厚さに形成し、さ
らにその上にＷ層３７ＢをプラズマＣＶＤ法により、前
記コンタクトホール３６Ａを埋めるように、約６００ｎ
ｍの厚さに形成する。
（Ｅ）の構造上に、プラズマＣＶＤ法によりＳｉＯ2 膜
３６を約８００ｎｍの厚さに形成し、一の配線パターン
３３Ｂに対応して前記ＳｉＯ2 膜３６中にコンタクトホ
ール３６Ａを、前記一の配線パターン３３Ｂを露出する
ように形成する。さらに、図３（Ｇ）の工程で、前記図
２（Ｆ）の構造上にＴｉＮ層３７Ａを、スパッタによ
り、前記ＴｉＮ層３７Ａが前記コンタクトホール３６Ａ
の側壁面をも覆うように約５０ｎｍの厚さに形成し、さ
らにその上にＷ層３７ＢをプラズマＣＶＤ法により、前
記コンタクトホール３６Ａを埋めるように、約６００ｎ
ｍの厚さに形成する。
【００１８】次に、図３（Ｈ）の工程で、前記Ｗ層３７
ＢおよびＴｉＮ層３７Ａが前記ＳｉＯ2 膜３６表面から
ドライエッチングあるいはＣＭＰ法により除去され、図
３（Ｈ）に示すようにＷプラグ３７Ｃがコンタクトホー
ル３６Ａを埋める構造が得られる。さらに、図４（Ｉ）
の工程で、図３（Ｈ）の構造上に、前記配線パターン３
３Ｂに対応する配線パターン４３Ｂを、前記配線パター
ン３３Ｂと同様に、側壁面がＴｉＮ層により覆われるよ
うに形成し、その上に前記有機絶縁膜３５に対応する有
機絶縁膜４５を、スピンコートにより、同様に形成す
る。さらに、前記有機絶縁膜４５上に前記ＳｉＯ2 膜３
６に対応するＳｉＯ2 膜４６を同様に形成し、前記Ｓｉ
Ｏ2 膜４６中に一の配線パターン４３Ｂを露出するコン
タクトホール４６Ａを、前記コンタクトホール３６Ａに
対応して形成する。前記コンタクトホール４６ＡはＷプ
ラグ３７Ｃに対応するＷプラグ４７Ｃにより埋められ
る。
ＢおよびＴｉＮ層３７Ａが前記ＳｉＯ2 膜３６表面から
ドライエッチングあるいはＣＭＰ法により除去され、図
３（Ｈ）に示すようにＷプラグ３７Ｃがコンタクトホー
ル３６Ａを埋める構造が得られる。さらに、図４（Ｉ）
の工程で、図３（Ｈ）の構造上に、前記配線パターン３
３Ｂに対応する配線パターン４３Ｂを、前記配線パター
ン３３Ｂと同様に、側壁面がＴｉＮ層により覆われるよ
うに形成し、その上に前記有機絶縁膜３５に対応する有
機絶縁膜４５を、スピンコートにより、同様に形成す
る。さらに、前記有機絶縁膜４５上に前記ＳｉＯ2 膜３
６に対応するＳｉＯ2 膜４６を同様に形成し、前記Ｓｉ
Ｏ2 膜４６中に一の配線パターン４３Ｂを露出するコン
タクトホール４６Ａを、前記コンタクトホール３６Ａに
対応して形成する。前記コンタクトホール４６ＡはＷプ
ラグ３７Ｃに対応するＷプラグ４７Ｃにより埋められ
る。
【００１９】最後に、図４（Ｊ）の工程で、前記ＳｉＯ
2 膜４６上に、ＴｉＮ層５１ｂ、Ａｌ合金層５１ａおよ
びＴｉＮ層５１ｃよりなる配線パターン５１が、前記Ｗ
プラグ４７Ｃに電気的に接続して形成される。本実施例
では、配線パターン３３Ｂあるいは４３Ｂの側壁面がＴ
ｉＮ層により覆われているため、有機絶縁膜３５あるい
は４５との密着力が向上し、図１４で説明したようなボ
イドの形成は生じない。このため、配線パターンから有
機絶縁膜への熱伝達が効率的になされ、配線パターンの
エレクトロマイグレーションあるいはストレスマイグレ
ーションの問題が軽減される。すなわち、本実施例によ
る多層配線構造は高い信頼性を示す。例えば、本実施例
の二層構造の多層配線構造についてエレクトロマイグレ
ーション耐性の加速実験を行ったところ、１５０，００
０時間の寿命が得られた。これは、後で説明する従来の
二層配線構造が１，２００時間程度の寿命しか示さない
ことを考えると、非常に良好な結果であると考えられ
る。
2 膜４６上に、ＴｉＮ層５１ｂ、Ａｌ合金層５１ａおよ
びＴｉＮ層５１ｃよりなる配線パターン５１が、前記Ｗ
プラグ４７Ｃに電気的に接続して形成される。本実施例
では、配線パターン３３Ｂあるいは４３Ｂの側壁面がＴ
ｉＮ層により覆われているため、有機絶縁膜３５あるい
は４５との密着力が向上し、図１４で説明したようなボ
イドの形成は生じない。このため、配線パターンから有
機絶縁膜への熱伝達が効率的になされ、配線パターンの
エレクトロマイグレーションあるいはストレスマイグレ
ーションの問題が軽減される。すなわち、本実施例によ
る多層配線構造は高い信頼性を示す。例えば、本実施例
の二層構造の多層配線構造についてエレクトロマイグレ
ーション耐性の加速実験を行ったところ、１５０，００
０時間の寿命が得られた。これは、後で説明する従来の
二層配線構造が１，２００時間程度の寿命しか示さない
ことを考えると、非常に良好な結果であると考えられ
る。
【００２０】本実施例において、配線パターン３３Ｂあ
るいは４３Ｂの側壁面を覆うＴｉＮ層は、Ｗ層あるいは
ＷＮ層により置き換えても同様な効果が得られる。先に
説明した表１を参照。また、前記有機絶縁膜３５あるい
は４５は、表１に示すように、ＦＬＡＲＥあるいはＰＡ
Ｅ等の炭化水素系有機絶縁膜に限定されるものではな
く、ＰＦＣＢ等のＦ含有炭化水素系膜やフルオロカーボ
ン膜、あるいはポリイミド膜であってもよい。層間絶縁
膜３５あるいは４５は２．５程度の誘電率を有するた
め、本発明により、多層配線構造の寄生容量に起因する
半導体集積回路の動作速度の低下の問題は解消する。 ［比較例］図５（Ａ）〜図７（Ｈ）は、本発明の第１実
施例による半導体装置の製造方法に対応する比較例を示
す。ただし、図中、先に説明した部分に対応する部分に
は同一の参照符号を付し、説明を省略する。
るいは４３Ｂの側壁面を覆うＴｉＮ層は、Ｗ層あるいは
ＷＮ層により置き換えても同様な効果が得られる。先に
説明した表１を参照。また、前記有機絶縁膜３５あるい
は４５は、表１に示すように、ＦＬＡＲＥあるいはＰＡ
Ｅ等の炭化水素系有機絶縁膜に限定されるものではな
く、ＰＦＣＢ等のＦ含有炭化水素系膜やフルオロカーボ
ン膜、あるいはポリイミド膜であってもよい。層間絶縁
膜３５あるいは４５は２．５程度の誘電率を有するた
め、本発明により、多層配線構造の寄生容量に起因する
半導体集積回路の動作速度の低下の問題は解消する。 ［比較例］図５（Ａ）〜図７（Ｈ）は、本発明の第１実
施例による半導体装置の製造方法に対応する比較例を示
す。ただし、図中、先に説明した部分に対応する部分に
は同一の参照符号を付し、説明を省略する。
【００２１】図５（Ａ）を参照するに、Ｓｉ基板３１上
にＳｉＯ2 膜３２を図１（Ａ）と同様にプラズマＣＶＤ
法により約５００ｎｍの厚さに形成し、前記ＳｉＯ2 膜
３２上に、厚さが約５０ｎｍのＴｉＮ密着層３３ａを介
してＡｌ合金層３３ｂを約４５０ｎｍの厚さに形成し、
さらに前記Ａｌ合金層３３ｂ上にＴｉＮ密着層３３ｃを
約５０ｎｍの厚さに形成する。層３３ａ〜３３ｃは典型
的にはスパッタにより形成され、配線層３３を形成す
る。
にＳｉＯ2 膜３２を図１（Ａ）と同様にプラズマＣＶＤ
法により約５００ｎｍの厚さに形成し、前記ＳｉＯ2 膜
３２上に、厚さが約５０ｎｍのＴｉＮ密着層３３ａを介
してＡｌ合金層３３ｂを約４５０ｎｍの厚さに形成し、
さらに前記Ａｌ合金層３３ｂ上にＴｉＮ密着層３３ｃを
約５０ｎｍの厚さに形成する。層３３ａ〜３３ｃは典型
的にはスパッタにより形成され、配線層３３を形成す
る。
【００２２】次に、図５（Ｂ）の工程で、図１（Ｂ）の
工程と同様に図５（Ａ）の配線層３３をパターニング
し、配線パターン３３Ａを形成する。各々の配線パター
ン３３Ａは、配線層３３の構造に対応して下側ＴｉＮ層
３３ａと、その上のＡｌ合金層３３ｂと、その上のＴｉ
Ｎ層３３ｃとよりなり、一対の側壁面により画成されて
いる。前記側壁面には層３３ｂを構成するＡｌ合金が露
出している。
工程と同様に図５（Ａ）の配線層３３をパターニング
し、配線パターン３３Ａを形成する。各々の配線パター
ン３３Ａは、配線層３３の構造に対応して下側ＴｉＮ層
３３ａと、その上のＡｌ合金層３３ｂと、その上のＴｉ
Ｎ層３３ｃとよりなり、一対の側壁面により画成されて
いる。前記側壁面には層３３ｂを構成するＡｌ合金が露
出している。
【００２３】次に、図５（Ｃ）の工程で、前記図５
（Ｂ）の構造上に炭化水素系有機絶縁膜３５（アライド
シグナル社製ＦＬＡＲＥ）をスピンコート法により形成
し、形成した有機絶縁膜３５をＮ2 中、４２０°Ｃで１
時間アニールした。図５（Ｃ）の例では、前記有機絶縁
膜３５の厚さは、前記配線パターン３３Ｂの高さと略等
しい程度に設定してある。図５（Ｃ）に示すように、こ
の段階で配線パターン３３Ａと有機絶縁膜３５との間に
はボイド３３Ｘが発生してしまう。
（Ｂ）の構造上に炭化水素系有機絶縁膜３５（アライド
シグナル社製ＦＬＡＲＥ）をスピンコート法により形成
し、形成した有機絶縁膜３５をＮ2 中、４２０°Ｃで１
時間アニールした。図５（Ｃ）の例では、前記有機絶縁
膜３５の厚さは、前記配線パターン３３Ｂの高さと略等
しい程度に設定してある。図５（Ｃ）に示すように、こ
の段階で配線パターン３３Ａと有機絶縁膜３５との間に
はボイド３３Ｘが発生してしまう。
【００２４】次に、図６（Ｄ）の工程で、前記図５
（Ｃ）の構造上に、プラズマＣＶＤ法によりＳｉＯ2 膜
３６を約８００ｎｍの厚さに形成し、一の配線パターン
３３Ｂに対応して前記ＳｉＯ2 膜３６中にコンタクトホ
ール３６Ａを、前記一の配線パターン３３Ｂを露出する
ように形成する。さらに、図６（Ｅ）の工程で、前記図
６（Ｄ）の構造上にＴｉＮ層３７Ａを、スパッタによ
り、前記ＴｉＮ層３７Ａが前記コンタクトホール３６Ａ
の側壁面をも覆うように約５０ｎｍの厚さに形成し、さ
らにその上にＷ層３７ＢをプラズマＣＶＤ法により、前
記コンタクトホール３６Ａを埋めるように、約６００ｎ
ｍの厚さに形成する。
（Ｃ）の構造上に、プラズマＣＶＤ法によりＳｉＯ2 膜
３６を約８００ｎｍの厚さに形成し、一の配線パターン
３３Ｂに対応して前記ＳｉＯ2 膜３６中にコンタクトホ
ール３６Ａを、前記一の配線パターン３３Ｂを露出する
ように形成する。さらに、図６（Ｅ）の工程で、前記図
６（Ｄ）の構造上にＴｉＮ層３７Ａを、スパッタによ
り、前記ＴｉＮ層３７Ａが前記コンタクトホール３６Ａ
の側壁面をも覆うように約５０ｎｍの厚さに形成し、さ
らにその上にＷ層３７ＢをプラズマＣＶＤ法により、前
記コンタクトホール３６Ａを埋めるように、約６００ｎ
ｍの厚さに形成する。
【００２５】次に、図６（Ｆ）の工程で、前記Ｗ層３７
ＢおよびＴｉＮ層３７Ａが前記ＳｉＯ2 膜３６表面から
ドライエッチングあるいはＣＭＰ法により除去され、図
６（Ｆ）に示すようにＷプラグ３７Ｃがコンタクトホー
ル３６Ａを埋める構造が得られる。さらに、図７（Ｇ）
の工程で、図６（Ｆ）の構造上に、前記配線パターン３
３Ｂに対応する配線パターン４３Ｂを、前記配線パター
ン３３Ｂと同様に、側壁面がＴｉＮ層により覆われるよ
うに形成し、その上に前記有機絶縁膜３５に対応する有
機絶縁膜４５を、スピンコートにより、同様に形成す
る。さらに、前記有機絶縁膜４５上に前記ＳｉＯ2 膜３
６に対応するＳｉＯ2 膜４６を同様に形成し、前記Ｓｉ
Ｏ2 膜４６中に一の配線パターン４３Ｂを露出するコン
タクトホール４６Ａを、前記コンタクトホール３６Ａに
対応して形成する。前記コンタクトホール４６ＡはＷプ
ラグ３７Ｃに対応するＷプラグ４７Ｃにより埋められ
る。図７（Ｇ）の工程においても、前記配線パターン４
３Ｂの側壁面と前記有機絶縁膜４５との間にはボイド４
３Ｘが形成されている。
ＢおよびＴｉＮ層３７Ａが前記ＳｉＯ2 膜３６表面から
ドライエッチングあるいはＣＭＰ法により除去され、図
６（Ｆ）に示すようにＷプラグ３７Ｃがコンタクトホー
ル３６Ａを埋める構造が得られる。さらに、図７（Ｇ）
の工程で、図６（Ｆ）の構造上に、前記配線パターン３
３Ｂに対応する配線パターン４３Ｂを、前記配線パター
ン３３Ｂと同様に、側壁面がＴｉＮ層により覆われるよ
うに形成し、その上に前記有機絶縁膜３５に対応する有
機絶縁膜４５を、スピンコートにより、同様に形成す
る。さらに、前記有機絶縁膜４５上に前記ＳｉＯ2 膜３
６に対応するＳｉＯ2 膜４６を同様に形成し、前記Ｓｉ
Ｏ2 膜４６中に一の配線パターン４３Ｂを露出するコン
タクトホール４６Ａを、前記コンタクトホール３６Ａに
対応して形成する。前記コンタクトホール４６ＡはＷプ
ラグ３７Ｃに対応するＷプラグ４７Ｃにより埋められ
る。図７（Ｇ）の工程においても、前記配線パターン４
３Ｂの側壁面と前記有機絶縁膜４５との間にはボイド４
３Ｘが形成されている。
【００２６】最後に、図７（Ｈ）の工程で前記ＳｉＯ2
膜４６上に、ＴｉＮ層５１ｂ、Ａｌ合金層５１ａおよび
ＴｉＮ層５１ｃよりなる配線パターン５１が、前記Ｗプ
ラグ４７Ｃに電気的に接続して形成される。先にも説明
したように、図７（Ｈ）の構造に対して、図４（Ｊ）の
構造について行ったのと同じエレクトロマイグレーショ
ン耐性の加速実験を行ったところ、配線寿命は１，２０
０時間程度に過ぎなかった。これは明らかに、ボイド３
３Ｘあるいは４３Ｘにより配線パターンから絶縁膜への
熱伝達が妨げられた結果であると考えられる。 ［第２実施例］次に、本発明の第２実施例による半導体
装置の製造方法について、図８（Ａ）〜図１３（Ｍ）を
参照しながら説明する。ただし、先に説明した部分には
同一の参照符号を付し、説明を省略する。
膜４６上に、ＴｉＮ層５１ｂ、Ａｌ合金層５１ａおよび
ＴｉＮ層５１ｃよりなる配線パターン５１が、前記Ｗプ
ラグ４７Ｃに電気的に接続して形成される。先にも説明
したように、図７（Ｈ）の構造に対して、図４（Ｊ）の
構造について行ったのと同じエレクトロマイグレーショ
ン耐性の加速実験を行ったところ、配線寿命は１，２０
０時間程度に過ぎなかった。これは明らかに、ボイド３
３Ｘあるいは４３Ｘにより配線パターンから絶縁膜への
熱伝達が妨げられた結果であると考えられる。 ［第２実施例］次に、本発明の第２実施例による半導体
装置の製造方法について、図８（Ａ）〜図１３（Ｍ）を
参照しながら説明する。ただし、先に説明した部分には
同一の参照符号を付し、説明を省略する。
【００２７】図８（Ａ）を参照するに、Ｓｉ基板３１上
にＳｉＯ2 膜３２を、図１（Ａ）の工程と同様にプラズ
マＣＶＤ法により約５００ｎｍの厚さに形成し、前記Ｓ
ｉＯ 2 膜３２上に、厚さが約５０ｎｍのＴｉＮ密着層３
３ａを介してＡｌ合金層３３ｂを約４５０ｎｍの厚さに
形成する。さらに前記Ａｌ合金層３３ｂ上にＴｉＮ密着
層３３ｃを約５０ｎｍの厚さに形成する。層３３ａ〜３
３ｃは典型的にはスパッタにより形成され、配線層３３
を形成する。
にＳｉＯ2 膜３２を、図１（Ａ）の工程と同様にプラズ
マＣＶＤ法により約５００ｎｍの厚さに形成し、前記Ｓ
ｉＯ 2 膜３２上に、厚さが約５０ｎｍのＴｉＮ密着層３
３ａを介してＡｌ合金層３３ｂを約４５０ｎｍの厚さに
形成する。さらに前記Ａｌ合金層３３ｂ上にＴｉＮ密着
層３３ｃを約５０ｎｍの厚さに形成する。層３３ａ〜３
３ｃは典型的にはスパッタにより形成され、配線層３３
を形成する。
【００２８】次に、図８（Ｂ）の工程で、図８（Ａ）の
配線層３３をパターニングし、配線パターン３３Ａを形
成する。各々の配線パターン３３Ａは、配線層３３の構
造に対応して下側ＴｉＮ層３３ａと、その上のＡｌ合金
層３３ｂと、その上のＴｉＮ層３３ｃとよりなり、一対
の側壁面により画成されている。さらに、図８（Ｃ）の
工程で、図１（Ｃ）の工程と同様に、図８（Ｂ）の構造
上に別のＴｉＮ膜３４を、前記ＴｉＮ層３４が前記配線
パターン３３Ａの上面および両側壁面を覆うように、ス
パッタにより約５０ｎｍの厚さに形成し、次いで図９
（Ｄ）の工程で前記ＴｉＮ層３４に基板３１の主面に略
垂直に作用する異方性エッチングを適用し、前記配線パ
ターン３３Ａ上のＴｉＮ膜３４を除去する。これに伴
い、前記ＳｉＯ2 膜３２上のＴｉＮ膜３４も完全に除去
され、前記配線パターン３３Ａから、相互に分離した配
線パターン３３Ｂが得られる。配線パターン３３Ｂで
は、側壁面が前記ＴｉＮ層３４により覆われている。
配線層３３をパターニングし、配線パターン３３Ａを形
成する。各々の配線パターン３３Ａは、配線層３３の構
造に対応して下側ＴｉＮ層３３ａと、その上のＡｌ合金
層３３ｂと、その上のＴｉＮ層３３ｃとよりなり、一対
の側壁面により画成されている。さらに、図８（Ｃ）の
工程で、図１（Ｃ）の工程と同様に、図８（Ｂ）の構造
上に別のＴｉＮ膜３４を、前記ＴｉＮ層３４が前記配線
パターン３３Ａの上面および両側壁面を覆うように、ス
パッタにより約５０ｎｍの厚さに形成し、次いで図９
（Ｄ）の工程で前記ＴｉＮ層３４に基板３１の主面に略
垂直に作用する異方性エッチングを適用し、前記配線パ
ターン３３Ａ上のＴｉＮ膜３４を除去する。これに伴
い、前記ＳｉＯ2 膜３２上のＴｉＮ膜３４も完全に除去
され、前記配線パターン３３Ａから、相互に分離した配
線パターン３３Ｂが得られる。配線パターン３３Ｂで
は、側壁面が前記ＴｉＮ層３４により覆われている。
【００２９】次に、本実施例では図９（Ｅ）の工程で、
図９（Ｄ）の構造上にプラズマＣＶＤ法によりフルオロ
カーボン膜５５が、前記配線パターン３３Ｂを埋めるよ
うに堆積される。図９（Ｅ）の構造では、前記フルオロ
カーボン膜５５は前記配線パターン３３Ｂの側壁面を覆
うＴｉＮ層３４に密着して形成される。さらに図９
（Ｆ）の工程で、図９（Ｅ）の構造に対して前記基板３
１の主面に略垂直な方向に作用するドライエッチングを
適用し、前記フルオロカーボン膜５５を前記配線パター
ン３３Ｂの上面を覆うＴｉＮ層３３ｃが露出するまで除
去する。さらに、図１０（Ｇ）の工程で、図９（Ｆ）の
構造上に前記ＳｉＯ2 膜３６に対応するＳｉＯ2 膜５６
をプラズマＣＶＤ法により典型的には１４００ｎｍの厚
さに堆積し、次いで図１０（Ｈ）の工程で前記ＳｉＯ2
膜５６をＣＭＰ法により平坦化し、平坦面５６ａを形成
する。
図９（Ｄ）の構造上にプラズマＣＶＤ法によりフルオロ
カーボン膜５５が、前記配線パターン３３Ｂを埋めるよ
うに堆積される。図９（Ｅ）の構造では、前記フルオロ
カーボン膜５５は前記配線パターン３３Ｂの側壁面を覆
うＴｉＮ層３４に密着して形成される。さらに図９
（Ｆ）の工程で、図９（Ｅ）の構造に対して前記基板３
１の主面に略垂直な方向に作用するドライエッチングを
適用し、前記フルオロカーボン膜５５を前記配線パター
ン３３Ｂの上面を覆うＴｉＮ層３３ｃが露出するまで除
去する。さらに、図１０（Ｇ）の工程で、図９（Ｆ）の
構造上に前記ＳｉＯ2 膜３６に対応するＳｉＯ2 膜５６
をプラズマＣＶＤ法により典型的には１４００ｎｍの厚
さに堆積し、次いで図１０（Ｈ）の工程で前記ＳｉＯ2
膜５６をＣＭＰ法により平坦化し、平坦面５６ａを形成
する。
【００３０】さらに、図１１（Ｉ）の工程において、前
記ＳｉＯ2 膜５６に前記コンタクトホール３６Ａに対応
するコンタクトホール５６Ａを形成し、図１１（Ｊ）の
工程で前記図１１（Ｉ）の構造上にＴｉＮ層３７Ａを、
スパッタにより、前記ＴｉＮ層３７Ａが前記コンタクト
ホール５６Ａの側壁面をも覆うように約５０ｎｍの厚さ
に形成し、さらにその上にＷ層３７ＢをプラズマＣＶＤ
法により、前記コンタクトホール５６Ａを埋めるよう
に、約６００ｎｍの厚さに形成する。
記ＳｉＯ2 膜５６に前記コンタクトホール３６Ａに対応
するコンタクトホール５６Ａを形成し、図１１（Ｊ）の
工程で前記図１１（Ｉ）の構造上にＴｉＮ層３７Ａを、
スパッタにより、前記ＴｉＮ層３７Ａが前記コンタクト
ホール５６Ａの側壁面をも覆うように約５０ｎｍの厚さ
に形成し、さらにその上にＷ層３７ＢをプラズマＣＶＤ
法により、前記コンタクトホール５６Ａを埋めるよう
に、約６００ｎｍの厚さに形成する。
【００３１】次に、図１２（Ｋ）の工程で、前記Ｗ層３
７ＢおよびＴｉＮ層３７Ａが前記ＳｉＯ2 膜５６表面か
らドライエッチングあるいはＣＭＰ法により除去され、
図１２（Ｋ）に示すようにＷプラグ３７Ｃがコンタクト
ホール３６Ａを埋める構造が得られる。さらに、図１２
（Ｌ）の工程で、図１２（Ｋ）の構造上に、前記配線パ
ターン３３Ｂに対応する配線パターン４３Ｂを、前記配
線パターン３３Ｂと同様に、側壁面がＴｉＮ層により覆
われるように形成し、その上に前記フロロカーボン膜５
５Ａに対応するフロロカーボン膜６５Ａを、プラズマＣ
ＶＤ法および異方性エッチングにより、膜５５Ａと同様
に形成する。さらに、前記ＳｉＯ2 膜３６に対応するＳ
ｉＯ2 膜４６を同様に形成し、前記ＳｉＯ2 膜４６中に
一の配線パターン４３Ｂを露出するコンタクトホール４
６Ａを、前記コンタクトホール３６Ａに対応して形成す
る。前記コンタクトホール４６ＡはＷプラグ３７Ｃに対
応するＷプラグ４７Ｃにより埋められる。
７ＢおよびＴｉＮ層３７Ａが前記ＳｉＯ2 膜５６表面か
らドライエッチングあるいはＣＭＰ法により除去され、
図１２（Ｋ）に示すようにＷプラグ３７Ｃがコンタクト
ホール３６Ａを埋める構造が得られる。さらに、図１２
（Ｌ）の工程で、図１２（Ｋ）の構造上に、前記配線パ
ターン３３Ｂに対応する配線パターン４３Ｂを、前記配
線パターン３３Ｂと同様に、側壁面がＴｉＮ層により覆
われるように形成し、その上に前記フロロカーボン膜５
５Ａに対応するフロロカーボン膜６５Ａを、プラズマＣ
ＶＤ法および異方性エッチングにより、膜５５Ａと同様
に形成する。さらに、前記ＳｉＯ2 膜３６に対応するＳ
ｉＯ2 膜４６を同様に形成し、前記ＳｉＯ2 膜４６中に
一の配線パターン４３Ｂを露出するコンタクトホール４
６Ａを、前記コンタクトホール３６Ａに対応して形成す
る。前記コンタクトホール４６ＡはＷプラグ３７Ｃに対
応するＷプラグ４７Ｃにより埋められる。
【００３２】最後に、図１３（Ｍ）の工程で、前記Ｓｉ
Ｏ2 膜４６上に、ＴｉＮ層５１ｂ、Ａｌ合金層５１ａお
よびＴｉＮ層５１ｃよりなる配線パターン５１が、前記
Ｗプラグ４７Ｃに電気的に接続して形成される。本実施
例においても、前記配線パターン３３Ｂあるいは４３Ｂ
の側壁面がＴｉＮ層で覆われているため、フルオロカー
ボン膜５５Ａあるいは６５Ａと配線パターンの密着性は
良好で、ボイドの発生あるいはこれに伴う半導体集積回
路の信頼性の低下の問題は生じない。
Ｏ2 膜４６上に、ＴｉＮ層５１ｂ、Ａｌ合金層５１ａお
よびＴｉＮ層５１ｃよりなる配線パターン５１が、前記
Ｗプラグ４７Ｃに電気的に接続して形成される。本実施
例においても、前記配線パターン３３Ｂあるいは４３Ｂ
の側壁面がＴｉＮ層で覆われているため、フルオロカー
ボン膜５５Ａあるいは６５Ａと配線パターンの密着性は
良好で、ボイドの発生あるいはこれに伴う半導体集積回
路の信頼性の低下の問題は生じない。
【００３３】以上、本発明では配線パターンの主要部が
Ａｌ合金よりなるものとして説明してきたが、配線パタ
ーンは純Ａｌであってもよい。また、基板３１上には、
図示していないが拡散領域を含む多数の半導体装置が形
成されている。さらに、本発明は上記の特定の実施例に
限定されるものではなく、本発明の要旨内において様々
な変形・変更が可能である。
Ａｌ合金よりなるものとして説明してきたが、配線パタ
ーンは純Ａｌであってもよい。また、基板３１上には、
図示していないが拡散領域を含む多数の半導体装置が形
成されている。さらに、本発明は上記の特定の実施例に
限定されるものではなく、本発明の要旨内において様々
な変形・変更が可能である。
【００３４】
【発明の効果】請求項１〜１７記載の本発明の特徴によ
れば、配線パターンの少なくとも両側壁面を高融点金属
あるいは高融点金属化合物により覆うことにより、誘電
率の低い有機層間絶縁膜と配線パターンとの密着性が向
上し、ボイドの形成およびこれに伴う高速半導体集積回
路装置の信頼性あるいは歩留まりの低下の問題が解決す
る。本発明は、特にＡｌあるいはＡｌ合金を主体とする
配線パターンと有機層間絶縁膜との密着性を向上させる
のに有効である。前記高融点金属あるいは高融点金属化
合物による側壁膜は、マスク工程を使うことなく、自己
整合的に形成できる。
れば、配線パターンの少なくとも両側壁面を高融点金属
あるいは高融点金属化合物により覆うことにより、誘電
率の低い有機層間絶縁膜と配線パターンとの密着性が向
上し、ボイドの形成およびこれに伴う高速半導体集積回
路装置の信頼性あるいは歩留まりの低下の問題が解決す
る。本発明は、特にＡｌあるいはＡｌ合金を主体とする
配線パターンと有機層間絶縁膜との密着性を向上させる
のに有効である。前記高融点金属あるいは高融点金属化
合物による側壁膜は、マスク工程を使うことなく、自己
整合的に形成できる。
【図１】（Ａ）〜（Ｃ）は、本発明の第１実施例による
半導体装置の製造工程を説明する図（その１）である。
半導体装置の製造工程を説明する図（その１）である。
【図２】（Ｄ）〜（Ｆ）は本発明の第１実施例による半
導体装置の製造工程を説明する図（その２）である。
導体装置の製造工程を説明する図（その２）である。
【図３】（Ｇ），（Ｈ）は本発明の第１実施例による半
導体装置の製造工程を説明する図（その３）である。
導体装置の製造工程を説明する図（その３）である。
【図４】（Ｉ），（Ｊ）は本発明の第１実施例による半
導体装置の製造工程を説明する図（その４）である。
導体装置の製造工程を説明する図（その４）である。
【図５】（Ａ）〜（Ｃ）は、本発明の第１実施例に対す
る比較例による半導体装置の製造工程を説明する図（そ
の１）である。
る比較例による半導体装置の製造工程を説明する図（そ
の１）である。
【図６】（Ｄ）〜（Ｆ）は前記比較例による半導体装置
の製造工程を説明する図（その２）である。
の製造工程を説明する図（その２）である。
【図７】（Ｇ），（Ｈ）は前記比較例による半導体装置
の製造工程を説明する図（その３）である。
の製造工程を説明する図（その３）である。
【図８】（Ａ）〜（Ｃ）は、本発明の第２実施例による
半導体装置の製造工程を説明する図（その１）である。
半導体装置の製造工程を説明する図（その１）である。
【図９】（Ｄ）〜（Ｆ）は本発明の第２実施例による半
導体装置の製造工程を説明する図（その２）である。
導体装置の製造工程を説明する図（その２）である。
【図１０】（Ｇ），（Ｈ）は本発明の第２実施例による
半導体装置の製造工程を説明する図（その３）である。
半導体装置の製造工程を説明する図（その３）である。
【図１１】（Ｉ），（Ｊ）は本発明の第２実施例による
半導体装置の製造工程を説明する図（その４）である。
半導体装置の製造工程を説明する図（その４）である。
【図１２】（Ｋ），（Ｌ）は本発明の第２実施例による
半導体装置の製造工程を説明する図（その５）である。
半導体装置の製造工程を説明する図（その５）である。
【図１３】（Ｍ）は本発明の第２実施例による半導体装
置の製造工程を説明する図（その６）である。
置の製造工程を説明する図（その６）である。
【図１４】従来の有機絶縁膜を使った多層配線構造にお
いて生じていた問題点を説明する図である。
いて生じていた問題点を説明する図である。
【図１５】従来の有機絶縁膜を使った多層配線構造にお
いて生じていた問題点を説明する別の図である。
いて生じていた問題点を説明する別の図である。
１１，２１，３１ 基板 １２，２２，３３Ａ，３３Ｂ，４３Ｂ，５１ 配線パタ
ーン １３，２３，３５，４５，５５Ａ，６５Ａ 有機層間絶
縁膜 １３Ｘ ボイド ２２Ａ，３３ａ，３３ｃ，３４，３７Ａ 高融点金属層 ３２ 酸化膜 ３３ｂ Ａｌ合金層 ３６，４６，５６ 層間絶縁膜 ３６Ａ．５６Ａ コンタクトホール ３７Ｂ Ｗ層 ３７Ｃ，４７Ｃ Ｗプラグ
ーン １３，２３，３５，４５，５５Ａ，６５Ａ 有機層間絶
縁膜 １３Ｘ ボイド ２２Ａ，３３ａ，３３ｃ，３４，３７Ａ 高融点金属層 ３２ 酸化膜 ３３ｂ Ａｌ合金層 ３６，４６，５６ 層間絶縁膜 ３６Ａ．５６Ａ コンタクトホール ３７Ｂ Ｗ層 ３７Ｃ，４７Ｃ Ｗプラグ
Claims (13)
- 【請求項１】 配線パターンと、前記配線パターンを覆
う有機層間絶縁膜とを含む多層配線構造を有する半導体
装置において、 前記配線パターンの両側壁面は高融点金属またはその化
合物よりなる導体膜により覆われており、 前記有機層間絶縁膜は、少なくとも前記両側壁面を覆う
前記高融点金属またはその化合物よりなる導体膜に密着
して形成されていることを特徴とする半導体装置。 - 【請求項２】 前記配線パターンはＡｌまたはＡｌ合金
よりなることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記配線パターンは、上面に高融点金属
またはその化合物よるなる導体膜を担持することを特徴
とする請求項１または２記載の半導体装置。 - 【請求項４】 前記高融点金属またはその化合物よりな
る導体膜は、ＴｉＮ , ＷおよびＷＮよりなる群より選ば
れることを特徴とする請求項１〜３のうち、いずれか一
項記載の半導体装置。 - 【請求項５】 前記有機層間絶縁膜は、Ｃ，Ｈ，Ｆ，Ｓ
ｉおよびＮのうち、少なくとも二つの元素を含むことを
特徴とする請求項１〜４のうち、いずれか一項記載の半
導体装置。 - 【請求項６】 前記有機層間絶縁膜は、フルオロカーボ
ン、炭化水素、ポリイミド、有機ＳＯＧよりなる群より
選択されることを特徴とする請求項５記載の半導体装
置。 - 【請求項７】（Ａ） 配線パターンの側壁面を高融点導
体膜で覆う工程と、（Ｂ） 前記工程（Ａ）の後、前記
配線パターンを、有機層間絶縁膜により、前記有機層間
絶縁膜が前記側壁面に密着するように覆う工程とを特徴
とする半導体装置の製造方法。 - 【請求項８】 前記工程（Ａ）は、前記配線パターン上
に前記高融点導体膜を、前記高融点導体膜が前記側壁面
を覆うように堆積する工程と、前記高融点導体膜に、前
記配線パターンの上面に対して実質的に垂直に作用する
異方性エッチングを、前記配線パターンの上面が露出す
るまで適用する工程とを含むことを特徴とする請求項７
記載の半導体装置の製造方法。 - 【請求項９】 前記工程（Ａ）に先立って、前記配線パ
ターンの上面に前記高融点導体膜を形成する工程を含む
ことを特徴とする請求項７または８記載の半導体装置の
製造方法。 - 【請求項１０】 前記配線パターンはＡｌあるいはＡｌ
合金よりなることを特徴とする請求項７〜９のうち、い
ずれか一項記載の半導体装置の製造方法。 - 【請求項１１】 前記工程（Ａ）において、前記高融点
導体膜はＴｉＮ, ＷおよびＷＮよりなる群より選ばれる
ことを特徴とする請求項７〜１０のうち、いずれか一項
記載の半導体装置の製造方法。 - 【請求項１２】 前記工程（Ｂ）は、前記有機層間絶縁
膜として、Ｃ，Ｈ，Ｆ，ＳｉおよびＮのうち、少なくと
も二つの元素を含む有機膜を堆積する工程を含むことを
特徴とする請求項７〜１１のうち、いずれか一項記載の
半導体装置の製造方法。 - 【請求項１３】 前記有機層間絶縁膜は、フルオロカー
ボン、炭化水素、ポリイミド、有機ＳＯＧよりなる群よ
り選択されることを特徴とする請求項１２記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33197997A JPH11163136A (ja) | 1997-12-02 | 1997-12-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33197997A JPH11163136A (ja) | 1997-12-02 | 1997-12-02 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163136A true JPH11163136A (ja) | 1999-06-18 |
Family
ID=18249794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33197997A Withdrawn JPH11163136A (ja) | 1997-12-02 | 1997-12-02 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163136A (ja) |
-
1997
- 1997-12-02 JP JP33197997A patent/JPH11163136A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3305251B2 (ja) | 配線構造体の形成方法 | |
| JP2964230B2 (ja) | 半導体装置の自己整合的金属配線形成方法 | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002026016A (ja) | 半導体装置及びその製造方法 | |
| JP2001015594A (ja) | 半導体装置の多層金属配線の形成方法 | |
| US20050003657A1 (en) | Semiconductor device having multilevel interconnections and method of manufacturing the same | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JP2001053144A (ja) | 半導体装置及びその製造方法 | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPH11163136A (ja) | 半導体装置およびその製造方法 | |
| JP3463961B2 (ja) | 半導体装置 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JPH09283623A (ja) | 半導体装置及びその製造方法 | |
| JP2000260864A (ja) | 半導体装置及びその製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JP2734675B2 (ja) | 半導体装置の製造方法 | |
| JP2000058651A (ja) | 多層配線を有する半導体装置及びその製造方法 | |
| JP2007027234A (ja) | 半導体装置及びその製造方法 | |
| JPH11162983A (ja) | 半導体装置及びその製造方法 | |
| JP2000114375A (ja) | 半導体装置の製造方法 | |
| JP2003109957A (ja) | 半導体装置及びその製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JP2002134609A (ja) | 半導体装置及びその製造方法 | |
| JPH0449638A (ja) | 半導体装置 | |
| JP2001284353A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |