JPH0653335A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0653335A JPH0653335A JP15751493A JP15751493A JPH0653335A JP H0653335 A JPH0653335 A JP H0653335A JP 15751493 A JP15751493 A JP 15751493A JP 15751493 A JP15751493 A JP 15751493A JP H0653335 A JPH0653335 A JP H0653335A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- metal
- metal layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 半導体装置にダメージを与えることなく、上
記アルミナ層を破壊・除去可能な半導体装置の製造方法
を提供する。 【構成】 少なくとも、前記接続孔に露呈する前記第１
の金属配線の表面及び前記層間絶縁膜の表面に、高酸化
性金属層を形成する工程と、前記高酸化性金属層の表面
に、前記第２の金属配線がそれよりも下側の欄と反応す
るのを防止すると共に、前記第２の金属配線の機械的強
度を補強し、さらに前記第２の金属配線に対する付着性
の良好な、バリア金属層を形成する工程と、前記バリア
金属層の表面に前記第２の金属配線を形成する工程と、
熱処理を施して、前記第２の金属配線は前記バリア金属
層のバリア機能により他の材料と反応させることなくそ
のまま残存させつつも、前記接続孔に露呈する前記第１
の金属配線の表面上の高抵抗酸化層を、前記高酸化性金
属層で還元して、導電金属層とする熱処理工程と、を備
えるものとして構成される。
記アルミナ層を破壊・除去可能な半導体装置の製造方法
を提供する。 【構成】 少なくとも、前記接続孔に露呈する前記第１
の金属配線の表面及び前記層間絶縁膜の表面に、高酸化
性金属層を形成する工程と、前記高酸化性金属層の表面
に、前記第２の金属配線がそれよりも下側の欄と反応す
るのを防止すると共に、前記第２の金属配線の機械的強
度を補強し、さらに前記第２の金属配線に対する付着性
の良好な、バリア金属層を形成する工程と、前記バリア
金属層の表面に前記第２の金属配線を形成する工程と、
熱処理を施して、前記第２の金属配線は前記バリア金属
層のバリア機能により他の材料と反応させることなくそ
のまま残存させつつも、前記接続孔に露呈する前記第１
の金属配線の表面上の高抵抗酸化層を、前記高酸化性金
属層で還元して、導電金属層とする熱処理工程と、を備
えるものとして構成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
に関する。
【０００２】
【従来の技術】従来の半導体装置の多層配線の構造を図
３を用いて説明する。半導体基板１上に第１のＡｌ配線
２が形成され、このＡｌ配線２を覆うようにシリコン酸
化膜を主成分とする層間絶縁膜３が形成されている。こ
の層間絶縁膜３上の第２のＡｌ配線４と上記第１のＡｌ
配線２とを電気的に接続するために、この層間絶縁膜３
に接続孔（コンタクトホール）５が開孔され、導通がと
られている。
３を用いて説明する。半導体基板１上に第１のＡｌ配線
２が形成され、このＡｌ配線２を覆うようにシリコン酸
化膜を主成分とする層間絶縁膜３が形成されている。こ
の層間絶縁膜３上の第２のＡｌ配線４と上記第１のＡｌ
配線２とを電気的に接続するために、この層間絶縁膜３
に接続孔（コンタクトホール）５が開孔され、導通がと
られている。
【０００３】この導通歩留り（確率）は、図４に示すよ
うに接続孔５の径が微細化されてくると急激に低下す
る。なお、同図において、白抜き点を結んだ線はスパ
ッタエッチングの後に第２のＡｌ配線を堆積した場合の
もので、黒丸点を結んだ線はスパッタエッチングなし
の場合のものである。上記線から明らかなように、そ
の径が１μｍでは、ほとんど導通しなくなる。即ち、導
通歩留りは９９．９％以下となる。この理由は、接続孔
５を開孔し、第２のＡｌ配線４を形成するまでに、接続
孔５を介して露出した第１のＡｌ配線２の表面にアルミ
ナ層が形成されてしまい、該アルミナ層上に第２の配線
層であるＡｌ膜を堆積しても導通がとれないからであ
る。しかし、接続孔５の径が大きくなると、アルミナ層
にピンホールやクラック等の欠陥が存在し、これらの欠
陥を通して導通がとれる。これに鑑みて、従来は、第１
のＡｌ配線２上のアルミナ層を除去するためにＡｒイオ
ンでスパッタエッチングを施し、この後大気にさらすこ
となく同一真空中で第２の配線４を堆積していた。これ
により、接続孔５が１μｍ径であっても、導通歩留りを
９９．９９％前後とすることができた（図４参照）。
うに接続孔５の径が微細化されてくると急激に低下す
る。なお、同図において、白抜き点を結んだ線はスパ
ッタエッチングの後に第２のＡｌ配線を堆積した場合の
もので、黒丸点を結んだ線はスパッタエッチングなし
の場合のものである。上記線から明らかなように、そ
の径が１μｍでは、ほとんど導通しなくなる。即ち、導
通歩留りは９９．９％以下となる。この理由は、接続孔
５を開孔し、第２のＡｌ配線４を形成するまでに、接続
孔５を介して露出した第１のＡｌ配線２の表面にアルミ
ナ層が形成されてしまい、該アルミナ層上に第２の配線
層であるＡｌ膜を堆積しても導通がとれないからであ
る。しかし、接続孔５の径が大きくなると、アルミナ層
にピンホールやクラック等の欠陥が存在し、これらの欠
陥を通して導通がとれる。これに鑑みて、従来は、第１
のＡｌ配線２上のアルミナ層を除去するためにＡｒイオ
ンでスパッタエッチングを施し、この後大気にさらすこ
となく同一真空中で第２の配線４を堆積していた。これ
により、接続孔５が１μｍ径であっても、導通歩留りを
９９．９９％前後とすることができた（図４参照）。
【０００４】しかし、さらに歩留りを向上させるべく、
スパッタエッチングの仕方を種々改良した。それによ
り、導通歩留りは改善されるようになったが、新たな問
題が発生した。即ち、第１の配線Ａｌ２がゲート電極に
接続されている場合、上記スパッタエッチングのための
多量のＡｒイオンが接続孔５を介して照射されることに
より、ゲート酸化膜を帯電により破壊してしまうことが
判明した。半導体装置が微細化されゲート酸化膜が薄く
なればますますこのイオン照射によるダメージ問題は重
大になってくる。
スパッタエッチングの仕方を種々改良した。それによ
り、導通歩留りは改善されるようになったが、新たな問
題が発生した。即ち、第１の配線Ａｌ２がゲート電極に
接続されている場合、上記スパッタエッチングのための
多量のＡｒイオンが接続孔５を介して照射されることに
より、ゲート酸化膜を帯電により破壊してしまうことが
判明した。半導体装置が微細化されゲート酸化膜が薄く
なればますますこのイオン照射によるダメージ問題は重
大になってくる。
【０００５】
【発明が解決しようとする課題】このように、従来のＡ
ｒイオンのスパッタエッチングによりＡｌ配線面上の接
続孔に開口する部分のアルミナ層を除去する方法では、
ゲート酸化膜を破壊してしまう等の、半導体装置にダメ
ージを与えるという問題があった。
ｒイオンのスパッタエッチングによりＡｌ配線面上の接
続孔に開口する部分のアルミナ層を除去する方法では、
ゲート酸化膜を破壊してしまう等の、半導体装置にダメ
ージを与えるという問題があった。
【０００６】本発明の目的は、半導体装置にダメージを
与えることなく、上記アルミナ層を破壊・除去可能な半
導体装置の製造方法を提供することにある。
与えることなく、上記アルミナ層を破壊・除去可能な半
導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成された第１の金属配線上
に層間絶縁膜を介して第２の金属配線を施し、前記第１
及び第２の金属配線を前記層間絶縁膜に開孔した接続孔
を介して導通させるようにした半導体装置の製造方法に
おいて、少なくとも、前記接続孔に露呈する前記第１の
金属配線の表面及び前記層間絶縁膜の表面に、高酸化性
金属層を形成する工程と、前記高酸化性金属層の表面
に、前記第２の金属配線がそれよりも下側の材料と反応
するのを防止すると共に、前記第２の金属配線の機械的
強度を補強し、さらに前記第２の金属配線に対する付着
性の良好な、バリア金属層を形成する工程と、前記バリ
ア金属層の表面に前記第２の金属配線を形成する工程
と、熱処理を施して、前記第２の金属配線は前記バリア
金属層のバリア機能により他の材料と反応させることな
くそのまま残存させつつも、前記接続孔に露呈する前記
第１の金属配線の表面上の高抵抗酸化層を、前記高酸化
性金属層で還元して、導電金属層とする熱処理工程と、
を備えるものとして構成される。
造方法は、半導体基板上に形成された第１の金属配線上
に層間絶縁膜を介して第２の金属配線を施し、前記第１
及び第２の金属配線を前記層間絶縁膜に開孔した接続孔
を介して導通させるようにした半導体装置の製造方法に
おいて、少なくとも、前記接続孔に露呈する前記第１の
金属配線の表面及び前記層間絶縁膜の表面に、高酸化性
金属層を形成する工程と、前記高酸化性金属層の表面
に、前記第２の金属配線がそれよりも下側の材料と反応
するのを防止すると共に、前記第２の金属配線の機械的
強度を補強し、さらに前記第２の金属配線に対する付着
性の良好な、バリア金属層を形成する工程と、前記バリ
ア金属層の表面に前記第２の金属配線を形成する工程
と、熱処理を施して、前記第２の金属配線は前記バリア
金属層のバリア機能により他の材料と反応させることな
くそのまま残存させつつも、前記接続孔に露呈する前記
第１の金属配線の表面上の高抵抗酸化層を、前記高酸化
性金属層で還元して、導電金属層とする熱処理工程と、
を備えるものとして構成される。
【０００８】
【作用】本発明においては、層間絶縁膜の接続孔を介し
て第１及び第２の金属配線を導通させるに当り、第１の
金属配線上の高抵抗酸化層を高酸化性金属で還元して導
通金属層を形成し、その導通金属層で導通させている。
このように、第１の金属配線上の高抵抗酸化層を高酸化
性金属で還元するようにしたので、第１及び第２の金属
配線は高い精度で確実に導通する。
て第１及び第２の金属配線を導通させるに当り、第１の
金属配線上の高抵抗酸化層を高酸化性金属で還元して導
通金属層を形成し、その導通金属層で導通させている。
このように、第１の金属配線上の高抵抗酸化層を高酸化
性金属で還元するようにしたので、第１及び第２の金属
配線は高い精度で確実に導通する。
【０００９】前記第２の金属配線層と、前記半導体基板
及び前記高酸化性金属層と、の間に、バリア金属層が形
成されている。このため、前記第２の金属配線層が、前
記半導体基板及び高酸化性金属層と反応して第２の金属
配線層の依頼性が低下するのが防がれる。また、このバ
リア金属層によって、第２の金属配線層の機械的強度が
補強される。
及び前記高酸化性金属層と、の間に、バリア金属層が形
成されている。このため、前記第２の金属配線層が、前
記半導体基板及び高酸化性金属層と反応して第２の金属
配線層の依頼性が低下するのが防がれる。また、このバ
リア金属層によって、第２の金属配線層の機械的強度が
補強される。
【００１０】さらに、上記高抵抗酸化層を高酸化性金属
層で還元して導通金属層を形成する際に当っても、この
バリア金属層によって第２の金属配線が高酸化性金属層
と反応するのが防止され、これにより第２の金属配線の
信頼性が向上する。また、高酸化性金属層、バリア金属
層及び第２の金属配線の３層構造となっているが、高酸
化性金属層にバリア金属層の結晶方向が揃い、バリア金
属層に第２の金属配線の結晶方向が揃う。このようにし
て、３層の結晶方向が揃うことからマイグレーション耐
圧が向上する。
層で還元して導通金属層を形成する際に当っても、この
バリア金属層によって第２の金属配線が高酸化性金属層
と反応するのが防止され、これにより第２の金属配線の
信頼性が向上する。また、高酸化性金属層、バリア金属
層及び第２の金属配線の３層構造となっているが、高酸
化性金属層にバリア金属層の結晶方向が揃い、バリア金
属層に第２の金属配線の結晶方向が揃う。このようにし
て、３層の結晶方向が揃うことからマイグレーション耐
圧が向上する。
【００１１】
【実施例】本発明の実施例の説明に先立ち、図１（ａ）
〜（ｃ）を用いて本発明の関連技術を詳細に説明する。
〜（ｃ）を用いて本発明の関連技術を詳細に説明する。
【００１２】同図（ａ）に示すように、半導体基板（Ｓ
ｉ）１１上に第１のＡｌ配線１２が形成されている。こ
のＡｌ配線１２を覆うようにシリコン酸化膜を主成分と
する層間絶縁膜１３が形成され、この膜１３に接続孔１
５が形成されている。この接続孔１５の底部には８０〜
１００オングストローム程度のアルミナ層１６が存在し
ている。
ｉ）１１上に第１のＡｌ配線１２が形成されている。こ
のＡｌ配線１２を覆うようにシリコン酸化膜を主成分と
する層間絶縁膜１３が形成され、この膜１３に接続孔１
５が形成されている。この接続孔１５の底部には８０〜
１００オングストローム程度のアルミナ層１６が存在し
ている。
【００１３】次に、同図（ｂ）に示すように、上記アル
ミナ層１６及び層間絶縁膜１３上にＴｉ膜１７を５００
オングストロームの厚さにスパッタリング法で堆積し、
大気にさらすことなく第２の配線層としての第２のＡｌ
配線１４を上記と同様にスパッタリング法で１μｍ厚さ
に堆積する。
ミナ層１６及び層間絶縁膜１３上にＴｉ膜１７を５００
オングストロームの厚さにスパッタリング法で堆積し、
大気にさらすことなく第２の配線層としての第２のＡｌ
配線１４を上記と同様にスパッタリング法で１μｍ厚さ
に堆積する。
【００１４】次に、上記第２のＡｌ配線１４とＴｉ膜１
７を所望の配線パターンに形成する。その後、このよう
にした中間段階の半導体装置に対して、４５０℃でＮ2
とＨ2 とからなるフォーミングガス中で３０分間熱処理
を施した。これにより、同図（ｃ）に示すように、第１
及び第２のＡｌ配線１２，１４の接合部分に、合金層１
８が形成される。その合金層１８は、Ｔｉ膜１７がアル
ミナ層１６を還元し、チタンとアルミニウムと酸素とか
らなるものとして構成されたものである。この合金層１
８によって、第１及び第２のＡｌ配線１２，１４の導通
性が著しく向上する。
７を所望の配線パターンに形成する。その後、このよう
にした中間段階の半導体装置に対して、４５０℃でＮ2
とＨ2 とからなるフォーミングガス中で３０分間熱処理
を施した。これにより、同図（ｃ）に示すように、第１
及び第２のＡｌ配線１２，１４の接合部分に、合金層１
８が形成される。その合金層１８は、Ｔｉ膜１７がアル
ミナ層１６を還元し、チタンとアルミニウムと酸素とか
らなるものとして構成されたものである。この合金層１
８によって、第１及び第２のＡｌ配線１２，１４の導通
性が著しく向上する。
【００１５】上記関連技術では、第２のＡｌ配線１４を
堆積後、熱処理を行なったが、Ｔｉ膜１７を堆積後、そ
のＡｌ配線１４を堆積する前に真空中で熱処理を行なっ
てもよい。また、Ｔｉ膜１７の堆積中に基板温度をあげ
てアルミナ層１６との反応を促進させ、熱処理を省略し
てもよい。
堆積後、熱処理を行なったが、Ｔｉ膜１７を堆積後、そ
のＡｌ配線１４を堆積する前に真空中で熱処理を行なっ
てもよい。また、Ｔｉ膜１７の堆積中に基板温度をあげ
てアルミナ層１６との反応を促進させ、熱処理を省略し
てもよい。
【００１６】さらに、関連技術ではＴｉ膜１７を用いた
が、この他にＨｆ、Ｖ、Ｍｇ、Ｌｉ、Ｎｉ等の酸化力の
強い金属や、これらの合金またはこれらを含んだ合金を
用いることができる。
が、この他にＨｆ、Ｖ、Ｍｇ、Ｌｉ、Ｎｉ等の酸化力の
強い金属や、これらの合金またはこれらを含んだ合金を
用いることができる。
【００１７】上記の関連技術に従って、接続孔１５とし
て１μｍの場合の実験を行った。第１及び第２のＡｌ配
線１２，１４間の導通の確率として９９．９９９％以上
が得られた。また、１００オングストローム厚のゲート
酸化膜が破壊されたか否かをチェックしたが、全く破壊
されていないことがわかった。
て１μｍの場合の実験を行った。第１及び第２のＡｌ配
線１２，１４間の導通の確率として９９．９９９％以上
が得られた。また、１００オングストローム厚のゲート
酸化膜が破壊されたか否かをチェックしたが、全く破壊
されていないことがわかった。
【００１８】前述のアルミナ層１６が薄く、Ｔｉ膜１７
が余剰になった場合、このＴｉ膜１７が基板１１のＳｉ
と反応してアロイスパイクを形成し、ＰＮ接合リークを
発生させることがある。このため、第１のＡｌ配線１２
とＳｉの基板１１との間に、Ａｌと基板（Ｓｉ）との反
応を防止するバリア層としてＴｉＮ層やＷ層を介在させ
ることもできる。
が余剰になった場合、このＴｉ膜１７が基板１１のＳｉ
と反応してアロイスパイクを形成し、ＰＮ接合リークを
発生させることがある。このため、第１のＡｌ配線１２
とＳｉの基板１１との間に、Ａｌと基板（Ｓｉ）との反
応を防止するバリア層としてＴｉＮ層やＷ層を介在させ
ることもできる。
【００１９】図２（ａ）〜（ｃ）はバリア層としてのＴ
ｉＮ層１７Ａを、第２のＡｌ配線１４と、Ｔｉ層１７と
の間に用いた、本発明の実施例を示すものである。
ｉＮ層１７Ａを、第２のＡｌ配線１４と、Ｔｉ層１７と
の間に用いた、本発明の実施例を示すものである。
【００２０】同図（ａ）は、図１（ａ）と同様の中間段
階の半導体装置を示す。その半導体装置に対して、同図
（ｂ）に示すように、Ｔｉ層１７、ＴｉＮ層１７Ａを、
スパッタリング法によって大気にさらすことなく順次堆
積する。その後、第２のＡｌ配線１４をスパッタリング
法で堆積する。
階の半導体装置を示す。その半導体装置に対して、同図
（ｂ）に示すように、Ｔｉ層１７、ＴｉＮ層１７Ａを、
スパッタリング法によって大気にさらすことなく順次堆
積する。その後、第２のＡｌ配線１４をスパッタリング
法で堆積する。
【００２１】次に、上記第２のＡｌ配線１４、ＴｉＮ層
１７Ａ及びＴｉ層１７を所望の配線パターンに形成す
る。その後、そのようにした中間段階の半導体装置に対
して、４５０℃でＮ2 とＨ2 からなるフォーミングガス
中で３０分間熱処理を施した。これにより、同図（ｃ）
に示すように、第１及び第２のＡｌ配線１２，１４の接
合部分に合金層１８Ａが形成される。その合金層１８Ａ
は、Ｔｉ膜１７がアルミナ層１６を還元し、チタン、ア
ルミニウム、及び酸素からなるものとして構成される。
この合金層１８Ａによって第１及び第２のＡｌ配線１
２，１４の導通性が著しく向上する。
１７Ａ及びＴｉ層１７を所望の配線パターンに形成す
る。その後、そのようにした中間段階の半導体装置に対
して、４５０℃でＮ2 とＨ2 からなるフォーミングガス
中で３０分間熱処理を施した。これにより、同図（ｃ）
に示すように、第１及び第２のＡｌ配線１２，１４の接
合部分に合金層１８Ａが形成される。その合金層１８Ａ
は、Ｔｉ膜１７がアルミナ層１６を還元し、チタン、ア
ルミニウム、及び酸素からなるものとして構成される。
この合金層１８Ａによって第１及び第２のＡｌ配線１
２，１４の導通性が著しく向上する。
【００２２】上記実施例では、第１のＡｌ配線１２上に
直接ＴｉＮ膜１７Ａを堆積することなくＴｉ膜１７を介
して堆積している。そのため、第１のＡｌ配線１２とＴ
ｉＮ膜１７Ａとの界面にＮ2 が介在して接触抵抗が増大
するのが回避される。さらに、ＴｉＮ膜１７Ａ下にＴｉ
膜１７を敷くようにしたので、ＴｉＮ膜１７Ａと層間絶
縁膜（ＳｉＯ2 ）１３との付着強度が増大する。さら
に、ＴｉＮ膜１７Ａを第２のＡｌ配線１４の下に敷くよ
うにしたので、エレクトロマイグレーションやサーマル
マイグレーションに対する耐性が向上する。即ち、下方
から上方に、Ｔｉ膜１７、ＴｉＮ膜１７Ａ及び第２のＡ
ｌ配線１２の３層構造になっている。このため、Ｔｉ膜
１７にＴｉＮ膜１７Ａの結晶方向が揃い、ＴｉＮ膜１７
Ａに第２のＡｌ配線の結晶方向が揃う。つまり、３つの
層の結晶方向が全て揃うことになる。これにより、エレ
クトロマイグレーションやサーマルマイグレーションに
対する耐性が向上する。なお、第１のＡｌ配線１２上に
Ｍｏ層を存在させた場合には、横ヒロック（Horizontal
hillock）が形成されるため好ましくなく、またこのよ
うな二層構造のものはエッチングが困難で且つアフター
コロージョンも発生しやすいという難点があるが、上記
実施例にはこのような難点は得られない。
直接ＴｉＮ膜１７Ａを堆積することなくＴｉ膜１７を介
して堆積している。そのため、第１のＡｌ配線１２とＴ
ｉＮ膜１７Ａとの界面にＮ2 が介在して接触抵抗が増大
するのが回避される。さらに、ＴｉＮ膜１７Ａ下にＴｉ
膜１７を敷くようにしたので、ＴｉＮ膜１７Ａと層間絶
縁膜（ＳｉＯ2 ）１３との付着強度が増大する。さら
に、ＴｉＮ膜１７Ａを第２のＡｌ配線１４の下に敷くよ
うにしたので、エレクトロマイグレーションやサーマル
マイグレーションに対する耐性が向上する。即ち、下方
から上方に、Ｔｉ膜１７、ＴｉＮ膜１７Ａ及び第２のＡ
ｌ配線１２の３層構造になっている。このため、Ｔｉ膜
１７にＴｉＮ膜１７Ａの結晶方向が揃い、ＴｉＮ膜１７
Ａに第２のＡｌ配線の結晶方向が揃う。つまり、３つの
層の結晶方向が全て揃うことになる。これにより、エレ
クトロマイグレーションやサーマルマイグレーションに
対する耐性が向上する。なお、第１のＡｌ配線１２上に
Ｍｏ層を存在させた場合には、横ヒロック（Horizontal
hillock）が形成されるため好ましくなく、またこのよ
うな二層構造のものはエッチングが困難で且つアフター
コロージョンも発生しやすいという難点があるが、上記
実施例にはこのような難点は得られない。
【００２３】
【発明の効果】本発明の半導体装置によれば、層間絶縁
膜の接続孔を介して第１及び第２の金属配線を導通する
に当り、第１の金属配線の表面における高抵抗酸化層を
高酸化性金属によって還元し、その還元により生成した
導通金属層により導通させるようにしたので、半導体装
置にイオンエッチングによるようなダメージを与えるこ
となく、第１及び第２の金属配線を確実に導通させるこ
とができる。
膜の接続孔を介して第１及び第２の金属配線を導通する
に当り、第１の金属配線の表面における高抵抗酸化層を
高酸化性金属によって還元し、その還元により生成した
導通金属層により導通させるようにしたので、半導体装
置にイオンエッチングによるようなダメージを与えるこ
となく、第１及び第２の金属配線を確実に導通させるこ
とができる。
【００２４】さらに、本発明によれば、第２の金属配線
が半導体基板及び高酸化性金属層と反応するのをバリア
金属層によって防ぐようにしたので、第２の金属配線の
信頼性を長期にわたって維持して、寿命を伸すことがで
きる。さらに、第２の金属配線の下側にバリア金属層を
形成して多層構造としたので、第２の金属配線の機械的
強度を増大させ、切断や導通不良が生じるのを極力回避
することができ、配線の電気的特性を向上させることが
できる。
が半導体基板及び高酸化性金属層と反応するのをバリア
金属層によって防ぐようにしたので、第２の金属配線の
信頼性を長期にわたって維持して、寿命を伸すことがで
きる。さらに、第２の金属配線の下側にバリア金属層を
形成して多層構造としたので、第２の金属配線の機械的
強度を増大させ、切断や導通不良が生じるのを極力回避
することができ、配線の電気的特性を向上させることが
できる。
【００２５】さらに、前記バリア金属層の存在により、
層間絶縁膜上に高酸化性金属層を存在させたとはいえ、
第２の金属配線は高酸化性金属層には直接接触すること
はなく、バリア金属層に接触することになる。このバリ
ア金属層に対する第２の金属配線の付着性が良好である
ことから、高酸化性金属層を用いつつも、第２の金属配
線のバリア金属層に対する付着性、さらには層間絶縁膜
に対する付着性を著しく向上させることができる。
層間絶縁膜上に高酸化性金属層を存在させたとはいえ、
第２の金属配線は高酸化性金属層には直接接触すること
はなく、バリア金属層に接触することになる。このバリ
ア金属層に対する第２の金属配線の付着性が良好である
ことから、高酸化性金属層を用いつつも、第２の金属配
線のバリア金属層に対する付着性、さらには層間絶縁膜
に対する付着性を著しく向上させることができる。
【００２６】さらに、高抵抗酸化層を高酸化性金属層で
還元するに当っても、第２の金属配線が高酸化性金属層
と反応するのをバリア金属層によって阻止して、第２の
金属配線の切断や導通不良を確実に防止することができ
る。
還元するに当っても、第２の金属配線が高酸化性金属層
と反応するのをバリア金属層によって阻止して、第２の
金属配線の切断や導通不良を確実に防止することができ
る。
【００２７】さらに、高酸化性金属層、バリア金属層及
び第２の金属配線の３層構造としたので、これらの３層
の結晶方向を揃えて、マイグレーション耐性を向上する
ことができる。
び第２の金属配線の３層構造としたので、これらの３層
の結晶方向を揃えて、マイグレーション耐性を向上する
ことができる。
【図１】本発明の関連技術としての半導体装置の製造方
法の一実施例を示す製造工程図。
法の一実施例を示す製造工程図。
【図２】本発明の実施例を示す製造工程図。
【図３】従来の半導体装置の断面図。
【図４】第１及び第２のＡｌ配線の導通確率を示す線
図。
図。
１１ 半導体基板 １２ 第１のＡｌ配線 １３ 層間絶縁膜 １４ 第２のＡｌ配線 １５ 接続孔 １６ アルミナ層 １７ Ｔｉ膜 １７Ａ ＴｉＮ膜 １８，１８Ａ 合金層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新 木 俊 宣 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内
Claims (2)
- 【請求項１】半導体基板上に形成された第１の金属配線
上に層間絶縁膜を介して第２の金属配線を施し、前記第
１及び第２の金属配線を前記層間絶縁膜に開孔した接続
孔を介して導通させるようにした半導体装置の製造方法
において、 少なくとも、前記接続孔に露呈する前記第１の金属配線
の表面及び前記層間絶縁膜の表面に、高酸化性金属層を
形成する工程と、 前記高酸化性金属層の表面に、前記第２の金属配線がそ
れよりも下側の材料と反応するのを防止すると共に、前
記第２の金属配線の機械的強度を補強し、さらに前記第
２の金属配線に対する付着性の良好な、バリア金属層を
形成する工程と、 前記バリア金属層の表面に前記第２の金属配線を形成す
る工程と、 熱処理を施して、前記第２の金属配線は前記バリア金属
層のバリア機能により他の材料と反応させることなくそ
のまま残存させつつも、前記接続孔に露呈する前記第１
の金属配線の表面上の高抵抗酸化層を、前記高酸化性金
属層で還元して、導電金属層とする熱処理工程と、 を備えることを特徴とする、半導体装置の製造方法。 - 【請求項２】前記第１及び第２の金属配線をアルミニウ
ムにより形成し、 前記高酸化性金属層を、Ｔｉ、Ｈｆ、Ｖ、Ｍｇ、Ｌｉ、
Ｎｉ及びこれらの合金並びにこれらを含んだ合金のいず
れかから形成し、 前記バリア金属層をＴｉＮにより形成する、請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5157514A JPH0773112B2 (ja) | 1993-06-28 | 1993-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5157514A JPH0773112B2 (ja) | 1993-06-28 | 1993-06-28 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62249329A Division JPH0719841B2 (ja) | 1987-10-02 | 1987-10-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653335A true JPH0653335A (ja) | 1994-02-25 |
| JPH0773112B2 JPH0773112B2 (ja) | 1995-08-02 |
Family
ID=15651346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5157514A Expired - Fee Related JPH0773112B2 (ja) | 1993-06-28 | 1993-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773112B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57208161A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Semiconductor device |
-
1993
- 1993-06-28 JP JP5157514A patent/JPH0773112B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57208161A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0773112B2 (ja) | 1995-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0719841B2 (ja) | 半導体装置 | |
| KR100303221B1 (ko) | 반도체 장치 | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| JPH06302599A (ja) | 半導体装置およびその製造方法 | |
| JPH0653335A (ja) | 半導体装置の製造方法 | |
| US5966633A (en) | Method for providing a metallization layer on an insulating layer and for opening through holes in the said insulating layer using the same mask | |
| JP2002100740A (ja) | 半導体記憶素子及びその製造方法 | |
| JP3128961B2 (ja) | 半導体装置及びその製造方法 | |
| JP2538881B2 (ja) | 半導体装置の製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JP2821157B2 (ja) | 配線形成方法 | |
| JPH0758110A (ja) | 半導体装置 | |
| JP3014887B2 (ja) | 半導体装置およびその製造方法 | |
| KR100240268B1 (ko) | 반도체 장치의 알루미늄 합금 배선 형성방법 | |
| JPH06326105A (ja) | 半導体装置の積層配線構造 | |
| JPH0228320A (ja) | 半導体装置の製造方法 | |
| JP4404737B2 (ja) | 半導体装置の製造方法 | |
| JPH06349792A (ja) | 半導体装置における接続孔の形成方法 | |
| JPH0922942A (ja) | 配線及びその形成方法 | |
| JPH05243229A (ja) | 半導体集積回路装置 | |
| JPH09199591A (ja) | 半導体装置の製造方法 | |
| JP2000077385A (ja) | 半導体装置の高信頼性を有するビア形成方法 | |
| JPH05109900A (ja) | 半導体装置の製造方法 | |
| JP2001118929A (ja) | 半導体装置及びその製造方法 | |
| JPH05275542A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |