JPH0557743B2 - - Google Patents

Info

Publication number
JPH0557743B2
JPH0557743B2 JP58113225A JP11322583A JPH0557743B2 JP H0557743 B2 JPH0557743 B2 JP H0557743B2 JP 58113225 A JP58113225 A JP 58113225A JP 11322583 A JP11322583 A JP 11322583A JP H0557743 B2 JPH0557743 B2 JP H0557743B2
Authority
JP
Japan
Prior art keywords
layer
wiring
barrier layer
tin
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58113225A
Other languages
English (en)
Other versions
JPS605560A (ja
Inventor
Ichiro Fujita
Hideaki Ootake
Tooru Takeuchi
Kyoshi Watabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58113225A priority Critical patent/JPS605560A/ja
Publication of JPS605560A publication Critical patent/JPS605560A/ja
Publication of JPH0557743B2 publication Critical patent/JPH0557743B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置に係り、特にアルミニウム
層よりなる金属膜配線(電極を含む)とこの配線
が接触する被接続基体(半導体層、別の配線)と
の接触部における反応(相互拡散)を阻止するた
めに、配線の上部又は下部若しくは内部に設ける
バリア層に関する。
(b) 技術の背景 半導体装置の電極配線材料にはアルミニウム
(Al)層若しくはアルミニウム(Al)合金層が多
く用いられている。Alは電気抵抗が小さく、か
つ半導体例えばシリコン(Si)との接触抵抗を小
さくなし得る等の長所を有するが、その反面Siと
反応し易いため、電極配線形成後の熱処理工程
(アニール、絶縁膜形成等)においてAl電極配線
とSi層の接触部にAlとSiの相互拡散を起こし、
Al電極配線中に過剰に拡散したSiが配線中に析
出して配線抵抗を増大せしめたり、又Si層中に深
く拡散したAlが接合を破壊するというような欠
点を持つている。
そこで特に電極配線が微細化され、かつ浅い接
合を有するLSIや超LSI等においては、電極配線
の上部又は下部若しくは内部に前記Al層とSiの
相互拡散を阻止するバリア層が設けられる。そし
てこのバリア層にはチタン(Ti)−タングステン
(W)の重層が多く用いられていた。
これはTi−W層が450〔℃〕程度までの熱サイ
クルに対しては充分なバリア効果を持ち、かつ半
導体層及び配線材料層、絶縁膜に対して良好な密
着性を有することによる。
しかし最近は表面保護絶縁膜の耐湿性の向上、
組立工程のインライン化、樹脂モールド品種の拡
大、保証信頼度の向上等により500〔℃〕程度の温
度サイクルにおいても充分なバリア効果が要求さ
れる。そしてこのような高温においては前記Ti
−Wよりなるバリア層は、Al中に溶け込んでし
まつてそのバリア効果が失われるという欠点を持
つている。
(c) 従来技術と問題点 そこで従来かかる高温温度サイクルに充分耐え
得るバリア層として、窒化チタン(TiN)層が
用いられている。
このTiN層は550〔℃〕程度の高温においても、
Al等の配線材料やSi等の半導体材料のいずれと
も反応せず、500〜1000〔Å〕程度の薄層において
も充分なバリア効果を有し、そのため例えばAl
層とSiの相互拡散による接合破壊や、Al配線内
へのSiの析出等は完全に防がれていた。
しかしながらTiN層は特に絶縁膜に対する密
着性が悪いために、TiN層を配線の下部にバリ
ア層として設けた際には、配線が絶縁膜上から剥
離し配線にふくれを生じてその品質が損なわれる
という問題がある。
又半導体層やAl層等の配線材料との密着性も
余り良くないので、配線のコンタクト抵抗の増加
を招いたり、コンタクト部の強度が低下するとい
う問題があつた。
(d) 発明の目的 本発明は上記高温においても優れたバリア効果
を有し、しかも配線材料、半導体層、絶縁膜に対
して強い密着性を有するバリア層を提供するもの
であり、その目的とするところは、半導体層と配
線材料との相互拡散による接合破壊を防ぎ、かつ
コンタクト抵抗の増大や配線のふくれを防止し
て、半導体装置の品質及び信頼性を向上せしめる
にある。
(e) 発明の構成 上記目的は本発明により、アルミニウム層とシ
リコン、または他のアルミニウム層、または他種
金属層のいづれかとの間にチタン−窒化チタン−
チタンの三重層よりなるバリア層を介在し、かつ
窒化チタンに対するチタンの量が0.5〜10重量%
に選ばれていることを特徴とする半導体装置によ
つて達成される。
(f) 発明の実施例 以下本発明を、第1図乃至第3図に示す異なる
実施例における模式断面図、及び第4図に示すバ
リア効果説明用の模式断面図イ及びE/Bシヨー
ト不良発生状態図ロを用いて説明する。
本発明は500〔℃〕程度の高温温度サイクル過程
を経てもなお優れたバリア性を失うことのない窒
化チタン(TiN)層を主たるバリア層として用
いている。そしてTiN層が前述したようにシリ
コン(Si)等の半導体層、アルミニウム(Al)
層や金(Au)層等の配線材料層、及び特に二酸
化シリコン(SiO2)、りん珪酸ガラス(PSG)等
の絶縁膜に対して密着性が悪い点を改善するため
に、TiNと強固に結合し、かつ前記半導体材料
や配線材料とも良く反応して強固に密着し、更に
前記絶縁膜とも強固に密着する性質を有するチタ
ン(Ti)を使用し、Ti−TiN−Tiよりなり、し
かもTiNに対し、Tiの量が0.5〜10〔wt%〕とな
る如き三重層をバリア層とする。
即ち本発明が提供するバリア層は、TiNに対
しTiが0.5〜10〔wt%〕となる如きTi−TiN−Ti
の三重構造よりなつており、その厚さはバリア効
果を均一にするためのカバレージを考慮し1000〜
2000〔Å〕程度に形成される。なお前記三重構造
の場合、上下のTi層の厚さはそれぞれTiN層の
厚さの1/20以下程度とし、上下Ti層を合わせた
量が混合比換算でTiNに対して10〔wt%〕を上回
らないような厚さにする。
そして上記Ti−TiN−Tiよりなる三重構造の
バリア層は、TiとTiNの2種のターゲツトを用
いる方法で行なつても良いが、通常はTiと窒素
との反応性スパツタを用いる通常の連続スパツタ
技術によつて形成される。
以下本発明を実施例について説明する。
第1図は本発明をバイポーラ型半導体装置のエ
ミツタ配線に用いた例で、同図において1はコレ
クタ領域、2はベース領域、3はエミツタ領域、
4はSiO2絶縁膜、5aは第1のAl層であり、通
常PureAl、Al−4%Cu・合金、Al−0.5〜1%
Mg・合金、あるいはこれらにSiを0.5〜2%に混
ぜた合金等よりなり、1000〔Å〕程度の厚さを有
し、配線の一部をなし主としてコンタクトの役目
を果たす。5bは第2のAl層であり、第1のAl
層と同じ材質により形成され、配線の主部をな
し、8000〔Å〕程度の厚さを有し、主として電気
伝導の役目を果たす。6はバリア層で厚さ1000
〔Å〕程度のTi−TiN−Tiの三重層よりなる。7
はPSG絶縁膜を示す。
かかる構造においては相互拡散によるAl配線
中へのSiの吸い上げは上記第1のAl層5a内の
みに限定されるので、主として電気伝導にあずか
る第2のAl層5bは変質せず、従つて配線抵抗
が高まることはない。またSi内へ拡散するAlも
第1のAl層のみに限られるので、エミツターベ
ース間の接合破壊は防止される。
なおかかる電極配線の場合、上記第1のAl層
5aを省略し、バリア層6を直接エミツタ領域3
上に接触させた構造にしても充分低いコンタクト
抵抗が得られる。
第2図は多層配線構造の例で、図中1はコレク
タ領域、2はベース領域、3はエミツタ領域、4
はSiO2絶縁膜、5はAl電極配線で、純Alもしく
は前記Al合金よりなる。6はバリア層(前記実
施例と同じ)、7はPSG絶縁膜、8はAl上層配線
で純Alもしくは前記Al合金よりなる。9はPSG
表面保護膜を示す。
電極配線5が接触する例えばエミツタ領域3の
接合が深い場合には、電極配線5にバリア層が設
けられない場合もあるが、このような場合電極配
線5と上層配線8とのコンタクト部が図のように
エミツタ領域3と電極配線5のコンタクト部上に
来た場合には、Alの厚さが2倍以上になるため
に相互拡散による接合破壊(エミツターベース・
シヨート)を起こす。
そのためバリア層を設けない場合、あるいは従
来の不完全なバリア層の場合には、コンタクト部
a,bの位置をずらすという設計的な制約を受
け、そのため集積度の1下を招いていたが、本発
明が提供するバリア層6においてはバリア効果が
充分保証されるので、コンタクト部a,bの位置
をずらす必要はなく集積度の向上が図れる。
また本発明が提供するバリア層6はPSG絶縁
膜7に対しても充分に強い密着性を有するので、
図のように配線8の下部全域にバリア層6が配設
されても、配線8がPSG絶縁膜7から剥離して
ふくれを生ずるようなことはない。
第3図は異種金属よりなる配線間にバリア層を
設けた例で、具体的にはAl合金を含むAl配線層
と金(Au)パツド(ボンデイング・パツド)の
接続例である。
図中4はSiO2絶縁膜、5はAl配線層、6はTi
−TiN−Tiの三重層よりなるバリア層、バリア
層の下部はSPG絶縁膜、9はPSG表面保護膜、
10はAuパツドを示している。
この構造においてはAu層とAl層の相互拡散に
よるAl−Au金属間化合物(パープルプレーグ)
の生成が防止され、コンタクト抵抗の増加は防止
される。また前記実施例同様Auパツド10の
PSG絶縁膜に対する密着強度も充分に高く保た
れるので、パツド剥がれによるボンデイング不良
も防止される。
第4図イは本発明が提供するTi−TiN−Tiの
三重層よりなるバリア層の効果を調べるために形
成した試料の構造で、図中1にコレクタ領域、2
はベース領域、3はエミツタ領域、これらの上部
の斜線で示された層はSiO2絶縁膜、5はAl電極
配線、6はTi−TiN−Tiの三重層よりなるバリ
ア層を示している。
なおエミツタ接合の深さは3000〔Å〕、Ti−
TiN−Tiの三重層よりなるバリア層の厚さは
1000〔Å〕、Al電極配線の厚さは800〔Å〕に固定
した。そしてかかる構造において、バリア層の
TiNに対するTiの比率を種々に変えた試料を500
〔℃〕で30〔分〕加熱した際のエミツターベース間
シヨート(E/Bシヨート)の発生状態を示した
のが第4図ロである。この図からTiの比率20
〔%〕程度まではE/Bシヨートは殆んど発生せ
ず、特にTiNに対し0.5〜10〔%〕程度のTi比率に
おいてすぐれたバリア性を有することがわかる。
またバリア層の絶縁膜、半導体層、配線材料層
に対する密着性も三重層によつて急激に高まり、
Ti比率0.5〔%〕以上においては、上記熱処理によ
るバリア層の剥離に起因する電極配線のふくれは
皆無であつた。
(g) 発明の効果 以上説明したように本発明によれば、500〔℃〕
程度の高温においてもすぐれたバリア性を有し、
しかも配線材料、半導体層、絶縁膜に対して強い
密着性を有するバリア層が提供される。
従つて熱履歴を経た際に、半導体層の配線導出
部に生ずる接合破壊や配線抵抗の増大、及び異種
配線接続部に生ずる金属間化合物の生成によるコ
ンタクト抵抗の増大、コンタクト強度の減少等が
防止され、かつ配線の密着不良によるふくれ等も
防止されるので、半導体装置の品質及び信頼性が
向上する。
【図面の簡単な説明】
第1図乃至第3図は本発明の異なる実施例にお
ける模式断面図で、第4図はバリア効果説明用の
模式断面図イ及びE/Bシヨート不良発生状態図
ロである。 図において、1はコレクタ領域、2はベース領
域、3はエミツタ領域、4は二酸化シリコン絶縁
膜、5はアルミニウム配線、5aは第1のアルミ
ニウム層、5bは第2のアルミニウム層、6は
Ti−TiN−Tiの三重層よりなるバリア層、7は
りん珪酸ガラス絶縁膜、8はアルミニウム上層配
線、9はりん珪酸ガラス表面保護膜、10は金パ
ツドを示す。

Claims (1)

    【特許請求の範囲】
  1. 1 アルミニウム層とシリコン、または他のアル
    ミニウム層、または他種金属層のいづれかとの間
    にチタン−窒化チタン−チタンの三重層よりなる
    バリア層を介在し、かつ窒化チタンに対するチタ
    ンの量が0.5〜10重量%に選ばれていることを特
    徴とする半導体装置。
JP58113225A 1983-06-23 1983-06-23 半導体装置 Granted JPS605560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58113225A JPS605560A (ja) 1983-06-23 1983-06-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58113225A JPS605560A (ja) 1983-06-23 1983-06-23 半導体装置

Publications (2)

Publication Number Publication Date
JPS605560A JPS605560A (ja) 1985-01-12
JPH0557743B2 true JPH0557743B2 (ja) 1993-08-24

Family

ID=14606734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58113225A Granted JPS605560A (ja) 1983-06-23 1983-06-23 半導体装置

Country Status (1)

Country Link
JP (1) JPS605560A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JPH0715990B2 (ja) * 1985-09-11 1995-02-22 三菱電機株式会社 半導体装置
JPH07111969B2 (ja) * 1986-02-28 1995-11-29 株式会社東芝 半導体装置の製造方法
JPS6351630A (ja) * 1986-08-21 1988-03-04 Sanken Electric Co Ltd シリコン基板への電極形成法
JPS6358927A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 半導体装置の製造方法
US4824801A (en) * 1986-09-09 1989-04-25 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing aluminum bonding pad with PSG coating
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
JPH07114214B2 (ja) * 1987-08-03 1995-12-06 三菱電機株式会社 半導体装置
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
JP2765884B2 (ja) * 1988-11-15 1998-06-18 株式会社日立製作所 半導体装置
JPH02271633A (ja) * 1989-04-13 1990-11-06 Hitachi Ltd 半導体装置の配線層
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
DE69225082T2 (de) * 1991-02-12 1998-08-20 Matsushita Electronics Corp Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
JP2805663B2 (ja) * 1991-02-19 1998-09-30 ソニー株式会社 配線形成方法
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
US5156998A (en) * 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
JPH0682829B2 (ja) * 1992-11-20 1994-10-19 三菱電機株式会社 半導体装置の製造方法
JP2701730B2 (ja) * 1994-02-24 1998-01-21 日本電気株式会社 半導体装置およびその製造方法
JP6040904B2 (ja) * 2013-09-27 2016-12-07 豊田合成株式会社 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877257A (ja) * 1981-11-04 1983-05-10 Hitachi Ltd 超高信頼性電極

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877257A (ja) * 1981-11-04 1983-05-10 Hitachi Ltd 超高信頼性電極

Also Published As

Publication number Publication date
JPS605560A (ja) 1985-01-12

Similar Documents

Publication Publication Date Title
JPH0557743B2 (ja)
US5070036A (en) Process for contacting and interconnecting semiconductor devices within an integrated circuit
US5312772A (en) Method of manufacturing interconnect metallization comprising metal nitride and silicide
US5734200A (en) Polycide bonding pad structure
US6140703A (en) Semiconductor metallization structure
US4680612A (en) Integrated semiconductor circuit including a tantalum silicide diffusion barrier
US4977440A (en) Structure and process for contacting and interconnecting semiconductor devices within an integrated circuit
US4916397A (en) Semiconductor device with bonding pad
US4513905A (en) Integrated circuit metallization technique
JP2757796B2 (ja) 半導体集積回路装置
JPH0316145A (ja) 半導体装置の製造方法
JPS60193337A (ja) 半導体装置の製造方法
JP3394155B2 (ja) 金属薄膜形成方法
JP2945010B2 (ja) 半導体装置
JP2723023B2 (ja) 半導体装置およびその製造方法
JPH02271628A (ja) 半導体装置
JP2630403B2 (ja) 半導体装置とその製造方法
JPH0245958A (ja) 半導体装置及びその製造方法
JPH03250627A (ja) 半導体装置及びその製造方法
JPH0376030B2 (ja)
JP2947800B2 (ja) 半導体装置
JP2987905B2 (ja) 半導体装置
JPS6039847A (ja) 半導体装置
JPH0677161A (ja) 半導体素子の製造方法
JPH0251273A (ja) 半導体集積回路装置