JPS60193337A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60193337A JPS60193337A JP5007184A JP5007184A JPS60193337A JP S60193337 A JPS60193337 A JP S60193337A JP 5007184 A JP5007184 A JP 5007184A JP 5007184 A JP5007184 A JP 5007184A JP S60193337 A JPS60193337 A JP S60193337A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- electrode wiring
- rate
- film
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｔａ） 発明の技術分野
本発明は半導体装置の製造方法にかかり、特にアルミニ
ウム電極配線を高信頼化するための、アルミニウム膜あ
るいはアルミニウム合金膜の被着方法に関する。
ウム電極配線を高信頼化するための、アルミニウム膜あ
るいはアルミニウム合金膜の被着方法に関する。
（ｂｌ 従来技術と問題点
周知のように半導体集積回路（ＩＣ）などの半導体装置
においては、半導体基板面に半導体素子ム合金が広く用
いられている。このうち、アルミニウム合金は、シリコ
ン（Ｓｉ）の含有量が０．５〜２％程度、又は銅（Ｃｕ
）の含有量が０．５〜４％程度、あるいは両方を含有さ
せて、その合計が５％程度のもので、何れもアルミニウ
ムを主体にした合金である。
においては、半導体基板面に半導体素子ム合金が広く用
いられている。このうち、アルミニウム合金は、シリコ
ン（Ｓｉ）の含有量が０．５〜２％程度、又は銅（Ｃｕ
）の含有量が０．５〜４％程度、あるいは両方を含有さ
せて、その合計が５％程度のもので、何れもアルミニウ
ムを主体にした合金である。
このようにアルミニウム主体の材料が電極配線としてＩ
Ｃに汎用される理由は、アルミニウムが電気伝導性が良
くて、基板とのオーミックコンタクＩ・も容易に得られ
、更に二酸化シリコン（Ｓｉ０２）膜との密着性が良く
て、しかも安価に得られる利点があるからで、それに加
えて、アルミニウムはパターンニングの容易な材料でも
ある。
Ｃに汎用される理由は、アルミニウムが電気伝導性が良
くて、基板とのオーミックコンタクＩ・も容易に得られ
、更に二酸化シリコン（Ｓｉ０２）膜との密着性が良く
て、しかも安価に得られる利点があるからで、それに加
えて、アルミニウムはパターンニングの容易な材料でも
ある。
しかしながら、一方でアルミニウムは製造工程中の熱処
理あるいはＩＣとして動作中の温度上昇に゛よって、１
：１害を起こす問題が発生してい”る。その一つば、ア
ルミニウムとシリコン基板との接触界面に固相上ビタキ
シャル層を成長する問題である。それは、高温度におい
てアルミニウムとシリコン基板とが反応して、シリコン
がアルミニウム中に熔解し、次いで冷却すると接触界面
に沈着し“Ｃ１異質エピタキシャル層を成長するもので
、それに伴って大きな接触抵抗を生じ、やがてはコンタ
クｉ−障害となり、機能障害を起こす。
理あるいはＩＣとして動作中の温度上昇に゛よって、１
：１害を起こす問題が発生してい”る。その一つば、ア
ルミニウムとシリコン基板との接触界面に固相上ビタキ
シャル層を成長する問題である。それは、高温度におい
てアルミニウムとシリコン基板とが反応して、シリコン
がアルミニウム中に熔解し、次いで冷却すると接触界面
に沈着し“Ｃ１異質エピタキシャル層を成長するもので
、それに伴って大きな接触抵抗を生じ、やがてはコンタ
クｉ−障害となり、機能障害を起こす。
この問題を抑止するために、アルミニウム中にシリコン
を含有させており、その他にも接触界面に多結晶シリコ
ン層を介在させる等の処置が採られているが、固相エピ
タキシャル層の成長をなくすることば無理であり、例え
ば多結晶シリコン層の存在は、シリコン基板の侵食防止
には役立っているが、固相エピタキシャル層の成長防止
には十分ではない。
を含有させており、その他にも接触界面に多結晶シリコ
ン層を介在させる等の処置が採られているが、固相エピ
タキシャル層の成長をなくすることば無理であり、例え
ば多結晶シリコン層の存在は、シリコン基板の侵食防止
には役立っているが、固相エピタキシャル層の成長防止
には十分ではない。
次に、アルミニウム電極配線を用いる場合のもう一つの
問題は、エレクトロマイグル−ジョン（ＥｌｅｃＬｒｏ
−Ｍｉｇｒａｔｉｏｎ ）を起こす障害問題である。
問題は、エレクトロマイグル−ジョン（ＥｌｅｃＬｒｏ
−Ｍｉｇｒａｔｉｏｎ ）を起こす障害問題である。
それは、ＩＣを長時間使用すると、電子の再配列・移動
による粒界の空隙が生じ、粒界にアルミニウムがなくな
って、その部分で抵抗が増大して、やがては断線に至る
問題で、銅の含有はその対策の為であるが、銅の含有の
みで必ずしも十分な条件とはなっていない。
による粒界の空隙が生じ、粒界にアルミニウムがなくな
って、その部分で抵抗が増大して、やがては断線に至る
問題で、銅の含有はその対策の為であるが、銅の含有の
みで必ずしも十分な条件とはなっていない。
ｔｃ） 発明の目的
本発明は、このようなアルミニウムによる障害問題を軽
減させるための、アルミニウム膜あるいはアルミニウム
合金膜の被着方法を提案するものである。
減させるための、アルミニウム膜あるいはアルミニウム
合金膜の被着方法を提案するものである。
（ｄｉ 発明の構成
その目的は、シリコンを含む半導体層上に絶縁層を形成
する工程と、該絶縁層を部分的に開孔し、前記半導体層
の露出部を形成する工程と、該露出部および前記絶縁層
上の領域に第１の堆積速度でアルミニウムを含む金属を
堆積させ第１の金属層を形成する工程と、前記第１の金
属層を形成する工程後、前記領域に前記第１の堆積速度
より速い第２の堆積速度でアルミニウムを含む金属を堆
積させ第２の全１ｉＡ層を形成する工程とを具備する半
導体装置の製造方法によって達成される。
する工程と、該絶縁層を部分的に開孔し、前記半導体層
の露出部を形成する工程と、該露出部および前記絶縁層
上の領域に第１の堆積速度でアルミニウムを含む金属を
堆積させ第１の金属層を形成する工程と、前記第１の金
属層を形成する工程後、前記領域に前記第１の堆積速度
より速い第２の堆積速度でアルミニウムを含む金属を堆
積させ第２の全１ｉＡ層を形成する工程とを具備する半
導体装置の製造方法によって達成される。
（ｅ） 発明の実施例
ところで、アルミニウム膜あるいはアルミニウム合金膜
の被着には、スパッタ法又は真空蒸着法などの物理的な
被着方法、即ちＰ Ｖ Ｄ （ＰｈｙｓｉｃａｌＶａｐ
ｏｒ ’Ｄｅｐｏｓｉ Ｌ）法が用いられており、化学
反応を伴なう被着法（ＣＶＤ法）によって被着すること
は余り常用されていない。従って、以下にスパッタ法で
アルミニウム膜を被着する実施例によって説明する。
の被着には、スパッタ法又は真空蒸着法などの物理的な
被着方法、即ちＰ Ｖ Ｄ （ＰｈｙｓｉｃａｌＶａｐ
ｏｒ ’Ｄｅｐｏｓｉ Ｌ）法が用いられており、化学
反応を伴なう被着法（ＣＶＤ法）によって被着すること
は余り常用されていない。従って、以下にスパッタ法で
アルミニウム膜を被着する実施例によって説明する。
第１図は本発明にかかるアルミニウム膜の被着工程の断
面図を示している。図のように、シリコン基板１上の絶
縁１’２２に電極窓３が設けられており、その上面にス
パッタ法によって低レートで膜厚５０〜１０００人のア
ルミニウム膜４を被着して、次いで高レートで膜厚０．
５〜１μｍのアルミニウム膜５を被着する。あるいは、
アルミニウム膜４とア）レミニウム膜５との間に、Ｔｉ
、 Ｚｒ、 Ｉｆ、 Ｔａ、 Ｗ。
面図を示している。図のように、シリコン基板１上の絶
縁１’２２に電極窓３が設けられており、その上面にス
パッタ法によって低レートで膜厚５０〜１０００人のア
ルミニウム膜４を被着して、次いで高レートで膜厚０．
５〜１μｍのアルミニウム膜５を被着する。あるいは、
アルミニウム膜４とア）レミニウム膜５との間に、Ｔｉ
、 Ｚｒ、 Ｉｆ、 Ｔａ、 Ｗ。
Ｖ、ＮＬ＋の何れか１つ、又はその窒化膜、例えばＴｉ
Ｎ層を装入してもよい。
Ｎ層を装入してもよい。
低レートでの被着とは、換言すれば低いエネルギーで被
着させることである。例えば５人／Ｓｅｃの速度で被着
させると、エネルギーが小さいから、被着力の弱い微細
な粒子が被着し、粒子相互の親和力も小さく、多数の微
細粒子が集合した粒界の多いアルミニウム膜が形成され
る。一方、高レートでの被着はその反対であり、例えば
被着速度は１００人／Ｓｅｃ程度にすれば、被着エネル
ギーが太き（、大きな粒子のアルミニウム膜が被着形成
される。
着させることである。例えば５人／Ｓｅｃの速度で被着
させると、エネルギーが小さいから、被着力の弱い微細
な粒子が被着し、粒子相互の親和力も小さく、多数の微
細粒子が集合した粒界の多いアルミニウム膜が形成され
る。一方、高レートでの被着はその反対であり、例えば
被着速度は１００人／Ｓｅｃ程度にすれば、被着エネル
ギーが太き（、大きな粒子のアルミニウム膜が被着形成
される。
このようなレート、即らエネルギーを変えて被着させる
ための条件としては、低レート（低エネルギー）の場合
には、スパッタ電力を小さくし、スパッタ処理容器内で
の被着ウェハーとアルミニウム合金膜ソ１−との距離を
遠くすることによって得られる。高レート（高エネルギ
ー）で被着させる場合は、その逆になる。
ための条件としては、低レート（低エネルギー）の場合
には、スパッタ電力を小さくし、スパッタ処理容器内で
の被着ウェハーとアルミニウム合金膜ソ１−との距離を
遠くすることによって得られる。高レート（高エネルギ
ー）で被着させる場合は、その逆になる。
このようにして被着したアルミニウム膜４．５を公知の
塩素系ガスを用いたドライエツチング法でパターンニン
グして、第２図のような電極配線に形成する。そうする
と、工程中の熱処理あるいは動作中の温度上昇に耐性が
できて、障害を起こし難いアルミニウム電極配線が形成
される。即ち、下層のアルミニウム膜４は粒界が多くて
、シリコン基板との反応が遅くなるから、固相エピタキ
シャル層の発生が抑制され、ＳｉとＡＩとの接触抵抗の
増大が抑制される。また、上層のアルミニウム膜５は粒
子が大きく粒界が少ないから、エレクトロマイグレーシ
ョンを起こし難くなり、断線が抑制される。従って、接
触抵抗の変化（増大）が少ない長寿命の信頼性の高いア
ルミニウム電極配線を形成することができる。
塩素系ガスを用いたドライエツチング法でパターンニン
グして、第２図のような電極配線に形成する。そうする
と、工程中の熱処理あるいは動作中の温度上昇に耐性が
できて、障害を起こし難いアルミニウム電極配線が形成
される。即ち、下層のアルミニウム膜４は粒界が多くて
、シリコン基板との反応が遅くなるから、固相エピタキ
シャル層の発生が抑制され、ＳｉとＡＩとの接触抵抗の
増大が抑制される。また、上層のアルミニウム膜５は粒
子が大きく粒界が少ないから、エレクトロマイグレーシ
ョンを起こし難くなり、断線が抑制される。従って、接
触抵抗の変化（増大）が少ない長寿命の信頼性の高いア
ルミニウム電極配線を形成することができる。
上記はスパッタ法で被着したアルミニウム膜の例である
が、アルミニウム合金膜にも同様の効果がある。更に、
蒸着法も上記のスパッタ法と同様の趣旨によって′１）
Ｊｌ、着エネルギーを変えると、同様の効果が得られ、
またＣＶＤ法にも適用できる。
が、アルミニウム合金膜にも同様の効果がある。更に、
蒸着法も上記のスパッタ法と同様の趣旨によって′１）
Ｊｌ、着エネルギーを変えると、同様の効果が得られ、
またＣＶＤ法にも適用できる。
被着条件にはそれぞれ相違があり、例えばスパッタ法と
蒸着法とは処理容器内のガス量（真空度）が異なるから
、これらを加味した条件を定めなければならない。
蒸着法とは処理容器内のガス量（真空度）が異なるから
、これらを加味した条件を定めなければならない。
（ｆ） 発明の効果
以上の説明から明らかなように、本発明によればＩＣの
アルミニウム電極配線に伴う障害が軽減され、その信頼
性向上に著しく貨献するものである。
アルミニウム電極配線に伴う障害が軽減され、その信頼
性向上に著しく貨献するものである。
第１図および第２図は本発明にかかるアルミニウム電極
配線の工程断面図である。 図中、１はシリコン基板、２は絶縁膜、３は電極窓、４
は低エネルギーで被着したアルミニウム膜、５は高エネ
ルギーで被着したアルミニウム膜を示している。
配線の工程断面図である。 図中、１はシリコン基板、２は絶縁膜、３は電極窓、４
は低エネルギーで被着したアルミニウム膜、５は高エネ
ルギーで被着したアルミニウム膜を示している。
Claims (1)
- シリコンを含む半導体層上に絶縁層を形成する工程と、
該絶縁層を部分的に開孔し、前記半導体１ｉの露出部を
形成する工程と、該露出部および前記絶縁層上の領域に
第１の堆積速度でアルミニウムを含む金属を堆積させ第
１の金属層を形成する工程と、前記第１の金属層を形成
する工程後、前記領域に前記第１の堆積速度より速い第
２の堆積速度でアルミニウムを含む金属を堆積させ第２
の金属層を形成する工程とを具備することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007184A JPS60193337A (ja) | 1984-03-14 | 1984-03-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007184A JPS60193337A (ja) | 1984-03-14 | 1984-03-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60193337A true JPS60193337A (ja) | 1985-10-01 |
Family
ID=12848766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5007184A Pending JPS60193337A (ja) | 1984-03-14 | 1984-03-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60193337A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6249622A (ja) * | 1985-08-29 | 1987-03-04 | Fuji Photo Film Co Ltd | 半導体製造方法 |
| JPS6255927A (ja) * | 1985-09-05 | 1987-03-11 | Matsushita Electronics Corp | 半導体装置の電極配線形成方法 |
| JPS62136018A (ja) * | 1985-12-09 | 1987-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02116751U (ja) * | 1989-03-06 | 1990-09-19 | ||
| JPH03183770A (ja) * | 1989-09-26 | 1991-08-09 | Canon Inc | 堆積膜形成法 |
| JPH03183771A (ja) * | 1989-09-26 | 1991-08-09 | Canon Inc | 堆積膜形成法 |
-
1984
- 1984-03-14 JP JP5007184A patent/JPS60193337A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6249622A (ja) * | 1985-08-29 | 1987-03-04 | Fuji Photo Film Co Ltd | 半導体製造方法 |
| JPH0588538B2 (ja) * | 1985-08-29 | 1993-12-22 | Fuji Photo Film Co Ltd | |
| JPS6255927A (ja) * | 1985-09-05 | 1987-03-11 | Matsushita Electronics Corp | 半導体装置の電極配線形成方法 |
| JPS62136018A (ja) * | 1985-12-09 | 1987-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02116751U (ja) * | 1989-03-06 | 1990-09-19 | ||
| JPH03183770A (ja) * | 1989-09-26 | 1991-08-09 | Canon Inc | 堆積膜形成法 |
| JPH03183771A (ja) * | 1989-09-26 | 1991-08-09 | Canon Inc | 堆積膜形成法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680612A (en) | Integrated semiconductor circuit including a tantalum silicide diffusion barrier | |
| Schnable et al. | Aluminum metallization—Advantages and limitations for integrated circuit applications | |
| KR100329052B1 (ko) | 2단계 퇴적프로세스를 이용하는 ｃｖｄ에 의한 향상된 동의 접착성 | |
| US4022931A (en) | Process for making semiconductor device | |
| KR20010086329A (ko) | 반도체 장치 및 그 제조방법 | |
| JPS60193337A (ja) | 半導体装置の製造方法 | |
| JPH0611076B2 (ja) | 半導体装置の製造方法 | |
| EP0019883B1 (en) | Semiconductor device comprising a bonding pad | |
| JPS6364057B2 (ja) | ||
| JPS62136018A (ja) | 半導体装置の製造方法 | |
| JP3671607B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0448854B2 (ja) | ||
| JPS5833833A (ja) | 半導体装置の電極形成法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60186038A (ja) | 半導体装置 | |
| JP3237917B2 (ja) | 半導体素子の製造方法 | |
| JP2742686B2 (ja) | 半導体装置 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JPH05175346A (ja) | 配線およびその形成方法 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0435035A (ja) | 半導体装置 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JPS5918632A (ja) | 半導体装置の電極形成方法 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS6390839A (ja) | 半導体装置の製造方法 |