KR100329052B1 - 2단계 퇴적프로세스를 이용하는 ｃｖｄ에 의한 향상된 동의 접착성 - Google Patents
2단계 퇴적프로세스를 이용하는 ｃｖｄ에 의한 향상된 동의 접착성 Download PDFInfo
- Publication number
- KR100329052B1 KR100329052B1 KR1019990029576A KR19990029576A KR100329052B1 KR 100329052 B1 KR100329052 B1 KR 100329052B1 KR 1019990029576 A KR1019990029576 A KR 1019990029576A KR 19990029576 A KR19990029576 A KR 19990029576A KR 100329052 B1 KR100329052 B1 KR 100329052B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- cvd
- layer
- metallizing
- substrate
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 71
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 71
- 239000010949 copper Substances 0.000 title claims abstract description 71
- 238000005137 deposition process Methods 0.000 title description 6
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 238000010276 construction Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 22
- 238000001465 metallisation Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 239000012691 Cu precursor Substances 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- 238000012935 Averaging Methods 0.000 claims 4
- 239000012705 liquid precursor Substances 0.000 claims 3
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 9
- 230000008021 deposition Effects 0.000 description 7
- 239000002243 precursor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002318 adhesion promoter Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- GCSJLQSCSDMKTP-UHFFFAOYSA-N ethenyl(trimethyl)silane Chemical compound C[Si](C)(C)C=C GCSJLQSCSDMKTP-UHFFFAOYSA-N 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 235000011194 food seasoning agent Nutrition 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000037230 mobility Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
기판에 대한 동의 접착성을 향상시키는 방법은: 단결정 실리콘기판을 준비하는 단계; 기판의 활성영역상에 집적회로 구성요소를 형성하는 단계; 저속도 CVD에 의해 제 1 동층을 메탈리징하고 고속도 CVD에 의해 제 2 동층을 메탈리징하여, 집적회로 구성요소를 메탈리징하는 단계; 및 구조체의 구성을 완료하는 단계를 포함한다.
Description
본 발명은 집적회로의 형성에 관한 것으로, 구체적으로는 동의 화학증착(CVD)에 의해 메탈리제이션 (metallization) 프로세스가 실행되며, 이 동이 향상된 접착특성을 갖는 집적회로의 형성에 관한 것이다.
집적회로를 형성하는 경우에 금속물질이 집적회로의 활성영역과 접촉하도록 배치할 필요가 있는데, 이에 의해 집적회로소자가 다른 소자와 접속되거나, 또는 집적회로가 전기-기계 시스템의 다른 구성요소와 접속된다. 일반적으로 도전성이 높은 금속재료를 사용하는 것이 바람직하다. 이를 고려하면, 동을 사용하는 것이 바람직하다.
집적회로의 메탈리제이션 프로세스에 동을 사용하는데 몇 가지 문제점이 있지만, 집적회로 구성에 메탈리제이션 물질로서 현재 가장 일반적으로 사용되는 알루미늄 및 그 합금을 대체하기 위한 고성능 금속막으로서 CVD에 의한 동을 사용하는 것이 바람직하다. 메탈리제이션에 동을 사용함으로써 나타나는 현저한 문제점들 중 하나로는 CVD에 의해 퇴적될 때 동이 보여주는 열악한 접착성을 들 수 있다. 어떤 경우에는, CVD에 의한 동의 퇴적 이전에, 스퍼터된 동막(copper film)이 시드층으로서 밑에 놓일 수도 있다. 이러한 내용이 엔. 아와야(N. Awaya) 등의 '동 메탈리제이션 프로세스의 평가 및 상호접속된 쿼터-미크론 CMOS 동의 전기적 특성, IEEE Trans. 전자 Dev. 43(1996) 1206면'에 기재되어 있다. 이에 의해 하부 실리콘 베이스의 구조체에 대한 동의 접착성이 촉진되는 것으로 보인다. 이는 스퍼터된 동이 실질적으로 순수한 동이며 높은 운동에너지로 퇴적되어, 하부 구조체와 보다 강한 결합을 형성함으로써 우수한 접착특성을 나타내는 분자적으로 균일한 금속층을 형성하기 때문인 것으로 생각된다. 그러나, 스퍼터링 프로세스는 시간 및 장비의 면에서 고비용이 요구되며, 또한 트렌치 및 홀에서의 금속 커버리지를 저하시킨다.
보다 균일한 금속층을 퇴적하기 위해, 메탈리제이션 공정 이전에 기판상에 어떤 종류의 접착 프로모터를 제공한 상태로 금속유기물 CVD가 이용되기도 하었다. 여러 가지 이유로 인해, 이러한 제조방법은 잘 사용되지 않는데, 주된 문제점중 하나로는 동이 하부의 기판으로부터 분리된다는 것을 들 수 있다.
기판에 동 접착을 강화하는 방법은 단결정 실리콘기판을 준비하고; 기판의 활성영역상에 집적회로 구성요소를 형성하고; 저속도 CVD에 의해 제 1 동층을 메탈리징하고 고속도 CVD에 의해 제 2 동층을 메탈리징하여 집적회로 구성요소를 메탈리징하며, 구조체의 구성을 완료하는 단계를 포함한다.
본 발명의 목적은 2단계 퇴적프로세스에 의해 하부기판에 대한 CVD 동의 향상된 접착성을 제공하는 것이다.
본 발명의 다른 목적은 높은 스루풋 및 높은 퇴적율을 달성하는 것이다.
본 발명의 이와 다른 목적 및 장점은 이하의 설명으로써 더 명확하게 될 것이다.
도 1은 저속도 CVD가 실행되기 이전의, 본 발명에 따라 구성된 소자의 전면부를 나타내는 도면;
도 2는 저속도 CVD 이후의 본 발명의 소자를 나타내는 도면; 및
도 3은 고속도 CVD 이후의 본 발명의 소자를 나타내는 도면이다.
상술한 바와 같이, 본 발명의 목적은 현재 집적회로의 메탈리제이션에 사용되는 알루미늄 및 그의 합금을 대체하기 위한 동 메탈리제이션을 제공하는 것이다. 화학증착(CVD)기술에 의해 퇴적된 동의 열악한 접착성이 본 발명의 방법에 의해 극복된다.
본 발명의 방법은 2단계 퇴적프로세스를 사용한다. 제 1 단계는 저속도 퇴적 프로세스로서 주퇴적 프로세스 이전에 실행된다. 이러한 2단계 퇴적기술을 통해, 배리어 금속층에 대한 동의 접착성이 현저히 향상되며, 스퍼터된 동과 같은 임의의 다른 접착촉진층을 필요로 하지 않는다. 배리어 금속층은 하부 실리콘을 오염시킬 수 있는 동원자를 억제 또는 차단하기 위하여 요구된다.
스루풋 시간 및 웨이퍼비용의 절약을 감안하면 고퇴적속도가 바람직하지만, 고퇴적속도는 배리어금속 또는 하부 실리콘 베이스 층에 대한 접착성을 저하시키는 경향이 있다. 이 저하의 원인 중 하나는 CVD 공정 중에 반응할 수 있는 액체 동 전구체에 유기용매가 존재하기 때문이라고 생각된다. 이 반응은 양호한 접착성에 필요한 화학결합을 방해하는 경향이 있다. 고속도 퇴적단계 이전에 저속도 퇴적단계를 실행함으로써, 전구체 증기내의 유기용매가 배리어금속과의 계면에서 막내에 포획되어 배리어금속에 대한 동의 결합 및 접착을 방해하는 일 없이 프로세스 진공체임버로부터 외부로 운반되는데 충분한 시간이 허용되기 때문인 것으로 생각된다.접착성이 증가되는 것이외에, 최초의 저속도 단계에 의해 집적회로의 금속의 수직층들 사이의 전기적 접속을 향상시키는 것이 가능하다. 이는 다른 메탈리제이션 기술과 비교하여, 주울(joule)열의 감소 및 전자이동수명(electron migration lifetime)이 증가되기 때문에, 향상된 소자수량, 및 향상된 신뢰성을 제공한다.
도 1을 참조하면, 본 발명에 따른 집적회로의 구성은 단결정 실리콘기판(12) 또는 웨이퍼상에 소자영역(1O)을 형성하는 것으로 시작된다. 산화물영역(14,16)은 기판(12)상에 모두 배치된 동선(18; copper line)을 둘러싼다. 추가의 산화물영역(20,22)은 배리어금속(24)으로 덮혀지고, 비어홀(25)을 둘러싼다.
본 발명의 방법에서 제 1 단계는 동의 저속도 퇴적을 하는 것이다. 이것은 배리어금속 상부에서 실행된다. 동의 퇴적은 O.O1cm3min-1내지 O.1cm3min-1의 유량을 가지며 전형적인 유량이 5cm3min-1인, 슈마허의 쿠프라 셀렉트TM(동 헥사플루오로아세토네이트 트리메틸비닐 실란)와 같은 전구체를 갖는 진공체임버에서 시작된다. (본 명세서에 주어진 유량은 액상의 물질에 대한 것임을 당업자들은 에게 이해할 수 있을 것임) 이 제 1 단계는 10초 내지 120초 사이의 시간동안 계속되지만, 통상 약 30초 동안 실행된다. 이 단계는 웨이퍼를 프로세스 진공체임버에 도입한 후 최초의 압력안정화처리중에 실행되어도 좋다. 이 단계 다음에 동의 최초의 층 또는 시드층은 1nm와 1OOnm 사이의 두께로 된다.
다른 기술로는, 이전의 웨이퍼처리 사이클이 완료된 직후에, 이전 퇴적에 의한 전구체의 잔류물이 처리체임버로부터 외부로 배출되기 전에 웨이퍼를 도입하여, 추가의 동 전구체를 체임버로 도입하지 않고, 웨이퍼를 잔류물 전구체에 수 분간, 구체적으로는, 30초 내지 3분 동안 노출시킨다.
다음 단계는 O.5 cm3min-1으로부터 5 cm3min-1까지의 전구체 유량을 가지며, 전형적으로는 1.5 cm3min-l의 전구체유량을 갖는, 동을 고속도 퇴적하는 것이다. 이 단계는 200nm로부터 1500nm 내에서 원하는 두께로 동이 퇴적될 때까지 계속된다.
일반적인 동 퇴적 프로세스 체임버는 동의 접착특성을 향상시키는 '시즈닝(seasoning)'효과를 갖는다. 즉, (2시간 이상의) 긴 휴지시간 후에 처리된 웨이퍼중 최초의 몇 개는 부족한 접착성을 갖는다. 이후의 웨이퍼는 향상된 접착성을 갖지만, 때때로 한계적인 접착이 발생한다. 본 발명의 2단계 퇴적방법을 사용함으로써, 체임버 휴지시간이 접착성에 불리한 영향을 주지 않고, 모든 웨이퍼에 대해 양호한 접착성이 보증된다.
본 발명의 방법을 실시하는 바람직한 실시예를 개시하였지만, 첨부된 특허청구의 범위에 정의된 본 발명의 범위를 벗어나지 않고, 다른 변경 및 개조가 이루어질수 있음을 이해할 수 있을 것이다.
Claims (16)
- 단결정실리콘기판을 준비하는 단계;기판의 활성영역상에 집적회로 구성요소를 형성하는 단계;CVD 프로세스 챔버 내로 기판을 도입하는 단계; 및상기 집적회로 구성요소를 CVD 동으로 메탈리징하는 단계를 구비하고,상기 메탈리징 단계는 상기 집적회로 구성요소 상에 소정의 두께를 가진 제1 동층을 형성하기 위하여 0.01cm3min-1내지 0.1cm3min-1사이의 액체 전구체유량을 가진 액체 동 전구체를 이용하여 CVD에 의해 챔버 내에서 동을 증착하는 단계와, 상기 제1 동층이 형성된 후에 상기 집적회로 구성요소 상에 소정의 두께를 가진 제2 동층을 형성하기 위하여 0.5cm3min-1내지 5.0cm3min-1사이의 액체 전구체유량을 가진 액체 동 전구체를 이용하여 CVD에 의해 챔버 내에서 동을 증착하는 단계를 포함하여, CVD 동이 상기 집적회로 구성요소에 접착되도록 하는 것을 특징으로 하는 기판에 대한 동의 접착성을 향상시키는 방법.
- 제 1 항에 있어서, 상기 제 1 동층을 메탈리징하는 단계는 약 0.01cm3min-1내지 0.1cm3min-1사이의 액체 전구체유량을 이용하여 약 30초 동안 CVD에 의해 동을 퇴적하는 단계를 포함하는 방법.
- 제 1 항에 있어서, 상기 제 2 동층을 메탈리징하는 단계는 소망하는 두께를 얻도록 약 0.5cm3min-1내지 5.0cm3min-1사이의 유량으로 CVD에 의해 동을 퇴적하는 단계를 포함하는 방법.
- 제 1 항에 있어서, 상기 제 1 동층을 메탈리징하는 단계는 약 0.05cm3min-1의유량으로 약 30초 동안 CVD에 의해 동을 퇴적하는 단계를 포함하는 방법.
- 제 1 항에 있어서, 상기 제 2 동층을 메탈리징하는 단계는 소망하는 두께를 얻도록 약 l.5cm3min-1의 유량으로 CVD에 의해 동을 퇴적하는 단계를 포함하는 방법.
- 제 1 항에 있어서, 상기 제 1 동층을 메탈리징하는 단계는 제 1 층이 약 1nm 내지 100nm 사이의 두께를 가질 때까지 저속도로 CVD에 의해 동을 퇴적하는 단계를 포함하는 방법.
- 제 1 항에 있어서, 상기 제 2 동층을 메탈리징하는 단계는 제 2 층이 약 200nm 내지 1500nm 사이의 두께를 가질 때까지 고속도로 CVD에 의해 동을 퇴적하는 단계를 포함하는 방법.
- 제 1 항에 있어서, 상기 메탈리징 이전의 구조체상에 배리어 금속층을 형성하는 단계를 포함하는 방법.
- 단결정 실리콘기판을 준비하는 단계;기판의 활성영역상에 집적회로 구성요소를 형성하는 단계;약 30초 동안 약 0.01cm3min-1내지 0.1cm3min-1사이의 유량으로 CVD에 의해 동을 퇴적하는 저속도 CVD에 의해 제 1 동 시드층을 메탈리징하고, 소망하는 두께를 얻도록 약 0.5cm3min-l내지 5.0cm3min-1사이의 유량으로 CVD에 의해 시드층상에 동을 퇴적하는 고속도 CVD에 의해 제 2 동층을 메탈리징하여, 집적회로 구성요소를 메탈리징하는 단계; 및기판의 구조체의 구성을 완료하는 단계를 포함하는 기판에 대한 동의 접착성을 향상시키는 방법.
- 제 9 항에 있어서, 상기 제 1 동층을 메탈리징하는 단계는 제 1 층이 약 1nm 내지 100nm 사이의 두께를 가질 때까지 저속도로 CVD에 의해 동을 퇴적하는 단계를 포함하는 방법.
- 제 9 항에 있어서, 상기 제 2 동층을 메탈리징하는 단계는 제 2 층이 약 200nm 내지 1500nm 사이의 두께를 가질 때까지 고속도로 CVD에 의해 동을 퇴적하는 단계를 포함하는 방법.
- 제 9 항에 있어서, 상기 메탈리징 이전의 구조체상에 배리어 금속층을 형성하는 단계를 포함하는 방법.
- 단결정 실리콘기판을 준비하는 단계;기판상에 배리어 금속층을 형성하는 단계;기판의 활성영역상에 집적회로 구성요소를 형성하는 단계;약 30초 동안 약 0.05cm3min-1의 유량으로 저속도 CVD에 의해 제 1 동층을 메탈리징하고, 약 200nm와 1500nm 사이의 두께를 얻도록 약 1.5cm3min-1의 유량으로 고속도 CVD에 의해 제 2 동층을 메탈리징하여, 집적회로 구성요소를 메탈리징하는 단계; 및구조체의 구성을 완료하는 단계를 포함하는 기판에 대한 동의 접착성을 향상시키는 방법.
- 제 13 항에 있어서, 상기 제 1 동층을 메탈리징하는 단계는 약 30초 동안 약 0.01cm3min-1내지 0.1cm3min-1사이의 유량으로 CVD에 의해 동을 퇴적하는 단계를 포함하는 방법.
- 제 13 항에 있어서, 상기 제 2 동층을 메탈리징하는 단계는 소망하는 두께를 얻도록 약 0.5cm3min-1내지 5.0cm3min-1사이의 유량으로 CVD에 의해 동을 퇴적하는 단계를 포함하는 방법.
- 제 13 항에 있어서, 상기 제 1 동층을 메탈리징하는 단계는 제 1 층이 약 1nm에서 100nm 사이의 두께를 가질 때까지 저속도로 CVD에 의해 동을 퇴적하는 단계를 포함하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9/122,346 | 1998-07-24 | ||
| US09/122,346 | 1998-07-24 | ||
| US09/122,346 US5948467A (en) | 1998-07-24 | 1998-07-24 | Enhanced CVD copper adhesion by two-step deposition process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000011878A KR20000011878A (ko) | 2000-02-25 |
| KR100329052B1 true KR100329052B1 (ko) | 2002-03-18 |
Family
ID=22402168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990029576A KR100329052B1 (ko) | 1998-07-24 | 1999-07-21 | 2단계 퇴적프로세스를 이용하는 ｃｖｄ에 의한 향상된 동의 접착성 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5948467A (ko) |
| EP (1) | EP0975014A1 (ko) |
| JP (1) | JP3781164B2 (ko) |
| KR (1) | KR100329052B1 (ko) |
| TW (1) | TW490505B (ko) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6461675B2 (en) * | 1998-07-10 | 2002-10-08 | Cvc Products, Inc. | Method for forming a copper film on a substrate |
| US6284656B1 (en) | 1998-08-04 | 2001-09-04 | Micron Technology, Inc. | Copper metallurgy in integrated circuits |
| US6190732B1 (en) | 1998-09-03 | 2001-02-20 | Cvc Products, Inc. | Method and system for dispensing process gas for fabricating a device on a substrate |
| US6294836B1 (en) | 1998-12-22 | 2001-09-25 | Cvc Products Inc. | Semiconductor chip interconnect barrier material and fabrication method |
| US6245655B1 (en) | 1999-04-01 | 2001-06-12 | Cvc Products, Inc. | Method for planarized deposition of a material |
| JP2001077051A (ja) * | 1999-09-07 | 2001-03-23 | Tokyo Electron Ltd | 銅層の形成方法、半導体装置の製造方法、および半導体装置の製造装置 |
| US7211512B1 (en) | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
| US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US6376370B1 (en) | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
| US6627995B2 (en) | 2000-03-03 | 2003-09-30 | Cvc Products, Inc. | Microelectronic interconnect material with adhesion promotion layer and fabrication method |
| US6444263B1 (en) | 2000-09-15 | 2002-09-03 | Cvc Products, Inc. | Method of chemical-vapor deposition of a material |
| US6509266B1 (en) | 2001-04-02 | 2003-01-21 | Air Products And Chemicals, Inc. | Halogen addition for improved adhesion of CVD copper to barrier |
| US20030008243A1 (en) * | 2001-07-09 | 2003-01-09 | Micron Technology, Inc. | Copper electroless deposition technology for ULSI metalization |
| US7220665B2 (en) | 2003-08-05 | 2007-05-22 | Micron Technology, Inc. | H2 plasma treatment |
| US7189650B2 (en) * | 2004-11-12 | 2007-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for copper film quality enhancement with two-step deposition |
| JP4589835B2 (ja) * | 2005-07-13 | 2010-12-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
| US20080296768A1 (en) * | 2006-12-14 | 2008-12-04 | Chebiam Ramanan V | Copper nucleation in interconnects having ruthenium layers |
| US10607832B2 (en) | 2018-01-15 | 2020-03-31 | Samsung Electronics Co., Ltd. | Method and apparatus for forming a thin layer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3417751B2 (ja) * | 1995-02-13 | 2003-06-16 | 株式会社東芝 | 半導体装置の製造方法 |
| KR960042974A (ko) * | 1995-05-23 | 1996-12-21 | ||
| KR0179797B1 (ko) * | 1995-12-29 | 1999-04-15 | 문정환 | 바이어스 전압이 인가된 Cu 박막 형성방법 |
-
1998
- 1998-07-24 US US09/122,346 patent/US5948467A/en not_active Expired - Lifetime
-
1999
- 1999-05-24 JP JP14406699A patent/JP3781164B2/ja not_active Expired - Fee Related
- 1999-06-01 TW TW088109073A patent/TW490505B/zh not_active IP Right Cessation
- 1999-07-15 EP EP99305601A patent/EP0975014A1/en not_active Withdrawn
- 1999-07-21 KR KR1019990029576A patent/KR100329052B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0975014A1 (en) | 2000-01-26 |
| US5948467A (en) | 1999-09-07 |
| JP2000045070A (ja) | 2000-02-15 |
| TW490505B (en) | 2002-06-11 |
| JP3781164B2 (ja) | 2006-05-31 |
| KR20000011878A (ko) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100329052B1 (ko) | 2단계 퇴적프로세스를 이용하는 ｃｖｄ에 의한 향상된 동의 접착성 | |
| US6958296B2 (en) | CVD TiSiN barrier for copper integration | |
| US20020068458A1 (en) | Method for integrated in-situ cleaning and susequent atomic layer deposition within a single processing chamber | |
| US5780356A (en) | Method for forming metal wire of semiconductor device | |
| US5281854A (en) | Integrated circuit aluminum contact structure to silicon device regions | |
| US8058164B2 (en) | Methods of fabricating electronic devices using direct copper plating | |
| EP1094508A3 (en) | Void-free low K dielectric composite layer between metal lines in integrated circuit structure | |
| US6359160B1 (en) | MOCVD molybdenum nitride diffusion barrier for CU metallization | |
| JPH09106962A (ja) | 上メタル層の自己押出しによるコンタクト開口又はバイアの充填 | |
| JPH10172973A (ja) | 銅の堆積方法および接着性導電体界面 | |
| US20010008793A1 (en) | Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit | |
| KR100559030B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| JP2001144094A (ja) | 半導体素子の金属配線形成方法 | |
| JP2002353306A (ja) | 金属障壁体の中にまたは銅／金属障壁体の界面にシリコンが取り込まれた銅相互接続体に対する金属障壁体 | |
| US6333261B1 (en) | Method for preventing aluminum intrusions | |
| KR100710201B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2003142424A (ja) | 半導体ウェーハの相互接続構造に対するバリア層及びバリア層を堆積するための方法。 | |
| JPS60193337A (ja) | 半導体装置の製造方法 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP3702018B2 (ja) | 第１の基板を第２の基板上へ固定する方法及び三次元回路装置の製造方法 | |
| KR100215540B1 (ko) | 반도체 금속박막의 배선방법 | |
| JPH03250628A (ja) | 半導体装置 | |
| KR100223748B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH1079358A (ja) | スパッタ法 | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120223 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |