JP3671607B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3671607B2
JP3671607B2 JP16764597A JP16764597A JP3671607B2 JP 3671607 B2 JP3671607 B2 JP 3671607B2 JP 16764597 A JP16764597 A JP 16764597A JP 16764597 A JP16764597 A JP 16764597A JP 3671607 B2 JP3671607 B2 JP 3671607B2
Authority
JP
Japan
Prior art keywords
film
tin
semiconductor device
titanium nitride
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16764597A
Other languages
English (en)
Other versions
JPH1116910A (ja
Inventor
嘉嗣 中牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16764597A priority Critical patent/JP3671607B2/ja
Publication of JPH1116910A publication Critical patent/JPH1116910A/ja
Application granted granted Critical
Publication of JP3671607B2 publication Critical patent/JP3671607B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置に関するものであり、特にアルミニウム系配線膜上にチタニウムナイトライド系反射防止膜を設けた半導体装置、およびその製造方法に関する。
【0002】
【従来の技術】
従来から、図5に示すようなアルミニウム(Al)系配線膜のようなメタル配線膜を有する多層配線の半導体装置が知られている。図5において、1は半導体基板、2はフィールド絶縁膜、3はゲート絶縁膜、4はゲート電極、5は層間絶縁膜、6はコンタクトホール、7はコンタクトホール6を埋めるタングステンやアルミ等の金属、8は第1層目のAl系配線膜、9は第2層目の層間絶縁膜、10はスルーホール、11は該スルーホール10を埋めるタングステンやAl等の金属、12は第2層目のAl系配線膜、13は第3層目の層間絶縁膜、14はスルーホール、15は該スルーホール14を埋めるタングステンやアルミ等の金属、16は第3層目のAl系配線膜、17はパッシベーション膜をそれぞれ表す。
【0003】
また、図6は、上記Al配線膜の具体的な断面構造の一例である。同図において、18はTi膜、19はバリアメタルであるTiN膜、8はAl系配線膜、20はTi膜、21は反射防止膜である。この反射防止膜は、Al系膜の加工のための露光の際における露光光源の反射防止のために形成するものである。
【0004】
従来、反射防止膜21は、Al系配線膜上に、Tiをターゲットとするスパッタリング法により、例えば図7に示すようなシーケンスに従い、アルゴンガスと窒素ガスの混合ガス雰囲気の下で成膜していた。
【0005】
【発明が解決しようとする課題】
しかしながら、上記の如く従来の半導体装置においては、図5および図6に示すスルーホール10(または14)をドライエッチングにて開口する際に、層間絶縁膜9(または13)と反射防止膜であるTiNとの選択比が約10程度しかないために、図8に示すように、スルーホール開口時にドライエッチングを行うと、ホールが層間絶縁膜のみならずTiN膜やメタル配線膜にまで生じてしまうオーバーエッチングや、積層構造とした場合のストレスマイグレーション等による信頼性の低下が問題となっていた。
【0006】
また、反射防止膜であるTiN膜21をスルーホール10(または14)の開口の際に確実に残す為には、TiN膜21の膜厚のばらつきはもとより、層間絶縁膜9(または13)の膜厚のばらつき、ドライエッチングの加工のばらつき等を全て考慮しなければならない。従って、反射防止膜であるTiN膜は少なくとも50nm(望ましくは100nm)程度の膜厚が必要とされ、メタル配線の加工の負荷が増大し、メタル配線の主材料であるAlの膜厚を必要以上に薄くする必要があった。
【0007】
本発明は、かかる問題点を解決して、反射防止膜であるTiN膜が薄い場合においても、スルーホールの開口時にTiN膜を除去せずに確実に残すことができ、接続孔の信頼性が高い半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明者らは、Tiをターゲットとするスパッタリング法によりチタニウムナイトライド系反射防止膜を成膜する際において、先ず、アルゴンと窒素の混合ガスにより所望の膜厚でTiN膜を成膜した後、次いで、スパッタリング装置を駆動したままの状態で、窒素ガスを遮断してアルゴンガスのみを流し続けることにより、該TiN膜の表層に、膜組成がTiNからTiNx (xは0<x<1の数を表す。)を経てTiへと連続的に変化した推移膜を成膜することができること、および、該推移膜の膜厚がTi膜厚に換算して10nm以下の極めて薄く、かつ、スルーホール開口時のドライエッチングに対する層間絶縁膜と反射防止膜との選択比が30〜40のチタニウムナイトライド(TiN)系反射防止膜が得られることを見い出し、本発明を完成した。
【0009】
すなわち、本発明は、メタル配線膜上に、TiNからTiNx (xは0<x<1の数を表す。)を経てTiへと連続的に変化するように組成が異なる複数種の膜からなるチタニウムナイトライド(TiN)系反射防止膜を有することを特徴とする半導体装置である。
【0010】
また、本発明は、アルゴンと窒素の混合ガスを導入し、スパッタリング装置のパワーを印加することによりTiN膜が形成され、該装置を駆動させたままで窒素ガスの供給のみを遮断することにより、TiN膜の表層に、TiN−TiNx −Ti(xは0〜1の数を表す。)という組成が連続的に変化する多層膜を形成することを特徴とする半導体装置の製造方法である。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態について具体的に説明する。
【0012】
本発明の半導体装置は、メタル配線膜上に、TiNからTiNx (xは0<x<1の数を表す。)を経てTiへと連続的に変化するように組成の異なる複数種の膜からなるチタニウムナイトライド(TiN)系反射防止膜を有することを特徴とする。
【0013】
(1)本発明の半導体装置
本発明の半導体装置を図1に示す例により説明する。
【0014】
図1は、8、12および16にメタル配線膜を有する積層構造の半導体装置の例である。図1中、1は半導体基板、2はフィールド絶縁膜、3はゲート絶縁膜、4はゲート電極、5は層間絶縁膜、6はコンタクトホール、7はコンタクトホール6を埋めるタングステンやアルミ等の金属、8は第1層目のメタル配線膜、9は第2層目の層間絶縁膜、10はスルーホール、11は該スルーホール10を埋めるタングステンやアルミ等の金属、12は第2層目のメタル配線膜、13は第3層目の層間絶縁膜、14はスルーホール、15は該スルーホール14を埋めるタングステンやアルミ等の金属、16は第3層目のメタル配線膜、17はパッシベーション膜をそれぞれ表す。
【0015】
先ず、本発明の半導体装置の具体的構造、及びその一般的な製造方法を図1に従って説明する。
【0016】
シリコン等の半導体基板1の表面に素子を電気的に分離するためのフィールド絶縁膜(酸化膜)2を形成し、このフィールド絶縁膜2で区画された領域にゲート絶縁膜3を介してゲート電極4を形成する。絶縁膜としては、酸化シリコン(SiO2 )、PSG、プラズマCVDによるSi3 4 膜等がある。またゲート電極4は、ポリシリコン、モリブデン、タングステン、タンタル、チタン等の高融点金属シリサイド、およびポリシリコンと金属シリサイドの2層構造物等を用いることができる。
【0017】
次いで、全体をSiO2 等の層間絶縁膜5で被覆した後、第1層目のAl系配線膜8を形成したのち、タングステンやアルミニウム等の導電性金属7が詰められたコンタクトホール6を設けて、一部のAl系配線膜8とゲート電極4とを接続する。
【0018】
さらに、全体をSiO2 等からなる第2層目の層間絶縁膜9で被覆したのち、第2層目のAl系配線膜12を成膜する。次いで、タングステンやアルミニウム等の導電性金属7が詰められたスルーホール10を設けて、第1層目のAl系配線膜8と第2層目のAl系配線膜12とを接続する。
【0019】
同様にして第3層目の層間絶縁膜13、Al系配線膜16、スルーホール14を形成する。
【0020】
各層の膜厚は1μm前後であるが、一般的に、上方にいくほど膜厚は厚く設定される。上方にいくほど表面の凹凸や段差が著しくなるため、それによる断線等の発生防止のためである。
【0021】
さらに、最上層(図1の例では第3層の上)には、メタル配線膜の表面保護のためパッシベーション膜17を設ける。パッシベーション膜として、例えば、窒化シリコン膜、SiO2 膜、PSG(Phospho−Silicate Glass)膜、BSG(Boro−Silicate Glass)膜等を例示することができる。
【0022】
図2に本発明の多層配線の詳細な成膜図の一例を示す。メタル配線膜8(この場合第1層目)は、コンタクトホール7の上に、Ti膜18及びバリアメタルであるTiN膜19を介して配線される。また、20はTi膜である。バリアメタル19は合金化防止の為、Ti膜は密着性向上の為に設けられる。
【0023】
(2)メタル配線膜
メタル配線膜は、アルミニウムや銅等の導電性金属主体とする配線材料からなる。配線用金属材料としては、例えば、アルミニウム、アルミニウム−シリコンの合金、アルミニウム−シリコン−銅の合金、アルミニウム−銅の合金、アルミニウム−銅−チタニウム等の合金を挙げることができ、特に取り扱いの容易さからアルミニウムが最も一般的に用いられる。また、多層配線の場合、各層のメタル配線膜に用いられる配線材料は、同一でも相異なっていてもよい。
【0024】
(3)反射防止膜
Al系配線膜等のメタル配線膜の形成後には反射防止膜を成すチタニウムナイトライド系反射防止膜が形成される。この反射防止膜は、メタル配線膜の加工のための露光の際における露光光源の反射防止のために用いられ、メタル配線膜の上に設けられる。本発明の反射防止膜は、チタニウムをターゲットとするスパッタリング法により形成することができ、メタル配線膜側から順に、TiNからTiNx (xは0<x<1の数を表す。)を経てTiへと連続的に変化するように、組成が異なる複数種の膜からなる。
【0025】
この推移膜は、具体的には次のようにして形成する。
【0026】
先ず、アルゴンと窒素の混合ガスにより所望の膜厚でTiN膜を成膜する。当初のアルゴンと窒素の混合割合は任意である。成膜当初、窒素ガスは必須であり、窒素100%であってもよいが、その量はスパッタリングに使用するTiの量と成膜面積により自由に定めることができる。TiN膜の膜厚は、通常、50nm〜200nmである。
【0027】
次いで、スパッタリング装置を駆動したままの状態で、窒素ガスの供給を遮断してアルゴンガスのみを流し続ける。スパッタリングは、TiN膜上に、TiNx −Ti(xは0<x<1の数を表す。)という組成が連続的に変化する推移膜が、Tiに換算して1nm〜10nmの膜厚を形成するだけの時間行われる。
【0028】
このようにすることにより、TiN膜の上には、TiN−TiNx −Ti(xは0<x<1の数を表す。)という組成が連続的に変化する推移膜が形成された反射防止膜を得ることができる。なお、TiNx で表されるチタニウム化合物としては、例えば、Ti3 4 ,Ti2 N等が考えられるが、詳細は明らかではない。
【0029】
従来は、図7に示したように、アルゴン、窒素混合ガスの雰囲気でスパッタリング法による成膜を行っていた。従来法によれば、TiNのみからなる反射防止膜が成膜されることになる。一方、本発明は、先ず、アルゴン、窒素混合ガスの雰囲気でスパッタリングを行い、成膜途中でスパッタリング装置を駆動させた状態で窒素ガスの供給をやめ、アルゴンガスのみの雰囲気でそのまま成膜を続けるものである。装置内に窒素ガスが残留する間は、窒素はチタニウムと反応してチタニウムの窒化物を与えるが、残存する窒素ガスの量に対応して、TiNから、TiNX (xは0<x<1の数を表す。)を経て、最後に装置内がアルゴンガスのみになった場合にはTiが成膜される。この場合、チタニウムナイトライド系反射防止膜中の窒素含有量は、装置内の窒素ガスの残留量に比例して減少する。この推移膜の成膜速度はTi膜の成膜速度よりも遅いため、推移膜の膜厚はTi膜に換算してTi膜の膜厚より通常薄くなる。TiN膜の膜厚は、通常、20nm〜200nmが好ましい。TiN膜の膜厚が20nmよりも薄い場合には、十分な反射防止効果が得られず、200nmよりも厚くする場合には効果の向上は期待できず、加工が困難となる。
【0030】
推移膜の膜厚は、Tiに換算して1nm〜10nmが好ましい。推移膜の膜厚が1nmより薄い場合には、エッチングにおける十分な選択比が得られず、10nmよりも厚い場合には、十分な反射防止効果が得られない。
【0031】
推移膜の膜厚がこのように薄い場合であっても、上層のスルーホールの開口時に層間絶縁膜と反射防止膜であるTiNとの選択比は30〜40と大きな値であり、該推移膜は、上層のスルーホール形成の際には、TiN膜のエッチングのストッパーとして機能することができる。
【0032】
さらに、該推移膜は、TiN膜の成膜後に連続して数秒で形成可能なため、スループットが低下することも無く、また、極めて薄い膜の形成を行うため、スパッタリングのパワーは必ずしもTiN膜形成時と同じにする必要はなく、低ければ低いほど正確に均一な膜を得ることができる。
【0033】
本発明の反射防止膜は、そのメタル配線の反射率は、鏡を100%とした場合に30%以下になるため、配線の加工時においても十分な反射防止効果を有する。
【0034】
【実施例】
以下、具体的に本発明の実施例について説明する。
【0035】
本発明の半導体装置の反射防止膜成膜の実際のシーケンスを図3に示す。
【0036】
この例は、アルミニウム配線膜上に、チタニウムをターゲットとしてチタニウムナイトライド系反射膜を、DCマグネトロンスパッタ法により成膜する場合である。先ず、アルゴンガスおよび窒素ガスをそれぞれ毎分25sccmの割合で流しながらTiN膜を成膜した。次いで、このスパッタリング装置を駆動させたままで、窒素ガスの供給をストップして、アルゴンガスのみを毎分50sccmの割合で流しながら成膜を行った。
【0037】
図2は、以上のようにして得られたAl系配線膜の具体的な断面構造を示す図である。同図において、18はTi膜、19はバリアメタルであるTiN膜、8はAl系配線膜、20はTi膜、21は反射防止膜であるTiN膜、22は組成比が連続的に変化する推移膜をそれぞれ示す。
【0038】
図4は、本発明の半導体装置を使用して、フォトレジスト23を成膜後、ドライエッチングにてスルーホールを開口した例である。TiN膜21上に推移膜22を設けたことにより、TiN膜は、オーバーエッチングされることなく確実に残っていることがわかる。
【0039】
【発明の効果】
以上説明したように、本発明によれば、TiN膜上に、Ti膜厚に換算して10nm以下の極めて薄い推移膜を有するチタニウムナイトライド(TiN)系反射防止膜を成膜することができる。
【0040】
本発明の反射防止膜は、ドライエッチングにてスルーホールを開口時の層間絶縁膜との選択比は30〜40と大きく、上層のスルーホール形成の際には、TiN膜のエッチングのストッパーとして機能する。このため反射防止膜が薄い場合でも、ドライエッチングの際に、反射防止膜を安定して残すことが可能になる。また、TiNからTiNx (xは0<x<1の数を表す。)を経てTiへと連続的に変化するように組成の異なる複数種の膜からなる推移膜は、TiN膜の成膜後に連続して数秒で形成可能なため、スループットが低下することも無い。
【0041】
さらに、極めて薄い膜の形成を行うため、スパッタリングのパワーは必ずしもTiN形成時と同じにする必要はなく、低ければ低いほど正確に均一な膜を得ることができるので、極めて効率的に成膜することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一態様を示す図である。
【図2】本発明の半導体装置のアルミニウム系配線膜及びチタニウムナイトライド系反射防止膜の断面構造を示す図である。
【図3】本発明のチタニウムナイトライド系反射防止膜の成膜シーケンスの一態様を示す図である。
【図4】本発明の半導体装置にスルーホールを開口した時の断面図を示す図である。
【図5】従来の半導体装置の一態様を示す図である。
【図6】従来の半導体装置のアルミニウム系配線膜およびチタニウムナイトライド系反射防止膜の断面構造を示す図である。
【図7】従来のチタニウムナイトライド系反射防止膜の成膜シーケンスの一態様を示す図である。
【図8】従来の半導体装置にスルーホールを開口した時の断面図を示す図である。
【符号の説明】
1…半導体基板、2…フィールド絶縁膜、3…ゲート絶縁膜、4…ゲート電極、5…層間絶縁膜、6…コンタクトホール、7…コンタクトホール6を埋めるタングステンやアルミニウム等の金属、8…第1層目のAl系配線膜、9…第2層目の層間絶縁膜、10…スルーホール、11…該スルーホールを埋めるタングステンやアルミニウム等の金属、12…第2層目のAl系配線膜、13…第3層目の層間絶縁膜、14…スルーホール、15…該スルーホールを埋めるタングステンやアルミニウム等の金属、16…第3層目のAl系配線膜、17…パッシベーション膜、18…Ti膜、19…バリアメタルであるTiN膜、20…Ti膜、21…反射防止膜であるTi膜、22…TiNから連続的にTiNx を経てTiに推移する推移膜、23…フォトレジスト、24…スルーホール、25…反射防止膜

Claims (7)

  1. 多層配線を有する半導体装置であって、
    メタル配線膜上に、TiNからTiNx (xは0<x<1の数を表す。)を経てTiへと連続的に変化するように組成の異なる複数種の膜からなるチタニウムナイトライド系反射防止膜、及び、
    該反射防止膜上に層間絶縁膜を
    有することを特徴とする半導体装置。
  2. メタル配線膜がアルミニウム系配線膜である
    請求項1記載の半導体装置。
  3. 層間絶縁膜が酸化シリコンである
    請求項1記載の半導体装置。
  4. 層間絶縁膜とチタニウムナイトライド系反射防止膜とのドライエッチングに対する選択比が30以上である
    請求項2記載の半導体装置。
  5. 一つのチャンバー内にて、金属配線膜上に組成比の異なる複数種の膜からなるチタニウムナイトライド(TiN)系反射防止膜を、
    チタン(Ti)をターゲットとするスパッタリング法により形成する半導体装置の製造方法において、
    スパッタリング装置を駆動したままの状態で供給ガスを成膜途中でアルゴンと窒素の混合ガスからアルゴンガスのみへ切り換えることにより、
    チタニウムナイトライド系反射防止膜の組成が、
    TiNからTiN(xは0<x<1の数を表す。)を経てTiへと連続的に変化するように為すことを特徴とする
    半導体装置の製造方法。
  6. 一つのチャンバー内にて、金属配線膜上に組成比の異なる複数種の膜からなるチタニウムナイトライド系反射防止膜を、
    チタン(Ti)をターゲットとするスパッタリング法により形成する半導体装置の製造方法において、
    スパッタリング装置を駆動したままの状態で、供給ガスを成膜途中でアルゴンと窒素の混合ガスからアルゴンガスのみへ切り換えて、
    TiN膜上にさらにTiN(xは0<x<1の数を表す。)を経てTiへと連続的に変化する推移膜を形成することを特徴とする、
    半導体装置の製造方法。
  7. 該推移膜の膜厚が、1nm〜10nmである、
    請求項6に記載の半導体装置の製造方法。
JP16764597A 1997-06-24 1997-06-24 半導体装置およびその製造方法 Expired - Fee Related JP3671607B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16764597A JP3671607B2 (ja) 1997-06-24 1997-06-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16764597A JP3671607B2 (ja) 1997-06-24 1997-06-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1116910A JPH1116910A (ja) 1999-01-22
JP3671607B2 true JP3671607B2 (ja) 2005-07-13

Family

ID=15853615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16764597A Expired - Fee Related JP3671607B2 (ja) 1997-06-24 1997-06-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3671607B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419785B1 (ko) * 2001-05-08 2004-02-21 아남반도체 주식회사 반도체 소자의 배선 형성 방법
US7078785B2 (en) * 2003-09-23 2006-07-18 Freescale Semiconductor, Inc. Semiconductor device and making thereof
JP5398158B2 (ja) * 2008-03-27 2014-01-29 三菱電機株式会社 パターン形成方法、及び配線構造、並びに電子機器
JP2016219491A (ja) * 2015-05-15 2016-12-22 ルネサスエレクトロニクス株式会社 Ti/TiN積層膜の形成方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JPH1116910A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
JP2660359B2 (ja) 半導体装置
JP2655213B2 (ja) 半導体装置の配線接続構造およびその製造方法
JP2533414B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
US5920794A (en) Electromigration resistant metallization process microcircuit interconnections with RF-reactively sputtered titanium tungsten and gold
JP2811126B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
JPS6127657A (ja) 配線構造体およびその製造方法
JPH1197538A (ja) 半導体装置の相互連結構造物及びその形成方法
JP2002334926A (ja) 微細構造のための金属化を容易にする犠牲層の使用
JP3671607B2 (ja) 半導体装置およびその製造方法
US5985754A (en) Method of forming a void-free contact plug
US6147409A (en) Modified multilayered metal line structure for use with tungsten-filled vias in integrated circuit structures
JP2830540B2 (ja) 多層配線の製造方法
JPS60193337A (ja) 半導体装置の製造方法
JPH09199593A (ja) 半導体装置およびその製造方法
JPH05343401A (ja) 半導体装置
JP2914047B2 (ja) 半導体装置の製造方法
JPH0695516B2 (ja) 半導体装置
JPH08222629A (ja) 配線構造及び配線構造の製造方法
JP3154433B2 (ja) 多層金属配線構体及びその形成法
JP2893800B2 (ja) 半導体装置の製造方法
JPH09139424A (ja) 半導体装置およびその製造方法
JPH05136138A (ja) 配線の形成方法
JPH09246378A (ja) 半導体集積回路装置およびその製造方法
JPH08250495A (ja) 積層配線膜の形成方法
JPH11121615A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050411

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees